JPH0784285A

JPH0784285A - 液晶表示装置

Info

Publication number: JPH0784285A
Application number: JP22916693A
Authority: JP
Inventors: Mitsuo Nakajima; 充雄中島; Takaaki Kamimura; 孝明上村; Mitsuaki Suzuki; 光明鈴木; Yasuto Kawahisa; 慶人川久
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-09-14
Filing date: 1993-09-14
Publication date: 1995-03-31

Abstract

(57)【要約】【目的】製造工程を煩雑化することなく、また得られ
たＴＦＴの信頼性を低下することなく、小型化された容
量値の高い補助容量を有して、画素の開口率が良好で表
示品位の高い液晶表示装置を提供する。【構成】補助容量５の誘電体層２８は、コプラナ型Ｔ
ＦＴ７のゲート絶縁膜２０と同材料で同一層に形成され
ており、その膜厚は前述のゲート絶縁膜２０と同様に30
〜 100ｎｍ程度の膜厚であるので、補助容量５の誘電体
層として好適な膜厚に形成されている。また第２の電極
２９は画素電極４と一体形成されているので、パターニ
ングの変更だけで形成することができ、極めて簡易かつ
プロセス整合性も良好である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、高精細で表示品位の良
好な薄型・軽量の液晶表示装置に関する。

【０００２】

【従来の技術】プラズマディスプレイパネルや、ＥＬ
（エレクトロルミネッセンス）ディスプレイパネル、Ｌ
ＥＤ（発光ダイオード）ディスプレイパネル、蛍光表示
パネル、そして液晶表示装置などの、いわゆるフラット
パネルディスプレイデバイスは、表示部の薄型化、軽量
化が可能であることから、例えばＯＡ機器やコンピュー
タ等の情報表示デバイスとして利用されている。

【０００３】このようなフラットパネルディスプレイの
中でも、特に非晶質（アモルファス）シリコンを用いた
薄膜トランジスタ（ａ−ＳｉＴＦＴ）を画素電極に接続
して印加電圧を制御（スイッチング）するためのスイッ
チング素子として、基板上にマトリックス状に配置した
アクティブマトリックス型の液晶表示装置は、単純マト
リックス型の液晶表示装置よりもさらに表示品位が高く
低消費電力である特長を有することから、上記のフラッ
トパネルディスプレイデバイスの中でも特に注目され、
その開発が盛んに行なわれている。

【０００４】従来の液晶表示装置の補助容量およびスイ
ッチング用ＴＦＴの部分の構造を図５に示す。従来の液
晶表示装置は、ガラスのような材料からなる透明基板５
０１上に絶縁コート５０２が形成され、その上にスイッ
チング用ＴＦＴ５０４のゲート電極５０５および補助容
量５０６の第１の電極５０７が形成され、それらを覆う
ように絶縁材料層５０８が形成されてスイッチング用Ｔ
ＦＴ５０４の領域においてはゲート絶縁層５０９、補助
容量５０６の領域においては誘電体層５１０がそれぞれ
形成されている。そしてその上に画素領域および補助容
量５０６の領域を覆うように透明導電膜からなる画素電
極５１１が形成されている。またスイッチング用ＴＦＴ
５０４にはドレイン領域５１２、チャネル領域５１３、
ソース領域５１４を有する活性層５１５が形成され、こ
の活性層５１５を覆うようにコンタクト層５１６が形成
されて、このコンタクト層５１６をそれぞれ介してドレ
イン領域５１２にはドレイン電極５１７が接続されソー
ス領域５１４にはソース電極５１８が接続されるように
それぞれ形成されている。そしてチャネル領域５１３上
を覆うようにチャネル保護層５１９が形成されている。
また補助容量５０６には誘電体層５１０上に画素電極５
１１の一部が重なるように形成されてその部分が第２の
電極５２０として形成されている。

【０００５】近年、このような液晶表示装置のさらなる
高精細化、高輝度及び高コントラスト化を実現する試み
がなされている。その手法の主なものの一つとして、画
素の開口率を向上することが有効であることが知られて
いる。

【０００６】そのような画素の開口率を向上するために
は、ブラックマトリックスと呼ばれる遮光膜（図示省
略）から露出させる画素電極５１１の有効表示面積をさ
らに大きくすることが必要である。

【０００７】あるいは、アクティブマトリックス型液晶
表示装置において駆動電圧保持に必要な補助容量５０６
の容量値を変えることなく、むしろさらに向上させなが
ら、補助容量５０６の占有面積を小型化することが必要
である。

【０００８】このうち、遮光膜の開口率の向上について
は、すでにかなりの技術的な開発成果が得られており、
これ以上の開口率の向上は、遮光膜の形成時の位置合わ
せ精度の限界の関係上（製造上の誤差等の点から）すで
に限界に達しており、従って補助容量の占有面積をさら
に小型化することが有効であると考えられる。

【０００９】しかしながら、そのような補助容量５０６
の占有面積を単純に小型化すると、補助容量５０６の容
量値が低下してしまうという問題がある。補助容量５０
６の容量値は補助容量５０６の電極面積すなわち前記の
占有面積に比例するからである。

【００１０】そこで、前記の補助容量５０６の電極面積
を小型化しつつその容量値を保つ、あるいは向上するた
めには、補助容量を形成する誘電体、すなわち前記の第
１の電極５０７と第２の電極５２０との間に挟持される
誘電体層５１０の厚さを薄くすることが有効であると考
えられる。容量値は上述のように電極面積に比例する一
方、電極間距離つまり誘電体層５１０の厚さに反比例す
るからである。

【００１１】しかしながら、従来の非晶質シリコンを用
いた薄膜トランジスタ（ＴＦＴ；Thin Film Transisto
r、以下ＴＦＴと略称）スイッチング素子を有するアク
ティブマトリックス型の液晶表示装置においては、ａ−
ＳｉＴＦＴの形成材料を用いて、そのパターン形成プロ
セス中でパターンを変更することによって同一材料で同
一層に補助容量５０６の誘電体層５１０および第１の電
極５０７、第２の電極５２０を形成していた。従って補
助容量５０６に用いる誘電体層５１０としてはスイッチ
ング用ＴＦＴ５０４のゲート絶縁層５０９が用いられて
いたが、この場合に用いられるゲート絶縁層５０９の厚
さは一般に 200乃至 400ｎｍ程度であるため、補助容量
５０６の誘電体層５１０もこの厚さとなり、容量値の確
保が困難であるという問題があった。

【００１２】そこで補助容量５０６に用いる誘電体層５
１０としては、スイッチング用ａ−ＳｉＴＦＴ５０４の
ゲート絶縁膜５０９をそのまま用いるのではなく、その
ゲート絶縁膜５０９を形成する絶縁材料層５０８を二層
構造とし、その下側の一層だけを補助容量５０６に好適
な薄い誘電体層として用いるという手法が提案されてい
る。

【００１３】しかしながら、このような方法では、ゲー
ト絶縁膜５０９（絶縁材料層５０８）の形成工程が煩雑
になるという問題がある。

【００１４】また、補助容量５０６の誘電体層５１０だ
けをスイッチング用ＴＦＴ５０４の形成材料とは別に形
成することも、前記の場合と同様に工程の煩雑化やパタ
ーニングの誤差（パターンずれ）等に起因して、ＴＦＴ
の信頼性を低下させるという問題がある。

【００１５】

【発明が解決しようとする課題】このように、従来の液
晶表示装置においては、開口率を向上するために補助容
量を小型化しようとすると、補助容量の容量値が低下し
てしまうという問題があった。

【００１６】そしてそれを解消するために補助容量の誘
電体の厚さを薄くしようとすると、その製造工程が煩雑
化し、さらには製作されたＴＦＴの動作特性や信頼性の
低下が生じるという問題があった。

【００１７】本発明はこのような問題を解決するために
成されたもので、その目的は、製造工程を煩雑化するこ
となく、また得られたＴＦＴの信頼性を低下することな
く、小型化された容量値の高い補助容量を有して、画素
の開口率が良好で表示品位の高い液晶表示装置を提供す
ることにある。

【００１８】

【課題を解決するための手段】上記課題を解決するため
に、本発明の液晶表示装置は、基板上に配列形成され表
示領域を形成する画素電極と、前記画素電極に対する液
晶駆動電圧の印加を制御する第１の薄膜トランジスタで
あって前記基板上にゲート電極とゲート絶縁膜と活性層
とがこの順で形成されかつ前記活性層の両側にソース領
域、ドレイン領域が形成された第１の薄膜トランジスタ
と、前記表示領域の周辺部に配置され、前記薄膜トラン
ジスタを制御する液晶駆動回路であって、前記基板上に
形成された活性層と該活性層を覆うように形成されたゲ
ート絶縁膜と前記ゲート絶縁膜上に形成されたゲート電
極とがこの順に形成されかつ前記活性層の両側にソース
領域、ドレイン領域が形成された第２の薄膜トランジス
タを用いて形成された液晶駆動回路と、前記基板上に第
１の電極と誘電体と第２の電極とがこの順で形成され、
前記第２の電極が前記画素電極に接続され、前記第１の
電極が前記第２の薄膜トランジスタの前記ソース領域或
いは前記ドレイン領域と同一材料で同一層に形成され、
前記誘電体が前記第２の薄膜トランジスタの前記ゲート
絶縁層と同一材料で同一層に形成され、前記第２の電極
が前記画素電極に電気的に接続された補助容量とを具備
することを特徴としている。

【００１９】なお、画素スイッチング用として用いられ
る上記の第１の薄膜トランジスタのゲート絶縁膜の膜厚
としては、逆スタガ型のＴＦＴとして一般的に用いられ
るような半導体材料を用いる場合、 200〜 400ｎｍに設
定することが望ましい。また、液晶駆動回路のＴＦＴの
ゲート絶縁膜の膜厚としては、コプラナ型のＴＦＴとし
て一般的に用いられるような半導体材料を用いる場合、
30〜 100ｎｍに設定することが望ましい。このような膜
厚に設定することにより、スイッチング用ＴＦＴ、液晶
駆動回路用ＴＦＴ、補助容量のそれぞれの電気的特性を
良好なものとすることができ、かつ簡易な製造方法によ
ってそれらを実現することができるからである。

【００２０】また、上記のスイッチング用の第１の薄膜
トランジスタとしては非晶質シリコンを用いたＴＦＴで
形成し、上記の液晶駆動回路用の第２の薄膜トランジス
タとしては多結晶シリコンを用いたＴＦＴで形成するこ
とが、それぞれに要求される動作特性に対して好適なも
のとなるので望ましい。ただし、それぞれの形成材料と
してはこれのみには限定しないことは言うまでもない。

【００２１】

【作用】本発明によれば、同一基板上に液晶駆動回路を
薄膜トランジスタとして作り込んでいるので、液晶ディ
スプレイパネルのさらなる小型化、高集積化を実現する
ことができる。

【００２２】そして、画素電極に接続される補助容量の
誘電体として、膜厚の薄い液晶駆動回路側に設けられた
コプラナ型のＴＦＴのゲート絶縁膜を用いているので、
従来の製造手法におけるパターニングのみを変更するだ
けで本発明に係る補助容量を形成することができ、製造
工程の煩雑化を引き起こすことがなく厚さの薄い誘電体
を得ることができる。従って補助容量の容量値を維持あ
るいは向上させつつその占有面積を小型化することがで
き、画素電極の開口率を向上することができる。しかも
それを簡易な製造方法によって簡易な構造で実現でき
る。

【００２３】また、補助容量の基板寄りの層の第１の電
極をコプラナ型の液晶駆動回路のＴＦＴのソース領域及
びドレイン領域と同じ層の同じ材料から形成しているの
で、プロセス整合性が良好で、製造不良の発生を解消し
信頼性の高い液晶表示装置を高歩留まりで製造すること
が可能となる。

【００２４】

【実施例】以下、本発明に係る液晶表示装置の一実施例
を、図面に基づいて詳細に説明する。

【００２５】図１は本発明に係る液晶表示装置の構造を
示す図である。この液晶表示装置は、ＴＦＴ基板１とこ
れに間隙を有して対向配置される対向電極が形成された
対向基板（図示省略）と、これら基板間の間隙に周囲を
封止して封入される液晶組成物（図示省略）とからその
主要部が構成されている。なお以降の説明では、説明の
簡潔化のためにＴＦＴ基板１を中心として説明する。

【００２６】この液晶表示装置のＴＦＴ基板１には、絶
縁コート２が表面に形成されたガラス基板３上に画素電
極４と、補助容量５と、ａ−Ｓｉを活性層に用いたスイ
ッチング用の第１のＴＦＴとしての逆スタガ型ＴＦＴ６
と、液晶駆動回路を形成する多結晶シリコンを活性層に
用いた、液晶駆動回路を形成する第２のＴＦＴとしての
コプラナ型ＴＦＴ７とを有する。前記のガラス基板３の
他にも、基板の材料としては例えば合成石英基板などを
用いることもできる。

【００２７】そしてＴＦＴ基板１上にマトリックス状に
配列された画素電極４同士の間隙に、図示は省略したが
走査線及び信号線が形成されて、逆スタガ型ＴＦＴ６に
それぞれ接続されている。そして上記の画素電極４を除
いた各部を覆うように、保護膜（図１においては図示省
略）が形成されており、さらにこのようなＴＦＴ基板１
のほぼ全面を覆うように配向膜（図示省略）が形成され
ている。

【００２８】逆スタガ型ＴＦＴ６は、ガラス基板３の絶
縁コート２上に設けられた導電性の良好な金属膜のよう
な材料からなるゲート電極８と、そのゲート電極８を覆
うように設けられたゲート絶縁層９と、その上に設けら
れた活性層１０と、その活性層１０のチャネル領域１１
を覆うように形成されたチャネル保護層１２と、このチ
ャネル保護層１２を隔てて活性層１０のドレイン領域１
３上及びソース領域１４上にそれぞれ形成されたコンタ
クト層１５と、コンタクト層１５を介してそれぞれドレ
イン領域１３、ソース領域１４上に接続するように形成
されたドレイン電極１６、ソース電極１７とから主要部
が構成される逆スタガ構造のＴＦＴである。この逆スタ
ガ型ＴＦＴ６のゲート絶縁層９の膜厚は 200〜 400ｎｍ
で、その形成材料としては例えばシリコン酸化膜を用い
ている。またゲート電極８の形成材料としては，例えば
クロームのような金属材料を用いることができる。また
活性層１０の形成材料としてはａ−Ｓｉを用いている。

【００２９】このような構造の逆スタガ型ＴＦＴ６は、
走査線（図示省略）からゲート電極８に入力される走査
パルスに基づいて、ドレイン電極１６側に入力された信
号電圧のソース電極１７側の画素電極４への導通を制御
する。

【００３０】一方、液晶駆動回路のコプラナ型ＴＦＴ７
は、ガラス基板３の絶縁コート２上に形成された多結晶
シリコン（ｐ−Ｓｉ）から形成された活性層１８と、そ
の活性層１８のチャネル領域１９をゲート絶縁膜２０を
介して覆うように形成されたゲート電極２１と、活性層
１８のドレイン領域２２、ソース領域２３に接続するよ
うにそれぞれ形成されたドレイン電極２４、ソース電極
２５と、ドレイン電極２４及びソース電極２５と、層間
絶縁膜２６とを有するコプラナ型のＴＦＴ構造に形成さ
れている。ここで、コプラナ型ＴＦＴ７の動作特性を良
好なものとするために、上記のゲート絶縁膜２０の膜厚
は30〜 100ｎｍ程度に設定することが望ましい。30ｎｍ
より薄い場合にはゲート耐圧が極端に低下してＴＦＴの
正常な動作が得られなくなる。一方、 100ｎｍよりも厚
い場合にはイオン注入のプロファイルを所望の形状にす
ることが実際上困難となってソース領域やドレイン領域
の形成ができなくなる。

【００３１】そして補助容量５は、ガラス基板３の絶縁
コート２上にコプラナ型ＴＦＴ７の活性層１８のドレイ
ン領域２２、ソース領域２３と同一材料で同一層に形成
された第１の電極２７と、コプラナ型ＴＦＴ７のゲート
絶縁膜２０と同一材料で同一層に形成された誘電体層２
８と、この誘電体層２８を覆うように形成された透明導
電膜からなる第２の電極２９とでその主要部が形成され
ている。その第２の電極２９は画素電極４を延長させて
一体に形成したもので、逆スタガ型ＴＦＴ６のソース電
極１７に接続されるとともに、画素電極４と一体形成さ
れて電気的に接続されている。

【００３２】補助容量５の第１の電極２７は、コプラナ
型ＴＦＴ７のドレイン領域２２やソース領域２３と同様
に、高抵抗なｐ−Ｓｉ材料にドーパント（不純物）を添
加することで低抵抗化させて、良好な導電性を得てい
る。

【００３３】また補助容量５の誘電体層２８は、コプラ
ナ型ＴＦＴ７のゲート絶縁膜２０と同材料で同一層に形
成されており、その膜厚は前述のゲート絶縁膜２０と同
様に30〜 100ｎｍ程度の膜厚であるので、補助容量５の
誘電体層として好適な膜厚に形成されている。また第２
の電極２９は画素電極４と一体形成されているので、パ
ターニングの変更だけで形成することができ、極めて簡
易かつプロセス整合性が良好である。

【００３４】上記の活性層１８のドレイン領域２２、ソ
ース領域２３、第１の電極２７に添加する不純物として
は、Ｐ（燐）やＢ（ボロン）などをドーパントとして用
いることができる。

【００３５】また、コプラナ型ＴＦＴ７の活性層１８に
レーザ光線を照射してアニール処理を施してある。この
ようにして活性層１８の結晶粒径の成長を促進して、Ｔ
ＦＴとしての良好な動作特性を得ている。

【００３６】また、逆スタガ型ＴＦＴ６のゲート絶縁層
９とコプラナ型ＴＦＴの層間絶縁膜２６とは同一材料か
ら同一層で形成されたもので、ＳｉＯ_xまたはＳｉＮ_x
等から形成されている。その形成方法としては、ＥＣＲ
−ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法等によって
形成することができる。このように逆スタガ型ＴＦＴ６
のゲート絶縁層９とコプラナ型ＴＦＴ７の層間絶縁膜２
６とを一度に形成することができるので、本発明に係る
液晶表示装置はそのパターニングのパターンのみを変更
することで製作することができるのでプロセス整合性が
良好で、工程の煩雑化を引き起こすことなく実現するこ
とができる。

【００３７】また、逆スタガ型ＴＦＴ６のゲート電極８
とコプラナ型ＴＦＴ７のゲート電極２１とは同一材料で
同一層に形成されている。その材料としては、例えばＭ
ｏ−Ｔａ合金、Ａｌ、Ｔａ、Ａｌ−Ｔａ合金、Ｗあるい
はそれらのシリサイド等を好適に用いることができる。
あるいはその表面に陽極酸化等を用いて酸化処理を施し
てもよい。このようにゲート電極８とゲート電極２１と
を同一材料から同一層に形成しているので製造プロセス
の煩雑化を引き起こすことがなく、簡易に製造すること
ができる。

【００３８】また従来の液晶表示装置の補助容量のよう
に逆スタガ型ＴＦＴのゲート絶縁層の形成材料を用いて
誘電体層を形成する場合では、補助容量の誘電体層の膜
厚を十分に薄くすることができず、補助容量としての容
量値を大きくすることが実際上不可能であった。このよ
うな従来の場合、逆に補助容量の誘電体層として好適な
膜厚を得ようとすると、ゲート絶縁層としての膜厚とし
ては今度は薄くなりすぎて、ＴＦＴとして十分良好な動
作特性が得られなかった。しかしこのような従来の問題
は、本発明によれば補助容量の誘電体層を十分薄くする
ことができるので解消することができる。

【００３９】次に、本発明に係る液晶表示装置のＴＦＴ
基板の製造方法を述べる。図２、図３、図４は、その製
造工程を示す図である。

【００４０】表面に絶縁コート２が形成されたガラス基
板３の表面上に、Ｓｉ膜をプラズマＣＶＤ法、あるいは
ＬＰＣＶＤ法等によって形成し、このＳｉ膜をパターニ
ングしてこの 1つのＳｉ膜から同じ層にコプラナ型ＴＦ
Ｔ７の活性層１８及び補助容量５の第１の電極２７をパ
ターン形成する（図２（ａ））。

【００４１】次いて、それらを含む基板上ほぼ全体を覆
うように、コプラナ型ＴＦＴ７のゲート絶縁膜２０及び
補助容量５の誘電体層２８となる絶縁膜（例えばＳｉＯ
_x膜）２０１を、ＥＣＲ−ＣＶＤ法、プラズマＣＶＤ法
等により形成する。そして前述したコプラナ型ＴＦＴ７
の活性層１８及び補助容量５の第１の電極２７にエキシ
マレーザ等の高エネルギービームを照射してアニール処
理を施し結晶化（単結晶もしくは多結晶）する（図２
（ｂ））。

【００４２】続いて、逆スタガ型ＴＦＴ６のゲート電極
８及びコプラナ型ＴＦＴ７のゲート電極２１を、例えば
Ｍｏ−Ｔａ合金をスパッタ法等により形成した膜をケミ
カルドライエッチング等によりパターニングして形成す
る。続いてコプラナ型ＴＦＴ７のゲート電極２１をセル
フアラインマスクとして用いて活性層１８にＰ（燐）、
Ｂ（ボロン）等の不純物を例えばイオン打ち込み法等に
より投入してその部分を低抵抗化し、ドレイン領域２２
及びソース領域２３を形成する。またゲート電極２１で
被覆された部分にはチャネル領域１９が形成される。一
方、このとき補助容量５の第１の電極２７に対しても前
記のＰあるいはＢ等の不純物を投入して低抵抗化し、補
助容量５の電極として好適な導電性を得る（図２
（ｃ））。このとき、ソース領域、ドレイン領域の不純
物活性化及び補助容量電極の好適な導電性を得るために
は、エキシマレーザ等の高エネルギビームを照射するこ
とが望ましい。

【００４３】続いてＩＴＯのような透明導電膜を成膜し
これを画素領域及び補助容量を覆うようなパターンにパ
ターニングして、画素電極４を形成する（図２
（ｄ））。

【００４４】次に、コプラナ型ＴＦＴ７の層間絶縁膜２
６及び逆スタガ型ＴＦＴ６のゲート絶縁層９を形成する
ための絶縁材料層３００を、例えばＳｉＯ_x膜あるいは
ＳｉＮ_x膜あるいはそれらの積層膜等の材料を用いて同
じ層に、前述のゲート電極２１、ゲート電極８、画素電
極４等を含む基板上ほぼ全面を覆うように形成する。さ
らにこのＳｉＯ_xなどからなる絶縁材料層３００の上
に、高抵抗半導体層を例えばプラズマＣＶＤ法、光ＣＶ
Ｄ法等により成膜する。そしてチャネル保護層１２を形
成し、さらにその上を含む前記の高抵抗半導体層上を覆
うように低抵抗半導体層をプラズマＣＶＤ法、光ＣＶＤ
法等により形成し、これらの高抵抗半導体層及び低抵抗
半導体層を島状にパターニングして、活性層１０及びそ
の上にコンタクト層１５を形成する。

【００４５】そしてコンタクトホール３０１、３０２を
絶縁材料層３００に穿設してドレイン領域２２、ソース
領域２３を露出させるとともに、画素電極４を表面に露
出させるように画素電極４上の絶縁材料層３００を除去
しておく（図２（ｆ））。

【００４６】続いて、コプラナ型ＴＦＴ７のドレイン領
域２２、ソース電極２３にそれぞれ接続するようにドレ
イン電極２４、ソース電極２５を形成する。またこのと
き同じ成膜及びパターニング工程で、逆スタガ型ＴＦＴ
６のドレイン領域１３、ソース領域１４にコンタクト層
１５を介してそれぞれ接続するようにドレイン電極１
６、ソース電極１７を形成する。またこのときチャネル
保護層１２上のコンタクト層１５をエッチング除去して
分離しておく。これらのドレイン電極２４、ソース電極
２５、ドレイン電極１６、ソース電極１７は、同じ金属
膜（例えばＭｏ、Ａｌ等）をスパッタ法等により成膜し
これをパターニングして形成することができる（図２
（ｇ））。

【００４７】そして、コプラナ型ＴＦＴ７及び逆スタガ
型ＴＦＴ６ほぼ全体を覆うように、例えばＳｉＮ_x膜、
ＳｉＯ_x膜、あるいはそれらの積層膜等をプラズマＣＶ
Ｄ法、光ＣＶＤ法等により成膜し、これをパターニング
して、保護膜４００を形成する（図２（ｈ））。

【００４８】このようにして本発明に係る液晶表示装置
のＴＦＴ基板１を製作することができる。そしてこのよ
うなＴＦＴ基板１と対向電極が形成された対向基板（図
示省略）とを間隙を有して対向配置し、基板周囲を封止
しその基板間隙に液晶組成物（図示省略）を注入・挟持
させて、本発明に係る液晶表示装置が完成する。

【００４９】このようにして製造された本発明に係る液
晶表示装置は、コプラナ型ＴＦＴ７及び逆スタガ型ＴＦ
Ｔ６の動作特性が良好で、かつ補助容量５はその誘電体
層２８を薄く形成することができるので、電気容量値を
高くすることができ、かつ補助容量５の占有面積をさら
に小型化することができる。

【００５０】また本発明によれば補助容量５の第１の電
極２７として前記のコプラナ型ＴＦＴ７の活性層１８と
同じ材料を同じ層に用いて形成しているので、簡易かつ
高品質に形成することができる。

【００５１】なお以上の実施例では、スイッチング用の
逆スタガ型ＴＦＴ６としてａ−ＳｉＴＦＴを用いるとと
もに、液晶駆動回路用のコプラナ型ＴＦＴ７として多結
晶シリコンＴＦＴを用いる場合について述べたが、本発
明はこれのみには限定せず、その他の半導体材料を用い
たＴＦＴにも本発明は適用可能である。

【００５２】コプラナ型ＴＦＴ７のゲート絶縁膜２０と
補助容量５の誘電体層２８とを同じ材料で同じ層に形成
するが、このときＴＦＴ７のゲート絶縁膜２０としての
特性と補助容量５の誘電体層２８としての膜厚の薄さと
の両立が可能な材料を好適に用いることができる。

【００５３】また、スイッチング用のＴＦＴ（上記実施
例では逆スタガ型ＴＦＴ６）は、自己整合型（セルフア
ライン）で形成したＴＦＴを用いることもできる。ま
た、上記のコプラナ型ＴＦＴ７としては、ゲート電極２
１を各ＴＦＴごとに 2つ有するいわゆるダブルゲート構
造のＴＦＴや、ドレイン領域に低濃度で不純物を添加し
たＬＤＤ構造のＴＦＴを用いることなどもできる。

【００５４】その他、本発明の要旨を逸脱しない範囲で
本発明に係る液晶表示装置の各構成部位の形成材料の変
更が種々可能であることは言うまでもない。

【００５５】

【発明の効果】以上、詳細な説明で明示したように、製
造工程を煩雑化あるいは得られたＴＦＴの信頼性を低下
することなく、小型化された容量値の高い補助容量を有
して、画素の開口率が良好で表示品位の高い液晶表示装
置を提供することにある。

【図面の簡単な説明】

【図１】本発明に係る液晶表示装置を示す図である。

【図２】本発明に係る液晶表示装置の製造工程を示す図
である。

【図３】本発明に係る液晶表示装置の製造工程を示す図
である。

【図４】本発明に係る液晶表示装置の製造工程を示す図
である。

【図５】従来の液晶表示装置を示す図である。

【符号の説明】

１………ＴＦＴ基板２………絶縁コート３………ガラス基板４………画素電極５………補助容量６………逆スタガ型ＴＦＴ７………コプラナ型ＴＦＴ８………ゲート電極９………ゲート絶縁層１０………活性層１１………チャネル領域２７………第１の電極２８………誘電体層２９………第１の電極

───────────────────────────────────────────────────── フロントページの続き (72)発明者川久慶人神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内

Claims

【特許請求の範囲】

【請求項１】基板上に配列形成され表示領域を形成す
る画素電極と、前記画素電極に対する液晶駆動電圧の印加を制御する第
１の薄膜トランジスタであって前記基板上にゲート電極
とゲート絶縁膜と活性層とがこの順で形成されかつ前記
活性層の両側にソース領域、ドレイン領域が形成された
第１の薄膜トランジスタと、前記表示領域の周辺部に配置され、前記第１の薄膜トラ
ンジスタを制御する液晶駆動回路であって、前記基板上
に形成された活性層と該活性層を覆うように形成された
ゲート絶縁膜と前記ゲート絶縁膜上に形成されたゲート
電極とがこの順に形成されかつ前記活性層の両側にソー
ス領域、ドレイン領域が形成された第２の薄膜トランジ
スタを用いて形成された液晶駆動回路と、前記基板上に第１の電極と誘電体と第２の電極とがこの
順で形成され、前記第２の電極が前記画素電極に接続さ
れ、前記第１の電極が前記第２の薄膜トランジスタの前
記ソース領域或いは前記ドレイン領域と同一材料で同一
層に形成され、前記誘電体が前記第２の薄膜トランジス
タの前記ゲート絶縁層と同一材料で同一層に形成され、
前記第２の電極が前記画素電極に電気的に接続された補
助容量とを具備することを特徴とする液晶表示装置。