JPH0784898A - 閉塞通信パス回復制御方式 - Google Patents
閉塞通信パス回復制御方式Info
- Publication number
- JPH0784898A JPH0784898A JP5233185A JP23318593A JPH0784898A JP H0784898 A JPH0784898 A JP H0784898A JP 5233185 A JP5233185 A JP 5233185A JP 23318593 A JP23318593 A JP 23318593A JP H0784898 A JPH0784898 A JP H0784898A
- Authority
- JP
- Japan
- Prior art keywords
- path
- control
- communication
- blocked
- communication path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】 上位ＣＰＵとディスクサブシステムとを光フ
ァイバケーブルで接続する際、電源投入のまま他の通信
パスに影響させずに光通信制御部・上位ＣＰＵ制御プロ
セッサ間パス６−１〜８の障害による閉塞状態を解除
（回復）する。 【構成】 オペレータが、パス回復用スイッチ１１又
は、保守用オペレータパネル１２の操作により、閉塞通
信パスの回復を指示すると、線１４−１又は線１４−２
を通じて、保守用プロセッサ１３がそれを検出し、上位
ＣＰＵ制御プロセッサ７−１又は７−２に対して、閉塞
通信パスの回復を指示する。プロセッサ７−１又は７−
２は光通信制御部５−１〜４に対して、パス６−１，
３，５，７又は６−２，４，６，８もしくは、制御線１
７−１……及び非同期エリア１８−１……を通じて、閉
塞通信パスの回復を指示し、光通信制御部５−１〜４に
より閉塞状態に応じたパス回復処理を行う。
ァイバケーブルで接続する際、電源投入のまま他の通信
パスに影響させずに光通信制御部・上位ＣＰＵ制御プロ
セッサ間パス６−１〜８の障害による閉塞状態を解除
（回復）する。 【構成】 オペレータが、パス回復用スイッチ１１又
は、保守用オペレータパネル１２の操作により、閉塞通
信パスの回復を指示すると、線１４−１又は線１４−２
を通じて、保守用プロセッサ１３がそれを検出し、上位
ＣＰＵ制御プロセッサ７−１又は７−２に対して、閉塞
通信パスの回復を指示する。プロセッサ７−１又は７−
２は光通信制御部５−１〜４に対して、パス６−１，
３，５，７又は６−２，４，６，８もしくは、制御線１
７−１……及び非同期エリア１８−１……を通じて、閉
塞通信パスの回復を指示し、光通信制御部５−１〜４に
より閉塞状態に応じたパス回復処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、計算機システムにおい
て、上位ＣＰＵに接続されるディスクサブシステム等の
外部記憶サブシステムの障害発生時の回復制御方式に係
り、特に、ディスクサブシステム等の外部記憶サブシス
テムの内部の通信パスの閉塞に対する回復制御方式に関
する。
て、上位ＣＰＵに接続されるディスクサブシステム等の
外部記憶サブシステムの障害発生時の回復制御方式に係
り、特に、ディスクサブシステム等の外部記憶サブシス
テムの内部の通信パスの閉塞に対する回復制御方式に関
する。
【０００２】
【従来の技術】一般に、ディスクサブシステムは、デー
タ転送制御部（ディスク制御装置等の外部記憶制御装
置）と外部記憶装置（ディスク装置）とから成り、デー
タ転送制御部は、上位ＣＰＵ制御部と接続される上位Ｃ
ＰＵ制御プロセッサ及び下位の外部記憶装置と接続され
る外部記憶制御プロセッサを含んでいる。
タ転送制御部（ディスク制御装置等の外部記憶制御装
置）と外部記憶装置（ディスク装置）とから成り、デー
タ転送制御部は、上位ＣＰＵ制御部と接続される上位Ｃ
ＰＵ制御プロセッサ及び下位の外部記憶装置と接続され
る外部記憶制御プロセッサを含んでいる。
【０００３】従来、上位ＣＰＵとメタルケーブルにより
接続されたいわゆるメタルケーブル型のディスクサブシ
ステムにおいては、データ転送制御部と外部記憶装置と
の間のパスあるいはデータ転送制御部の内部の、上位Ｃ
ＰＵ制御プロセッサと外部記憶制御プロセッサとの間の
パスに関係する障害が発生した場合、当該パスを閉塞
し、この障害が始まりまたは障害が取り除かれた後に、
ディスクサブシステムの電源を落とすことなく、保守用
オペレータパネルのスイッチ操作によって、当該パスの
閉塞状態を解除し通信パスを回復する機能を有するもの
が知られている。ここで、障害としては、当該パスや当
該パスに関係する間欠的一時的な障害や機器のソリッド
な障害を含み、広義にはプログラム変更などの場合も含
む。
接続されたいわゆるメタルケーブル型のディスクサブシ
ステムにおいては、データ転送制御部と外部記憶装置と
の間のパスあるいはデータ転送制御部の内部の、上位Ｃ
ＰＵ制御プロセッサと外部記憶制御プロセッサとの間の
パスに関係する障害が発生した場合、当該パスを閉塞
し、この障害が始まりまたは障害が取り除かれた後に、
ディスクサブシステムの電源を落とすことなく、保守用
オペレータパネルのスイッチ操作によって、当該パスの
閉塞状態を解除し通信パスを回復する機能を有するもの
が知られている。ここで、障害としては、当該パスや当
該パスに関係する間欠的一時的な障害や機器のソリッド
な障害を含み、広義にはプログラム変更などの場合も含
む。
【０００４】このメタルケーブル型のディスクサブシス
テムでは、通常データ転送制御部内で上位ＣＰＵ制御プ
ロセッサと上位装置との間にハードウエア（これもプロ
セッサを含む）を設け、データ転送起動時等における上
位ＣＰＵ制御プロセッサの選択は、このハードウエアに
委されており、サブシステムの内部の通信パスの障害に
よる閉塞が発生してもそのことは上位装置へ報告され
ず、上位装置にはわからない。従って、閉塞状態を解除
するときにも上位ＣＰＵへの影響を考慮する必要なく、
上位ＣＰＵ制御プロセッサの判断で解除が行なわれる。
実際には、データ転送起動時に、それに対する応答によ
り、上位ＣＰＵへ報告する形になる。なお、一般的な障
害回復の類似技術として、特開平４−６０９８２号公報
がある。
テムでは、通常データ転送制御部内で上位ＣＰＵ制御プ
ロセッサと上位装置との間にハードウエア（これもプロ
セッサを含む）を設け、データ転送起動時等における上
位ＣＰＵ制御プロセッサの選択は、このハードウエアに
委されており、サブシステムの内部の通信パスの障害に
よる閉塞が発生してもそのことは上位装置へ報告され
ず、上位装置にはわからない。従って、閉塞状態を解除
するときにも上位ＣＰＵへの影響を考慮する必要なく、
上位ＣＰＵ制御プロセッサの判断で解除が行なわれる。
実際には、データ転送起動時に、それに対する応答によ
り、上位ＣＰＵへ報告する形になる。なお、一般的な障
害回復の類似技術として、特開平４−６０９８２号公報
がある。
【０００５】ところで近年、上位ＣＰＵとサブシステム
の間が光ファイバケーブルで接続されたいわゆる光ケー
ブル型ディスクサブシステムが開発されているが、光ケ
ーブル型ディスクサブシステムで障害発生による閉塞パ
スを解除する技術については、ほとんど考えられていな
い。
の間が光ファイバケーブルで接続されたいわゆる光ケー
ブル型ディスクサブシステムが開発されているが、光ケ
ーブル型ディスクサブシステムで障害発生による閉塞パ
スを解除する技術については、ほとんど考えられていな
い。
【０００６】
【発明が解決しようとする課題】上記メタルケーブル型
のディスクサブシステム（外部記憶サブシステム）を上
記光ケーブル型のディスクサブシステム（外部記憶サブ
システム）に変更する場合、サブシステムのディスク制
御装置（外部記憶制御装置）内に、新たに上位の光チャ
ネルと接続するための光通信制御部を付加することが必
要になる。その場合、新しく設けた光通信制御部と従来
のメタルケーブル型のときからある上位ＣＰＵ制御部
（上位ＣＰＰ制御プロセッサ）との間に通信パスが必要
になり、その結果おのずから障害発生時の当該通信パス
の閉塞及びその回復をしなければならないという問題が
発生する。
のディスクサブシステム（外部記憶サブシステム）を上
記光ケーブル型のディスクサブシステム（外部記憶サブ
システム）に変更する場合、サブシステムのディスク制
御装置（外部記憶制御装置）内に、新たに上位の光チャ
ネルと接続するための光通信制御部を付加することが必
要になる。その場合、新しく設けた光通信制御部と従来
のメタルケーブル型のときからある上位ＣＰＵ制御部
（上位ＣＰＰ制御プロセッサ）との間に通信パスが必要
になり、その結果おのずから障害発生時の当該通信パス
の閉塞及びその回復をしなければならないという問題が
発生する。
【０００７】ところで、通常、光ケーブル型のディスク
サブシステムでは、メタルケーブル型のディスクサブシ
ステムと異なり、（メタルケーブル型では、上位ＣＰＵ
から指示があった場合、下位ディスク制御装置がそれに
応答する形で交互に信号が送られる）常に上位ＣＰＵと
の間で連続して双方向に同時に信号を送っており、この
ため上位ＣＰＵ制御プロセッサ及び関係する通信パスの
障害による閉塞または回復状況などの使用状況が逐一上
位ＣＰＵに対して報告されなければならないので、従来
の電気ケーブル型のディスクサブシステムにおける通信
パスの障害による閉塞及びその回復技術をそのまま光ケ
ーブル型のディスクサブシステムに適用することはでき
ない。
サブシステムでは、メタルケーブル型のディスクサブシ
ステムと異なり、（メタルケーブル型では、上位ＣＰＵ
から指示があった場合、下位ディスク制御装置がそれに
応答する形で交互に信号が送られる）常に上位ＣＰＵと
の間で連続して双方向に同時に信号を送っており、この
ため上位ＣＰＵ制御プロセッサ及び関係する通信パスの
障害による閉塞または回復状況などの使用状況が逐一上
位ＣＰＵに対して報告されなければならないので、従来
の電気ケーブル型のディスクサブシステムにおける通信
パスの障害による閉塞及びその回復技術をそのまま光ケ
ーブル型のディスクサブシステムに適用することはでき
ない。
【０００８】また、１つの光通信制御部が複数の上位Ｃ
ＰＵ制御部と通信パスにより接続されている構成で、複
数の通信パスのうちのいずれかが何等かの障害によって
閉塞された場合、正常動作中の通信パスに悪影響を与え
ることなく、閉塞状態の通信パスを回復しなければなら
ない。
ＰＵ制御部と通信パスにより接続されている構成で、複
数の通信パスのうちのいずれかが何等かの障害によって
閉塞された場合、正常動作中の通信パスに悪影響を与え
ることなく、閉塞状態の通信パスを回復しなければなら
ない。
【０００９】また、上記構成で、複数の通信パスのいず
れもが閉塞された場合にも、上位ＣＰＵへの適切な信号
送出を行いながら、全通信パスの回復を行う必要があ
る。
れもが閉塞された場合にも、上位ＣＰＵへの適切な信号
送出を行いながら、全通信パスの回復を行う必要があ
る。
【００１０】従って、本発明の目的は、上記従来技術の
問題点を解決し、ディスク装置等の外部記憶装置と外部
記憶制御装置とからなり、前記外部記憶制御装置が上位
ＣＰＵと光ファイバケーブルによって接続される光通信
制御部及び前記外部記憶装置と接続されるデータ転送制
御を有する光ケーブル型の外部記憶サブシステムにおい
て、光通信制御部とデータ転送制御部との間の通信パス
が何等かの障害によって閉塞された場合、サブシステム
の電源を落とすことなく、この閉塞状態を解除して通信
パスを回復するようにした外部記憶サブシステムの閉塞
通信パス回復制御方式を提供することにある。
問題点を解決し、ディスク装置等の外部記憶装置と外部
記憶制御装置とからなり、前記外部記憶制御装置が上位
ＣＰＵと光ファイバケーブルによって接続される光通信
制御部及び前記外部記憶装置と接続されるデータ転送制
御を有する光ケーブル型の外部記憶サブシステムにおい
て、光通信制御部とデータ転送制御部との間の通信パス
が何等かの障害によって閉塞された場合、サブシステム
の電源を落とすことなく、この閉塞状態を解除して通信
パスを回復するようにした外部記憶サブシステムの閉塞
通信パス回復制御方式を提供することにある。
【００１１】本発明の他の目的は、１つの光通信制御部
が複数のデータ転送制御部とそれぞれ通信パスにより接
続されている場合、それら複数の通信パスの１ないし全
部が何等かの障害によって閉塞されたとき、正常動作中
の通信パスに悪影響を与えることなく、また上位ＣＰＵ
へ適切な信号送出を行ないながら、該当する通信パスの
閉塞状態を解除して通信パスを回復するようにした外部
記憶サブシステムの閉塞通信パス回復制御方式を提供す
ることにある。
が複数のデータ転送制御部とそれぞれ通信パスにより接
続されている場合、それら複数の通信パスの１ないし全
部が何等かの障害によって閉塞されたとき、正常動作中
の通信パスに悪影響を与えることなく、また上位ＣＰＵ
へ適切な信号送出を行ないながら、該当する通信パスの
閉塞状態を解除して通信パスを回復するようにした外部
記憶サブシステムの閉塞通信パス回復制御方式を提供す
ることにある。
【００１２】本発明の更に他の目的は、複数の光通信制
御部の各々が１つのデータ転送制御部と通信パスにより
接続されている場合、このデータ転送制御部を通じて、
障害により閉塞されたすべての光通信制御部及び関係す
る通信パスを回復することのできる外部記憶サブシステ
ムの閉塞通信パス回復制御方式を提供することにある。
御部の各々が１つのデータ転送制御部と通信パスにより
接続されている場合、このデータ転送制御部を通じて、
障害により閉塞されたすべての光通信制御部及び関係す
る通信パスを回復することのできる外部記憶サブシステ
ムの閉塞通信パス回復制御方式を提供することにある。
【００１３】
【発明を解決するための手段】上記目的を達成するた
め、本発明は、外部記憶装置と外部記憶制御装置とから
なり、前記外部記憶制御装置が上位ＣＰＵと光ファイバ
ケーブルによって接続される光通信制御部及び前記外部
記憶装置と接続されるデータ転送制御部を有する光ケー
ブル型の外部記憶サブシステムにおいて、前記データ転
送制御部にパス回復操作手段（保守用オペレータパネ
ル、パス回復用スイッチ等）を接続し、前記データ転送
制御部及び前記光通信制御部の間に通信パスを接続する
と共に非同期通信領域を通じて制御線を接続し、通信パ
スが障害により閉塞されたとき、前記パス回復操作手段
により前記制御線及び前記非同期通信領域を通じて閉塞
通信パスを回復するように構成したものである。
め、本発明は、外部記憶装置と外部記憶制御装置とから
なり、前記外部記憶制御装置が上位ＣＰＵと光ファイバ
ケーブルによって接続される光通信制御部及び前記外部
記憶装置と接続されるデータ転送制御部を有する光ケー
ブル型の外部記憶サブシステムにおいて、前記データ転
送制御部にパス回復操作手段（保守用オペレータパネ
ル、パス回復用スイッチ等）を接続し、前記データ転送
制御部及び前記光通信制御部の間に通信パスを接続する
と共に非同期通信領域を通じて制御線を接続し、通信パ
スが障害により閉塞されたとき、前記パス回復操作手段
により前記制御線及び前記非同期通信領域を通じて閉塞
通信パスを回復するように構成したものである。
【００１４】また、前記通信パス及び制御線が１つの光
通信制御部と複数のデータ転送制御部の各々との間に接
続され、前記通信パスの１ないし全部が障害によって閉
塞されたとき、前記パス回復操作手段により閉塞通信パ
スを回復するようにすることができる。
通信制御部と複数のデータ転送制御部の各々との間に接
続され、前記通信パスの１ないし全部が障害によって閉
塞されたとき、前記パス回復操作手段により閉塞通信パ
スを回復するようにすることができる。
【００１５】更に、前記通信パス及び制御線が複数の光
通信制御部の各々と１つのデータ転送制御部の各々との
間に接続され、前記パス回復操作手段により前記データ
転送制御部及び制御線を通じてパス回復指示をすべての
光通信制御部に与えたとき、障害により閉塞していた通
信パスのみが回復するように構成することもできる。
通信制御部の各々と１つのデータ転送制御部の各々との
間に接続され、前記パス回復操作手段により前記データ
転送制御部及び制御線を通じてパス回復指示をすべての
光通信制御部に与えたとき、障害により閉塞していた通
信パスのみが回復するように構成することもできる。
【００１６】
【作用】上記構成に基づく作用を説明する。
【００１７】本発明によれば、光通信制御とデータ転送
制御部（上位ＣＰＵ制御プロセッサや外部記憶制御プロ
セッサ）との間の通信パスが何等かの障害（間欠的障害
や継続的な障害）によって閉塞された場合、その障害が
自然になくなりまたは障害部分を取り除き取り替えた
後、サブシステムの電源を落すことなく、パス回復操作
手段（保守用オペレータパネルやパス回復用スイッチ
等）により、閉塞状態を解除し通信パスを回復すること
ができる。
制御部（上位ＣＰＵ制御プロセッサや外部記憶制御プロ
セッサ）との間の通信パスが何等かの障害（間欠的障害
や継続的な障害）によって閉塞された場合、その障害が
自然になくなりまたは障害部分を取り除き取り替えた
後、サブシステムの電源を落すことなく、パス回復操作
手段（保守用オペレータパネルやパス回復用スイッチ
等）により、閉塞状態を解除し通信パスを回復すること
ができる。
【００１８】この回復処理は、パス回復操作手段の操作
により行なわれ、この場合、パス回復操作手段からデー
タ転送制御部（上位ＣＰＵ制御プロセッサ）及び閉塞し
ていない他の通信パスを通じて光通信制御部に回復処理
を指示し更に上位ＣＰＵにその旨知らせその応答を待っ
て閉塞している通信パスを解除しその回復処理をするこ
とができる。あるいは、上記の閉塞していない他の通信
パスを通じて光通信制御部に回復指示をする代りに、光
通信制御部とデータ転送制御部（上位ＣＰＵ制御プロセ
ッサ）との間に通信パスを接続すると共に非同期通信領
域を通じて制御線を接続し、回復処理は、この制御線を
通じて行なうようにするのが効果的である。このように
すれば、ある通信パスが閉塞した場合他の（閉塞してい
ない）通信パスに影響を与えることなく、この閉塞通信
パスに並設された制御線と非同期通信領域を通じて上位
ＣＰＵ側とは非同期に回復処理を行なうことができる。
更に、上位ＣＰＵからのデータ転送起動要求や上位ＣＰ
Ｕと光通信制御部間のデータ転送の隙間を縫って、当該
閉塞通信パスを回復することができる。
により行なわれ、この場合、パス回復操作手段からデー
タ転送制御部（上位ＣＰＵ制御プロセッサ）及び閉塞し
ていない他の通信パスを通じて光通信制御部に回復処理
を指示し更に上位ＣＰＵにその旨知らせその応答を待っ
て閉塞している通信パスを解除しその回復処理をするこ
とができる。あるいは、上記の閉塞していない他の通信
パスを通じて光通信制御部に回復指示をする代りに、光
通信制御部とデータ転送制御部（上位ＣＰＵ制御プロセ
ッサ）との間に通信パスを接続すると共に非同期通信領
域を通じて制御線を接続し、回復処理は、この制御線を
通じて行なうようにするのが効果的である。このように
すれば、ある通信パスが閉塞した場合他の（閉塞してい
ない）通信パスに影響を与えることなく、この閉塞通信
パスに並設された制御線と非同期通信領域を通じて上位
ＣＰＵ側とは非同期に回復処理を行なうことができる。
更に、上位ＣＰＵからのデータ転送起動要求や上位ＣＰ
Ｕと光通信制御部間のデータ転送の隙間を縫って、当該
閉塞通信パスを回復することができる。
【００１９】また、本発明によれば、１つの光通信制御
部が複数のデータ転送制御部（上位ＣＰＵ制御プロセッ
サ）と複数の通信パスで個々に接続されている場合、全
ての通信パスが障害により閉塞したときでもこの制御線
及び非同期通信領域を通じて回復処理を行なうことがで
きる。
部が複数のデータ転送制御部（上位ＣＰＵ制御プロセッ
サ）と複数の通信パスで個々に接続されている場合、全
ての通信パスが障害により閉塞したときでもこの制御線
及び非同期通信領域を通じて回復処理を行なうことがで
きる。
【００２０】また、複数の光通信制御部の各々が１つの
データ転送制御部（上位ＣＰＵ制御プロセッサ）と各通
信パスにより接続されている場合、このデータ転送制御
部に接続されている１つのパス回復操作手段により各通
信パスに並設されている制御線及び非同期通信領域を通
じて全ての光通信制御部に回復指示を伝達し、障害によ
り閉塞している光通信制御部ないし関係する通信パスが
あれば当該光通信制御部及び通信パスは回復し、その他
の（閉塞されていない）光通信制御部ないし関係する通
信パスはそのまま通常のデータ転送処理を続行する。
データ転送制御部（上位ＣＰＵ制御プロセッサ）と各通
信パスにより接続されている場合、このデータ転送制御
部に接続されている１つのパス回復操作手段により各通
信パスに並設されている制御線及び非同期通信領域を通
じて全ての光通信制御部に回復指示を伝達し、障害によ
り閉塞している光通信制御部ないし関係する通信パスが
あれば当該光通信制御部及び通信パスは回復し、その他
の（閉塞されていない）光通信制御部ないし関係する通
信パスはそのまま通常のデータ転送処理を続行する。
【００２１】
【実施例】以下に、本発明の実施例を図面により説明す
る。
る。
【００２２】図１は、本発明の実施例が適用される外部
記憶装置としてディスク装置を用いた場合の外部記憶サ
ブシステムの構成図である。
記憶装置としてディスク装置を用いた場合の外部記憶サ
ブシステムの構成図である。
【００２３】図１においては、上位ＣＰＵ１は、光チャ
ネル２−１〜４を下位接続部として持ち、光チャネル２
−１〜４は、それぞれ、光ファイバーケーブル３−１〜
４により、ディスク制御装置４に内蔵される光通信制御
部５−１〜４に接続される。光通信制御部５−１〜４
は、パス６−１〜８により、上位ＣＰＵ制御プロセッサ
７−１，２に接続される。また、本実施例では、後述回
復処理を指示する信号を伝達するために、光通信制御部
５−１〜５−４の各々に非同期通信エリア１８−１……
（図ではその１つを示す）を付加し、制御線１７−１…
…（図ではその１つを示す）を通じてこれを各上位ＣＰ
Ｕ制御プロセッサ７−１及び７−２と接続する。更に、
上位ＣＰＵ制御プロセッサ７−１，２は、パス８−１，
２により、外部記憶制御プロセッサ９に接続され、外部
記憶制御プロセッサ９は、パス１０により、ディスク装
置１６につながる。ここで言うパスとは、データ転送パ
スのことである。
ネル２−１〜４を下位接続部として持ち、光チャネル２
−１〜４は、それぞれ、光ファイバーケーブル３−１〜
４により、ディスク制御装置４に内蔵される光通信制御
部５−１〜４に接続される。光通信制御部５−１〜４
は、パス６−１〜８により、上位ＣＰＵ制御プロセッサ
７−１，２に接続される。また、本実施例では、後述回
復処理を指示する信号を伝達するために、光通信制御部
５−１〜５−４の各々に非同期通信エリア１８−１……
（図ではその１つを示す）を付加し、制御線１７−１…
…（図ではその１つを示す）を通じてこれを各上位ＣＰ
Ｕ制御プロセッサ７−１及び７−２と接続する。更に、
上位ＣＰＵ制御プロセッサ７−１，２は、パス８−１，
２により、外部記憶制御プロセッサ９に接続され、外部
記憶制御プロセッサ９は、パス１０により、ディスク装
置１６につながる。ここで言うパスとは、データ転送パ
スのことである。
【００２４】保守用プロセッサ１３には、線１４−１を
介して、パス回復用スイッチ１１が、線１４−２を介し
て、保守用オペレータパネル１２が、それぞれ、つなが
っている。また、保守用プロセッサ１３は、上位ＣＰＵ
制御プロセッサ７−１，２と、線１５−１，２を介し
て、接続している。ここで言う線とは、制御線のことで
ある。
介して、パス回復用スイッチ１１が、線１４−２を介し
て、保守用オペレータパネル１２が、それぞれ、つなが
っている。また、保守用プロセッサ１３は、上位ＣＰＵ
制御プロセッサ７−１，２と、線１５−１，２を介し
て、接続している。ここで言う線とは、制御線のことで
ある。
【００２５】図２は、本発明の実施例における上位ＣＰ
Ｕ制御プロセッサの制御フローを示す。
Ｕ制御プロセッサの制御フローを示す。
【００２６】図３は、本発明の実施例における光通信制
御部の制御フローを示す。
御部の制御フローを示す。
【００２７】以下、図２，３のフローチャートに従い、
図１を参照しながら、制御の流れを説明する。
図１を参照しながら、制御の流れを説明する。
【００２８】まず、制御の流れの概要を簡単に説明す
る。最初に、オペレータが、パス回復用スイッチ１１の
操作、あるいは、保守用オペレータパネル１２の操作に
より、閉塞通信パスの回復を指示すると、線１４−１、
または、線１４−２を通して、保守用プロセッサ１３
が、それを検出し、上位ＣＰＵ制御プロセッサ７−１、
または、７−２に対して、閉塞通信パスの回復を指示す
る。更に、上位ＣＰＵ制御プロセッサ７−１、または、
７−２が、光通信制御部５−１〜４に対して、パス６−
１，３，５，７、または、６−２，４，６，８を通じ
て、もしくは、好適には制御線１７−１……及び非同期
エリア１８−１……を通じて閉塞通信パスの回復を指示
し、光通信制御部５−１〜４によって、パス回復処理を
行う。
る。最初に、オペレータが、パス回復用スイッチ１１の
操作、あるいは、保守用オペレータパネル１２の操作に
より、閉塞通信パスの回復を指示すると、線１４−１、
または、線１４−２を通して、保守用プロセッサ１３
が、それを検出し、上位ＣＰＵ制御プロセッサ７−１、
または、７−２に対して、閉塞通信パスの回復を指示す
る。更に、上位ＣＰＵ制御プロセッサ７−１、または、
７−２が、光通信制御部５−１〜４に対して、パス６−
１，３，５，７、または、６−２，４，６，８を通じ
て、もしくは、好適には制御線１７−１……及び非同期
エリア１８−１……を通じて閉塞通信パスの回復を指示
し、光通信制御部５−１〜４によって、パス回復処理を
行う。
【００２９】次に、上位ＣＰＵ制御プロセッサの動作
を、図２に従い、説明する。通常、光通信制御部からの
データ転送起動要求があった場合（ステップ２０１）、
データ転送処理を行う（ステップ２０２）。データ転送
起動要求がなかった時（ステップ２０１）、保守用プロ
セッサ１３からの閉塞通信パスの回復指示が来ているか
どうかを見る（ステップ２０３）。回復指示がなけれ
ば、ステップ２０１へ戻る。回復指示があれば、パス６
−１〜８かまたはそれに並設される制御線１７−１……
及び非同期通信エリア１８−１……を通じて光通信制御
部５−１〜４に対して、閉塞通信パスの回復を指示し
（ステップ２０４）、各光通信制御部からの回復処理終
了報告を待つ（ステップ２０５）。終了報告が来れば、
続いて、保守用プロセッサ１３へ終了報告を行い（ステ
ップ２０６）、ステップ２０１へ戻る。
を、図２に従い、説明する。通常、光通信制御部からの
データ転送起動要求があった場合（ステップ２０１）、
データ転送処理を行う（ステップ２０２）。データ転送
起動要求がなかった時（ステップ２０１）、保守用プロ
セッサ１３からの閉塞通信パスの回復指示が来ているか
どうかを見る（ステップ２０３）。回復指示がなけれ
ば、ステップ２０１へ戻る。回復指示があれば、パス６
−１〜８かまたはそれに並設される制御線１７−１……
及び非同期通信エリア１８−１……を通じて光通信制御
部５−１〜４に対して、閉塞通信パスの回復を指示し
（ステップ２０４）、各光通信制御部からの回復処理終
了報告を待つ（ステップ２０５）。終了報告が来れば、
続いて、保守用プロセッサ１３へ終了報告を行い（ステ
ップ２０６）、ステップ２０１へ戻る。
【００３０】では、光通信制御部の動作を図３に沿っ
て、説明する。光チャネル２−１〜４及び光ファイバー
ケーブル３−１〜４を通して、データ転送起動要求がな
かった場合（ステップ３０１）、上位ＣＰＵ制御プロセ
ッサ７からの閉塞通信パスの回復指示があるかどうかの
チェック（ステップ３０２）及び閉塞通信パスの有無の
チェック（ステップ３０３）を行う。回復指示あるいは
閉塞通信パスがなければ、ステップ３０１へリターンす
る。回復指示及び閉塞通信パスがあれば、通信パス閉塞
情報（閉塞に関する諸情報）の回復を行う。具体的に
は、光通信制御部と上位ＣＰＵ制御プロセッサＡあるい
はＢとの間のパスが閉塞しているかどうかの判断を行い
（ステップ３０４，３０５）、パスが閉塞していれば、
それぞれのパス閉塞情報の回復を行う（ステップ３１
２，３１３）。次に、上位ＣＰＵ制御プロセッサにパス
回復終了報告を行い（ステップ３０６）、ステップ３０
１へ戻る。
て、説明する。光チャネル２−１〜４及び光ファイバー
ケーブル３−１〜４を通して、データ転送起動要求がな
かった場合（ステップ３０１）、上位ＣＰＵ制御プロセ
ッサ７からの閉塞通信パスの回復指示があるかどうかの
チェック（ステップ３０２）及び閉塞通信パスの有無の
チェック（ステップ３０３）を行う。回復指示あるいは
閉塞通信パスがなければ、ステップ３０１へリターンす
る。回復指示及び閉塞通信パスがあれば、通信パス閉塞
情報（閉塞に関する諸情報）の回復を行う。具体的に
は、光通信制御部と上位ＣＰＵ制御プロセッサＡあるい
はＢとの間のパスが閉塞しているかどうかの判断を行い
（ステップ３０４，３０５）、パスが閉塞していれば、
それぞれのパス閉塞情報の回復を行う（ステップ３１
２，３１３）。次に、上位ＣＰＵ制御プロセッサにパス
回復終了報告を行い（ステップ３０６）、ステップ３０
１へ戻る。
【００３１】上位ＣＰＵ１からのデータ転送起動要求が
あった場合（ステップ３０１）、データ転送処理を行う
（ステップ３０７）。その結果、何もなければ、ステッ
プ３０１へ戻る。もし、両パス（例えば光通信制御部５
−１の場合、パス６−１と６−２）の閉塞状態が発生し
ていれば（ステップ３０８）、上位ＣＰＵ１へ動作不能
信号を送出する（ステップ３０９）とともに、閉塞パス
回復指示待ちの両パス閉塞時ループに入る（ステップ３
１０）。この時点で上位ＣＰＵ制御プロセッサ７からの
閉塞パス回復指示を受けたならば、上位ＣＰＵ１へ動作
可能信号を送出し（ステップ３１１）、閉塞パス回復の
処理を実行する（ステップ３０４以降）。
あった場合（ステップ３０１）、データ転送処理を行う
（ステップ３０７）。その結果、何もなければ、ステッ
プ３０１へ戻る。もし、両パス（例えば光通信制御部５
−１の場合、パス６−１と６−２）の閉塞状態が発生し
ていれば（ステップ３０８）、上位ＣＰＵ１へ動作不能
信号を送出する（ステップ３０９）とともに、閉塞パス
回復指示待ちの両パス閉塞時ループに入る（ステップ３
１０）。この時点で上位ＣＰＵ制御プロセッサ７からの
閉塞パス回復指示を受けたならば、上位ＣＰＵ１へ動作
可能信号を送出し（ステップ３１１）、閉塞パス回復の
処理を実行する（ステップ３０４以降）。
【００３２】図３において、ステップ３０２，３０３を
通って閉塞パス回復処理を行う場合、上位ＣＰＵ制御プ
ロセッサＡあるいはＢのいずれか一つのパス回復をする
ことになる。一方、ステップ３０９，３１０，３１１を
通過してから閉塞パス回復処理を行う時には、上位ＣＰ
Ｕ制御プロセッサＡ及びＢの両パスの回復を実行するこ
とになる。
通って閉塞パス回復処理を行う場合、上位ＣＰＵ制御プ
ロセッサＡあるいはＢのいずれか一つのパス回復をする
ことになる。一方、ステップ３０９，３１０，３１１を
通過してから閉塞パス回復処理を行う時には、上位ＣＰ
Ｕ制御プロセッサＡ及びＢの両パスの回復を実行するこ
とになる。
【００３３】
【発明の効果】以上詳しく述べたように、本発明によれ
ば、外部記憶制御装置が上位ＣＰＵと光ファイバケーブ
ルによって接続される光通信制御部及び外部記憶装置と
接続されるデータ転送制御部（上位ＣＰＵ制御プロセッ
サ及び外部記憶制御プロセッサを有している）を有する
光ケーブル型の外部記憶サブシステムにおいて、データ
転送制御部にパス回復操作手段を接続し、データ転送制
御部及び光通信制御部の間に通信パスを接続すると共に
非同期通信領域を通じて制御線を接続し、パス回復操作
手段からこの制御線及び非同期通信領域を通じて光通信
制御部に閉塞パスの回復処理を指示するようにしたの
で、閉塞されていない他の通信パスに影響を与えること
なく通常のデータ転送処理を続行したまま任意の時刻に
回復処理を指示することができるという効果がある。
ば、外部記憶制御装置が上位ＣＰＵと光ファイバケーブ
ルによって接続される光通信制御部及び外部記憶装置と
接続されるデータ転送制御部（上位ＣＰＵ制御プロセッ
サ及び外部記憶制御プロセッサを有している）を有する
光ケーブル型の外部記憶サブシステムにおいて、データ
転送制御部にパス回復操作手段を接続し、データ転送制
御部及び光通信制御部の間に通信パスを接続すると共に
非同期通信領域を通じて制御線を接続し、パス回復操作
手段からこの制御線及び非同期通信領域を通じて光通信
制御部に閉塞パスの回復処理を指示するようにしたの
で、閉塞されていない他の通信パスに影響を与えること
なく通常のデータ転送処理を続行したまま任意の時刻に
回復処理を指示することができるという効果がある。
【００３４】また、光通信制御部及び複数の上位ＣＰＵ
制御プロセッサの間の複数例えば２本のパスのうち、一
方または全部の通信パスが閉塞しても、上記制御線を通
じて上位ＣＰＵからのデータ転送起動要求の間隔を縫っ
て、当該通信パスを回復することができる。また、一
旦、光通信制御部・上位ＣＰＵ制御プロセッサ間通信パ
スのいずれもが閉塞状態に陥ったとしても、上記制御線
を通じて上位ＣＰＵへの信号送出を適切に行いながら、
当該両通信パスの回復を行うことができる。
制御プロセッサの間の複数例えば２本のパスのうち、一
方または全部の通信パスが閉塞しても、上記制御線を通
じて上位ＣＰＵからのデータ転送起動要求の間隔を縫っ
て、当該通信パスを回復することができる。また、一
旦、光通信制御部・上位ＣＰＵ制御プロセッサ間通信パ
スのいずれもが閉塞状態に陥ったとしても、上記制御線
を通じて上位ＣＰＵへの信号送出を適切に行いながら、
当該両通信パスの回復を行うことができる。
【図１】本発明の実施例が適用される光通信制御部及び
上位ＣＰＵ制御プロセッサを内蔵するディスクサブシス
テムのハードウエア構成図である。
上位ＣＰＵ制御プロセッサを内蔵するディスクサブシス
テムのハードウエア構成図である。
【図２】本発明の実施例が適用される上位ＣＰＵ制御プ
ロセッサのマイクロプログラムの制御のフローチャート
である。
ロセッサのマイクロプログラムの制御のフローチャート
である。
【図３】本発明の実施例が適用される光通信制御部のマ
イクロプログラムの制御フローチャートである。
イクロプログラムの制御フローチャートである。
１ 上位ＣＰＵ ２−１〜４ 光チャネル ３−１〜４ 光ファイバーケーブル ４ ディスク制御装置 ５−１〜４ 光通信制御部 ６−１〜８ 光通信制御部・上位ＣＰＵ制御プロセッサ
間パス ７−１，２ 上位ＣＰＵ制御プロセッサ ８−１，２ 上位ＣＰＵ制御プロセッサ・外部記憶制御
プロセッサ間パス ９ 外部記憶制御プロセッサ １０ 外部記憶制御プロセッサ・ディスク装置間パス １１ パス回復用スイッチ １２ 保守用オペレータパネル １３ 保守プロセッサ １４−１，２ 線 １５−１，２ 線 １６ ディスク装置 １７−１ 制御線 １８−１ 非同期通信エリア
間パス ７−１，２ 上位ＣＰＵ制御プロセッサ ８−１，２ 上位ＣＰＵ制御プロセッサ・外部記憶制御
プロセッサ間パス ９ 外部記憶制御プロセッサ １０ 外部記憶制御プロセッサ・ディスク装置間パス １１ パス回復用スイッチ １２ 保守用オペレータパネル １３ 保守プロセッサ １４−１，２ 線 １５−１，２ 線 １６ ディスク装置 １７−１ 制御線 １８−１ 非同期通信エリア
Claims (3)
- 【請求項１】 外部記憶装置と外部記憶制御装置とから
なり、前記外部記録制御装置が上位ＣＰＵと光ファイバ
ケーブルによって接続される光通信制御部及び前記外部
記憶装置と接続されるデータ転送制御部を有する光ケー
ブル型の外部記憶サブシステムにおいて、前記データ転
送制御部にパス回復操作手段を接続し、前記データ転送
制御部及び前記光通信制御部の間に通信パスを接続する
と共に非同期通信領域を通じて制御線を接続し、通信パ
スが障害により閉塞されたとき、前記パス回復操作手段
により前記制御線及び前記非同期通信領域を通じて閉塞
通信パスを回復するように構成したことを特徴とする閉
塞通信パス回復制御方式。 - 【請求項２】 前記通信パス及び制御線が１つの光通信
制御部と複数のデータ転送制御部の各々との間に接続さ
れ、前記通信パスの１つないし全部が障害によって閉塞
されたとき、前記パス回復操作手段により閉塞通信パス
を回復するように構成したことを特徴とする請求項１記
載の閉塞通信パス回復制御方式。 - 【請求項３】 前記通信パス及び制御線が複数の光通信
制御部の各々と１つのデータ転送制御部の各々との間に
接続され、前記パス回復操作手段により前記データ転送
制御部及び制御線を通じてパス回復指示をすべての光通
信制御部に与えたとき、障害により閉塞していた通信パ
スのみが回復するように構成したことを特徴とする請求
項１または２記載の閉塞通信パス回復制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233185A JPH0784898A (ja) | 1993-09-20 | 1993-09-20 | 閉塞通信パス回復制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5233185A JPH0784898A (ja) | 1993-09-20 | 1993-09-20 | 閉塞通信パス回復制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0784898A true JPH0784898A (ja) | 1995-03-31 |
Family
ID=16951073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5233185A Pending JPH0784898A (ja) | 1993-09-20 | 1993-09-20 | 閉塞通信パス回復制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0784898A (ja) |
-
1993
- 1993-09-20 JP JP5233185A patent/JPH0784898A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11203157A (ja) | 冗長装置 | |
| US6038681A (en) | Multi-array disk apparatus | |
| JP3022768B2 (ja) | 仮想計算機システム | |
| JP3536293B2 (ja) | 二重化コンピュータ装置 | |
| JPH06250886A (ja) | 計算機システムの遠隔監視方法及び遠隔計算機管理システム | |
| CN114546716A (zh) | 一种人机接口设备的热备方法及系统 | |
| JP3050148B2 (ja) | ２重化情報処理装置 | |
| JP2790204B2 (ja) | マルチプロセッサシステム | |
| JPS5929890B2 (ja) | 予備切替制御方式 | |
| JP2732668B2 (ja) | 二重化制御装置 | |
| KR20010028123A (ko) | 광전송 시스템의 이중화 감시 제어 장치 및 그 방법 | |
| JPH0218612A (ja) | バックアップ制御方式 | |
| JP3185382B2 (ja) | 回線切替制御方式 | |
| JPS6011901A (ja) | 分散形制御装置のバツクアツプ装置 | |
| JPH07200334A (ja) | 二重化同期運転方式 | |
| JPS6149225A (ja) | 情報処理システムの運転方式 | |
| JP2513122B2 (ja) | ホットスタンバイ切り替えシステム | |
| JPH08328989A (ja) | 入出力制御装置の管理方式 | |
| JPS62254240A (ja) | 系切替方式 | |
| JPH05342076A (ja) | 二重書構成のファイル装置 | |
| JP3830558B2 (ja) | オンラインシステムおよびその通信制御方法 | |
| JPH01230111A (ja) | 電源制御方式 | |
| JPS62296264A (ja) | デ−タ処理システムの構成制御方式 | |
| JPS6113627B2 (ja) | ||
| JPS63279646A (ja) | 網管理装置の自動再開処理方式 |