JPH0785209B2 - タイマ監視方式 - Google Patents
タイマ監視方式Info
- Publication number
- JPH0785209B2 JPH0785209B2 JP61224320A JP22432086A JPH0785209B2 JP H0785209 B2 JPH0785209 B2 JP H0785209B2 JP 61224320 A JP61224320 A JP 61224320A JP 22432086 A JP22432086 A JP 22432086A JP H0785209 B2 JPH0785209 B2 JP H0785209B2
- Authority
- JP
- Japan
- Prior art keywords
- timer
- monitoring
- count value
- time
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、各種の異なる時間の経過をプロセッサにて監
視するタイマ監視方式に関する。
視するタイマ監視方式に関する。
プロセッサを含むシステムにおいて、ある時点からの経
過時間が予め定められた時間に達したことを監視する従
来のタイマ監視方式は、特定の時間でキャリーアウト信
号を発生する１個のカウンタをプロセッサ外部に設け、
そのカウンタのキャリーアウト信号をプロセッサに対す
る割込み要因とし、その割込み回数が前記監視時間に相
当する値となるか否かによって監視を行なうのが一般的
であった。
過時間が予め定められた時間に達したことを監視する従
来のタイマ監視方式は、特定の時間でキャリーアウト信
号を発生する１個のカウンタをプロセッサ外部に設け、
そのカウンタのキャリーアウト信号をプロセッサに対す
る割込み要因とし、その割込み回数が前記監視時間に相
当する値となるか否かによって監視を行なうのが一般的
であった。
ところで、上述した従来の方式によれば、監視すべき時
間の種類が複数あり、例えば16msと比較的短い時間から
例えば1sといった比較的長い時間まである場合、前記割
込み周期は少なくともその最小時間に見合った時間に設
定しておく必要があり、プロセッサの他の処理で必要な
割込みに加え、そのようなタイマ監視だけの頻繁な割込
みが生じることから、プロセッサのオーバーヘッドが増
大し、その処理能力の低下を招くという欠点があった。
間の種類が複数あり、例えば16msと比較的短い時間から
例えば1sといった比較的長い時間まである場合、前記割
込み周期は少なくともその最小時間に見合った時間に設
定しておく必要があり、プロセッサの他の処理で必要な
割込みに加え、そのようなタイマ監視だけの頻繁な割込
みが生じることから、プロセッサのオーバーヘッドが増
大し、その処理能力の低下を招くという欠点があった。
本発明はこのような従来の欠点を解決したもので、その
目的は、プロセッサのオーバーヘッドの少ないタイマ監
視方式を提供することにある。
目的は、プロセッサのオーバーヘッドの少ないタイマ監
視方式を提供することにある。
本発明は上記目的を達成するために、予め定められた複
数の時間の経過をプロセッサにて監視するタイマ監視方
式において、 プロセッサの外部に、 クロック発振回路と、 該クロック発振回路で発生されたクロックパルスを計数
するシリアル接続された複数のカウンタと、 該複数のカウンタのうちの監視時間に適したカウンタの
カウント値を読出すためのゲート回路とを設け、 前記プロセッサは、タイマ監視が必要となった時点で、
該監視対象時間に適したカウンタのカウント値を前記ゲ
ート回路を介して読込み、該読込んだカウント値と監視
対象時間に相当する値とを加算して得た期待カウント値
をメモリに格納するタイマ起動処理を実行し、且つ、該
タイマ起動処理によって前記メモリに設定された期待カ
ウント値と対応するカウンタのカウント値とを定常処理
途中で周期的に読取って比較することにより予め設定さ
れた監視対象時間が経過したか否かを監視するように構
成されている。
数の時間の経過をプロセッサにて監視するタイマ監視方
式において、 プロセッサの外部に、 クロック発振回路と、 該クロック発振回路で発生されたクロックパルスを計数
するシリアル接続された複数のカウンタと、 該複数のカウンタのうちの監視時間に適したカウンタの
カウント値を読出すためのゲート回路とを設け、 前記プロセッサは、タイマ監視が必要となった時点で、
該監視対象時間に適したカウンタのカウント値を前記ゲ
ート回路を介して読込み、該読込んだカウント値と監視
対象時間に相当する値とを加算して得た期待カウント値
をメモリに格納するタイマ起動処理を実行し、且つ、該
タイマ起動処理によって前記メモリに設定された期待カ
ウント値と対応するカウンタのカウント値とを定常処理
途中で周期的に読取って比較することにより予め設定さ
れた監視対象時間が経過したか否かを監視するように構
成されている。
また、本発明の好ましい実施例においては、前記監視時
間に適したカウンタは、該監視時間の整数分の１の時間
毎にカウントアップされ、且つ、少なくとも該監視時間
長分の容量を有する。
間に適したカウンタは、該監視時間の整数分の１の時間
毎にカウントアップされ、且つ、少なくとも該監視時間
長分の容量を有する。
本発明の作用を具体例を挙げて説明すると、例えば16ms
と2sとの２種類の時間を監視する場合、複数個のカウン
タのうちの一つのカウンタ（以下第１のカウンタと称
す）は例えば4ms毎にカウントアップされる例えば４ビ
ットカウンタで構成され、他の一つのカウンタ（以下第
２のカウンタと称す）は例えば400ms毎にカウントアッ
プされる例えば４ビットカウンタで構成され、それら両
カウンタのカウント値がプロセッサから読取り可能なよ
うにゲート回路が設けられる。
と2sとの２種類の時間を監視する場合、複数個のカウン
タのうちの一つのカウンタ（以下第１のカウンタと称
す）は例えば4ms毎にカウントアップされる例えば４ビ
ットカウンタで構成され、他の一つのカウンタ（以下第
２のカウンタと称す）は例えば400ms毎にカウントアッ
プされる例えば４ビットカウンタで構成され、それら両
カウンタのカウント値がプロセッサから読取り可能なよ
うにゲート回路が設けられる。
プロセッサは、16msタイマの起動を必要とする場合、第
１のカウンタの値を読取り、これに16msに相当する値
「４」を加えた期待カウント値（以下第１の期待カウン
ト値と称す）をメモリに格納し、400msタイマの起動を
必要とする場合、第２のカウンタの値を読取り、これに
400msに相当する値「５」を加えた期待カウント値（以
下第２の期待カウント値と称す）をメモリに格納する。
１のカウンタの値を読取り、これに16msに相当する値
「４」を加えた期待カウント値（以下第１の期待カウン
ト値と称す）をメモリに格納し、400msタイマの起動を
必要とする場合、第２のカウンタの値を読取り、これに
400msに相当する値「５」を加えた期待カウント値（以
下第２の期待カウント値と称す）をメモリに格納する。
プロセッサは、定常処理途中において周期的にメモリに
記憶された第1,第２の期待カウント値と第1,第２のカウ
ントの値とを読込んで比較を行ない、その比較結果によ
り予め設定された16ms,2sの監視対象時間が経過したか
否かを監視する。
記憶された第1,第２の期待カウント値と第1,第２のカウ
ントの値とを読込んで比較を行ない、その比較結果によ
り予め設定された16ms,2sの監視対象時間が経過したか
否かを監視する。
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の実施例のブロック図であり、クロック
発振回路１と、ｌ進数のカウンタ2aと、ｍ進数のカウン
タ2bと、ｎ進数のカウンタ2cと、ゲート回路3a〜3cと、
プロセッサ６と、バッファメモリ７と、プロセッサバス
５とで構成されている。
発振回路１と、ｌ進数のカウンタ2aと、ｍ進数のカウン
タ2bと、ｎ進数のカウンタ2cと、ゲート回路3a〜3cと、
プロセッサ６と、バッファメモリ７と、プロセッサバス
５とで構成されている。
クロック発振回路１は、所定周期のクロックパルスａを
発生するもので、このクロックパルスａは、カウンタ2a
の端子cpに入力され、カウンタ2aはそのクロックパルス
ａをカウントと、ｌ個のクロックパルスａを計数する毎
に端子coから１個のパルスｂを出力する。このパルスｂ
は、後段のカウンタ2bの端子cpに入力され、カウンタ2b
はそのパルスｂをカウントし、ｍ個のパルスｂをカウン
トする毎に、端子coから１個のパルスｃを出力する。こ
のパルスｃは、更に後段のカウンタ2cの端子cpに入力さ
れ、カウンタ2cはそのパルスｃをカウントする。
発生するもので、このクロックパルスａは、カウンタ2a
の端子cpに入力され、カウンタ2aはそのクロックパルス
ａをカウントと、ｌ個のクロックパルスａを計数する毎
に端子coから１個のパルスｂを出力する。このパルスｂ
は、後段のカウンタ2bの端子cpに入力され、カウンタ2b
はそのパルスｂをカウントし、ｍ個のパルスｂをカウン
トする毎に、端子coから１個のパルスｃを出力する。こ
のパルスｃは、更に後段のカウンタ2cの端子cpに入力さ
れ、カウンタ2cはそのパルスｃをカウントする。
上記の各カウンタ2a〜2cのカウント値は、端子Ｑより各
々取出され、ゲート回路3a〜3cに加えられる。ゲート回
路3a〜3cは、ゲート制御信号4a〜4cが例えば“1"となっ
たとき入力カウント値をプロセッサバス５に出力し、ゲ
ート制御信号4a〜4cが“0"のときは出力を例えばハイイ
ンピーダンスとする。
々取出され、ゲート回路3a〜3cに加えられる。ゲート回
路3a〜3cは、ゲート制御信号4a〜4cが例えば“1"となっ
たとき入力カウント値をプロセッサバス５に出力し、ゲ
ート制御信号4a〜4cが“0"のときは出力を例えばハイイ
ンピーダンスとする。
プロセッサ６は、内部にプログラムやデータ等を格納す
るROM,RAMを有し、プログラムに従って各種の制御を実
行すると共に、ゲート制御信号4a〜4cをゲート回路3a〜
3cに与えてプロセッサバス５を介してカウンタ2a〜2cの
値を選択的に読込み、後述するタイマ監視処理を実行す
る。バッファメモリ７は、プロセッサ６から書込み読出
し可能なメモリであり、後述するように期待カウント値
の格納用に使用される。
るROM,RAMを有し、プログラムに従って各種の制御を実
行すると共に、ゲート制御信号4a〜4cをゲート回路3a〜
3cに与えてプロセッサバス５を介してカウンタ2a〜2cの
値を選択的に読込み、後述するタイマ監視処理を実行す
る。バッファメモリ７は、プロセッサ６から書込み読出
し可能なメモリであり、後述するように期待カウント値
の格納用に使用される。
第１図のクロックパルスａの周期，カウンタ2a〜2cの進
数は監視対象時間に応じて定められ、例えば、監視対象
時間が、16ms,200ms,2sの三種の場合、例えばクロック
パルスａの周期は4ms,カウンタ2aは25進数カウンタ（ｌ
＝25）、カウンタ2bは４進数カウンタ（ｍ＝４）とし、
カウンタ2cは少なくとも５進数（ｎ＝５）あれば足り
る。
数は監視対象時間に応じて定められ、例えば、監視対象
時間が、16ms,200ms,2sの三種の場合、例えばクロック
パルスａの周期は4ms,カウンタ2aは25進数カウンタ（ｌ
＝25）、カウンタ2bは４進数カウンタ（ｍ＝４）とし、
カウンタ2cは少なくとも５進数（ｎ＝５）あれば足り
る。
上記のような構成でタイマ監視を行なう場合、プロセッ
サ６は第２図〜第７図に示すような処理を行なうように
プログラムされる。ここで、第２図および第３図は16ms
タイマ監視処理の一例を示し、このうち第２図は16msタ
イマの起動時の処理例を、第３図はその起動後の処理例
を示す。また第４図および第５図は200msタイマ監視処
理の一例を示し、第４図は200msタイマの起動時の処理
例を、第５図はその起動後の処理例を示す。更に第６図
および第７図は2sタイマ監視処理の一例を示し、第６図
は2sタイマ起動時の処理例を、第７図はその起動後の処
理例をそれぞれ示している。なお、第３図，第５図およ
び第７図の処理はプロセッサ６の定常処理途中に挿入さ
れているものであり、精度の関係上、第３図の処理は1m
s或いは数ms内には必ず１回は処理されるような処理経
路中に挿入され、同様に第５図および第７図の処理は許
容誤差時間内には必ず１回は処理されるような処理経路
中に挿入されているものである。
サ６は第２図〜第７図に示すような処理を行なうように
プログラムされる。ここで、第２図および第３図は16ms
タイマ監視処理の一例を示し、このうち第２図は16msタ
イマの起動時の処理例を、第３図はその起動後の処理例
を示す。また第４図および第５図は200msタイマ監視処
理の一例を示し、第４図は200msタイマの起動時の処理
例を、第５図はその起動後の処理例を示す。更に第６図
および第７図は2sタイマ監視処理の一例を示し、第６図
は2sタイマ起動時の処理例を、第７図はその起動後の処
理例をそれぞれ示している。なお、第３図，第５図およ
び第７図の処理はプロセッサ６の定常処理途中に挿入さ
れているものであり、精度の関係上、第３図の処理は1m
s或いは数ms内には必ず１回は処理されるような処理経
路中に挿入され、同様に第５図および第７図の処理は許
容誤差時間内には必ず１回は処理されるような処理経路
中に挿入されているものである。
さて、第１図において、クロック発振回路１からは常時
クロックパルスａが出力され、カウンタ2a〜2cは計数動
作を常時行なっている。このような状態において、プロ
セッサ６の各種の処理過程で16msタイマの起動が必要と
なると、第２図のステップS1でこれが判別され、プロセ
ッサ６はゲート制御信号4aを“1"とすることにより、16
msのタイマに適したカウンタ2aのその時点のカウント値
CNTaをプロセッサバス５を介して内部に読取り（S2）、
監視タイマ値である16msに相当する値「４」をカウント
値CNTaに加えて期待カウント値RCNTaを求め（S3）、こ
の期待カウント値RCNTaをバッファメモリ７における領
域R16に格納する（S4）。
クロックパルスａが出力され、カウンタ2a〜2cは計数動
作を常時行なっている。このような状態において、プロ
セッサ６の各種の処理過程で16msタイマの起動が必要と
なると、第２図のステップS1でこれが判別され、プロセ
ッサ６はゲート制御信号4aを“1"とすることにより、16
msのタイマに適したカウンタ2aのその時点のカウント値
CNTaをプロセッサバス５を介して内部に読取り（S2）、
監視タイマ値である16msに相当する値「４」をカウント
値CNTaに加えて期待カウント値RCNTaを求め（S3）、こ
の期待カウント値RCNTaをバッファメモリ７における領
域R16に格納する（S4）。
上記のような16msタイマ起動処理が完了すると、次にプ
ロセッサ６が第３図に示す処理を実行したとき、そのス
テップS10で16msタイマ起動中と判別され、ステップS11
〜S15が実行される。即ち、先ずゲート制御信号4aを
“1"にすることによりその時点のカウンタ2aの値CNTaを
読取り（S11）、次にバッファメモリ７の領域R16に格納
しておいた期待カウント値RCNTaを読取り（S12）、両者
が一致するか否か、また一致しなければ期待カウント値
RCNTaに「１」を加えた値がステップS11で読取ったカウ
ント値CNTaに等しいか否かが判別される（S13,S14）。
前述したように第３図の処理は1ms或いは数ms毎に１回
は実行される処理経路中に挿入されているので、最初の
間はステップS13,S14ともNOと判別され、ステップS15は
スキップされて次の処理へ進むことになる。しかし、第
２図の16msタイマ起動処理から16ms以上経過した時点で
第３図の処理が実行されると、ステップS13でカウント
値CNTaと期待カウント値RCNTaとの一致が検出される
か、ステップS14でカウント値CNTaと期待カウント値に
「１」を加えた値との一致が検出されることになり、ス
テップS15が実行されて16msの時間が経過したことが検
出される。なお、ステップS14のような処理を設けたの
は、ループの実行時間が多少遅れてカウント値CNTaが期
待カウント値RCNTaと一致している間に第３図の処理が
実行されなかった場合のことを考慮したものであり、そ
の間に確実に実行されるなら省略することができ、また
遅れ時間がより長く予測される場合には期待カウント値
RCNTaに加える値を「１」ではなく、精度は悪くなるが
例えば「２」のように大きくしておけば良い。
ロセッサ６が第３図に示す処理を実行したとき、そのス
テップS10で16msタイマ起動中と判別され、ステップS11
〜S15が実行される。即ち、先ずゲート制御信号4aを
“1"にすることによりその時点のカウンタ2aの値CNTaを
読取り（S11）、次にバッファメモリ７の領域R16に格納
しておいた期待カウント値RCNTaを読取り（S12）、両者
が一致するか否か、また一致しなければ期待カウント値
RCNTaに「１」を加えた値がステップS11で読取ったカウ
ント値CNTaに等しいか否かが判別される（S13,S14）。
前述したように第３図の処理は1ms或いは数ms毎に１回
は実行される処理経路中に挿入されているので、最初の
間はステップS13,S14ともNOと判別され、ステップS15は
スキップされて次の処理へ進むことになる。しかし、第
２図の16msタイマ起動処理から16ms以上経過した時点で
第３図の処理が実行されると、ステップS13でカウント
値CNTaと期待カウント値RCNTaとの一致が検出される
か、ステップS14でカウント値CNTaと期待カウント値に
「１」を加えた値との一致が検出されることになり、ス
テップS15が実行されて16msの時間が経過したことが検
出される。なお、ステップS14のような処理を設けたの
は、ループの実行時間が多少遅れてカウント値CNTaが期
待カウント値RCNTaと一致している間に第３図の処理が
実行されなかった場合のことを考慮したものであり、そ
の間に確実に実行されるなら省略することができ、また
遅れ時間がより長く予測される場合には期待カウント値
RCNTaに加える値を「１」ではなく、精度は悪くなるが
例えば「２」のように大きくしておけば良い。
また、プロセッサ６の各種の処理過程で200msタイマの
起動が必要となると、第４図のステップS20でこれが判
別され、プロセッサ６はゲート制御信号4bを“1"とする
ことにより、200msタイマに適したカウンタ2bのその時
点のカウント値CNTbをプロセッサバス５を介して内部に
読取り（S21）、監視タイマ値である200msに相当する値
「２」をカウント値CNTbに加えて期待カウント値RCNTb
を求め（S22）、この期待カウント値RCNTbをバッファメ
モリ７における領域R200に格納する（S23）。
起動が必要となると、第４図のステップS20でこれが判
別され、プロセッサ６はゲート制御信号4bを“1"とする
ことにより、200msタイマに適したカウンタ2bのその時
点のカウント値CNTbをプロセッサバス５を介して内部に
読取り（S21）、監視タイマ値である200msに相当する値
「２」をカウント値CNTbに加えて期待カウント値RCNTb
を求め（S22）、この期待カウント値RCNTbをバッファメ
モリ７における領域R200に格納する（S23）。
上記のような200msタイマ起動処理が完了すると、次の
プロセッサ６が第５図に示す処理を実行したとき、その
ステップS30で200msタイマ起動中と判別され、その時点
のカウンタ2bの値CNTbの読取りと、バッファメモリ７の
領域R200に格納しておいた期待カウント値RCNTbの読取
りが行なわれる（S31,S32）。そして、カウント値CNTb
と期待カウント値RCNTbとの一致が検出されると（S3
3）、ステップS34が実行されて200msの時間が経過した
ことが検出される。
プロセッサ６が第５図に示す処理を実行したとき、その
ステップS30で200msタイマ起動中と判別され、その時点
のカウンタ2bの値CNTbの読取りと、バッファメモリ７の
領域R200に格納しておいた期待カウント値RCNTbの読取
りが行なわれる（S31,S32）。そして、カウント値CNTb
と期待カウント値RCNTbとの一致が検出されると（S3
3）、ステップS34が実行されて200msの時間が経過した
ことが検出される。
同様に、プロセッサ６の各種の処理過程で2sタイマの起
動が必要となると、第６図のステップS40においてこれ
が判別され、プロセッサ６はゲート制御信号4cを“1"と
することにより、2sタイマに適したカウンタ2cのその時
点のカウンタ値CNTcをプロセッサバス５を介して内部に
読取り（S41）、監視タイマ値である2sに相当する値
「５」をカウンタ値CNTcに加えて期待カウント値RCNTc
を求め（S42）、この期待カウント値RCNTcをバッファメ
モリ７における領域R2に格納する（S43）。従って、次
にプロセッサ６が第７図に示す処理を実行したとき、そ
のステップS50で2sタイマ起動中と判別され、その時点
のカウンタ2cの値CNTcの読取りと、バッファメモリ７の
領域R2に格納しておいた期待カウント値RCNTcの読取り
が行なわれ（S51,S52）、両者の一致が検出された時点 で、2sの時間が経過したことが検出される（S53,S5
4）。なお、第５図および第７図において、第３図のス
テップS14のような処理を設けなかったのは、第５図お
よび第７図の処理が監視対象時間200ms,2sより格段に早
い周期で実行される場合を想定したことによる。
動が必要となると、第６図のステップS40においてこれ
が判別され、プロセッサ６はゲート制御信号4cを“1"と
することにより、2sタイマに適したカウンタ2cのその時
点のカウンタ値CNTcをプロセッサバス５を介して内部に
読取り（S41）、監視タイマ値である2sに相当する値
「５」をカウンタ値CNTcに加えて期待カウント値RCNTc
を求め（S42）、この期待カウント値RCNTcをバッファメ
モリ７における領域R2に格納する（S43）。従って、次
にプロセッサ６が第７図に示す処理を実行したとき、そ
のステップS50で2sタイマ起動中と判別され、その時点
のカウンタ2cの値CNTcの読取りと、バッファメモリ７の
領域R2に格納しておいた期待カウント値RCNTcの読取り
が行なわれ（S51,S52）、両者の一致が検出された時点 で、2sの時間が経過したことが検出される（S53,S5
4）。なお、第５図および第７図において、第３図のス
テップS14のような処理を設けなかったのは、第５図お
よび第７図の処理が監視対象時間200ms,2sより格段に早
い周期で実行される場合を想定したことによる。
以上本発明の実施例について説明したが、本発明は以上
の実施例にのみ限定されるものではなく、その他各種の
付加変更が可能である。例えば、第１図の実施例では、
３個のカウンタ2a〜2cを設けて３種類のタイマ監視を行
なったが、２個或いは４個以上のカウンタを設けて２種
類或いは４種類以上のタイマ監視を行なう構成としても
良い。また、複数個のカウンタの中に監視用に使用する
他のカウンタのカウントアップ周期を調節するためのカ
ウンタを含めるようにしても良い。更に、監視用に使用
するカウンタのカウントアップ周期は、監視対象時間の
整数分の１にするのが好ましいが、誤差の許容範囲内で
あるなら、必ずしもそうする必要はない。また、同一の
タイマ監視をプロセッサの異なる処理過程から異なる時
間に起動するように構成することも可能である。
の実施例にのみ限定されるものではなく、その他各種の
付加変更が可能である。例えば、第１図の実施例では、
３個のカウンタ2a〜2cを設けて３種類のタイマ監視を行
なったが、２個或いは４個以上のカウンタを設けて２種
類或いは４種類以上のタイマ監視を行なう構成としても
良い。また、複数個のカウンタの中に監視用に使用する
他のカウンタのカウントアップ周期を調節するためのカ
ウンタを含めるようにしても良い。更に、監視用に使用
するカウンタのカウントアップ周期は、監視対象時間の
整数分の１にするのが好ましいが、誤差の許容範囲内で
あるなら、必ずしもそうする必要はない。また、同一の
タイマ監視をプロセッサの異なる処理過程から異なる時
間に起動するように構成することも可能である。
以上説明したように、本発明は、プロセッサの外部に、
カウントアップ周期と容量が監視対象時間に適したカウ
ンタを含むカウンタ列を設け、タイマ起動時にその監視
対象時間に適するカウンタの値を読取ってこれに監視対
象時間を加えた期待カウント値をメモリに格納し、その
後の定常処理中に、そのカウンタの値が期待カウント値
に達したか否かを周期的に判断することによってタイマ
監視を行なうものであるから、従来のように外部に設け
たカウンタのキャリーアウト信号をプロセッサに対する
割込み要因とすることなく、複数種のタイマ監視が実現
でき、プロセッサのオーバーヘッドを減少することがで
きる。従って、プロセッサの処理能力を高めることがで
きる効果がある。
カウントアップ周期と容量が監視対象時間に適したカウ
ンタを含むカウンタ列を設け、タイマ起動時にその監視
対象時間に適するカウンタの値を読取ってこれに監視対
象時間を加えた期待カウント値をメモリに格納し、その
後の定常処理中に、そのカウンタの値が期待カウント値
に達したか否かを周期的に判断することによってタイマ
監視を行なうものであるから、従来のように外部に設け
たカウンタのキャリーアウト信号をプロセッサに対する
割込み要因とすることなく、複数種のタイマ監視が実現
でき、プロセッサのオーバーヘッドを減少することがで
きる。従って、プロセッサの処理能力を高めることがで
きる効果がある。
第１図は本発明の実施例のブロック図、 第２図は16msタイマの起動時の処理例を示す流れ図、 第３図は16msタイマ起動後の処理例を示す流れ図、 第４図は200msタイマの起動時の処理例を示す流れ図、 第５図は200msタイマ起動後の処理例を示す流れ図、 第６図は2sタイマ起動時の処理例を示す流れ図および、 第７図は2sタイマ起動後の処理例を示す流れ図である。 図において、１…クロック発振回路、2a〜2c…カウン
タ、3a〜3c…ゲート回路、4a〜4c…ゲート制御信号、５
…プロセッサバス、６…プロセッサ、７…バッファメモ
リ。
タ、3a〜3c…ゲート回路、4a〜4c…ゲート制御信号、５
…プロセッサバス、６…プロセッサ、７…バッファメモ
リ。
Claims (2)
- 【請求項１】予め定められた複数の時間の経過をプロセ
ッサにて監視するタイマ監視方式において、 プロセッサの外部に、 クロック発振回路と、 該クロック発振回路で発生されたクロックパルスを計数
するシリアル接続された複数のカウンタと、 該複数のカウンタのうちの監視時間に適したカウンタの
カウント値を読出すためのゲート回路とを設け、 前記プロセッサは、タイマ監視が必要となった時点で、
該監視対象時間に適したカウンタのカウント値を前記ゲ
ート回路を介して読込み、該読込んだカウント値と監視
対象時間に相当する値とを加算して得た期待カウント値
をメモリに格納するタイマ起動処理を実行し、且つ、該
タイマ起動処理によって前記メモリに設定された期待カ
ウント値と対応するカウンタのカウント値とを定常処理
途中で周期的に読取って比較することにより予め設定さ
れた監視対象時間が経過したか否かを監視するように構
成されたタイマ監視方式。 - 【請求項２】特許請求の範囲第１項記載のタイマ監視方
式において、前記監視時間に適したカウンタは、該監視
時間の整数分の１の時間毎にカウントアップされ、且
つ、少なくとも該監視時間長分の容量を有することを特
徴とするタイマ監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224320A JPH0785209B2 (ja) | 1986-09-22 | 1986-09-22 | タイマ監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61224320A JPH0785209B2 (ja) | 1986-09-22 | 1986-09-22 | タイマ監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6378214A JPS6378214A (ja) | 1988-04-08 |
| JPH0785209B2 true JPH0785209B2 (ja) | 1995-09-13 |
Family
ID=16811903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61224320A Expired - Lifetime JPH0785209B2 (ja) | 1986-09-22 | 1986-09-22 | タイマ監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785209B2 (ja) |
-
1986
- 1986-09-22 JP JP61224320A patent/JPH0785209B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6378214A (ja) | 1988-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5367550A (en) | Break address detecting circuit | |
| US5586287A (en) | Information processing apparatus capable of holding storage contents of PSRAM even when system clock comes to abnormal halt | |
| US7287198B2 (en) | Method for monitoring a microprocessor and circuit arrangement having a microprocessor | |
| JPH0785209B2 (ja) | タイマ監視方式 | |
| JP2773546B2 (ja) | パルス発生回路 | |
| US5185770A (en) | Variable frequency dividing circuits | |
| JPH04205152A (ja) | 制御装置の監視装置 | |
| JPS62145440A (ja) | 暴走検出回路 | |
| JPS63200234A (ja) | デ−タ処理装置 | |
| JP3224554B2 (ja) | スケジュール制御装置 | |
| JPH01263740A (ja) | マイクロコンピュータ | |
| JPH07175406A (ja) | プログラマブルコントローラのスキャン起動制御方式 | |
| JP2789737B2 (ja) | 時変データのサンプリング装置及びサンプリングデータの再現方法 | |
| JP2754654B2 (ja) | マイクロコンピュータの出力制御回路 | |
| JP2631541B2 (ja) | プログラマブルコントローラ | |
| JP3144811B2 (ja) | 監視タイマ回路 | |
| JPH0683985A (ja) | Ｐｗｍ信号出力機能付きシングルチップ・マイクロコンピュータ | |
| SU1580388A1 (ru) | Устройство дл моделировани де тельности человека-оператора | |
| JPH04143833A (ja) | マイクロコンピュータ用タイマ回路 | |
| SU1086419A1 (ru) | Функциональный генератор | |
| JP2896478B2 (ja) | リモートコントロールパルス受信回路 | |
| JPS60262252A (ja) | マイクロプロセツサ暴走監視方式 | |
| JPS58181388A (ja) | 遠方監視制御装置のプログラム管理方法 | |
| JPH0320775B2 (ja) | ||
| JPH04192037A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |