JPH0785226B2 - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH0785226B2 JPH0785226B2 JP61061312A JP6131286A JPH0785226B2 JP H0785226 B2 JPH0785226 B2 JP H0785226B2 JP 61061312 A JP61061312 A JP 61061312A JP 6131286 A JP6131286 A JP 6131286A JP H0785226 B2 JPH0785226 B2 JP H0785226B2
- Authority
- JP
- Japan
- Prior art keywords
- program
- input
- output device
- check
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】 〔概要〕 複数個のプロセッサシステムにより構成されるシステム
に於いて、主制御部内にプログラムサムチェック器を設
け、当該プロセッサシステムから応答がない時此のプロ
グラムサムチェック器によりロードしたプログラムのチ
ェックを行い、チェック合格の時は該プログラムの再ロ
ードを行い、チェック不合格の時はプログラム破壊の表
示を行う。
に於いて、主制御部内にプログラムサムチェック器を設
け、当該プロセッサシステムから応答がない時此のプロ
グラムサムチェック器によりロードしたプログラムのチ
ェックを行い、チェック合格の時は該プログラムの再ロ
ードを行い、チェック不合格の時はプログラム破壊の表
示を行う。
本発明はデータ伝送用モデムの様にイニシアルプログラ
ムロードを行うシステムに於ける障害判定方式に関する
ものである。
ムロードを行うシステムに於ける障害判定方式に関する
ものである。
時分割多重装置の様に複数個のマイクロプロセッサによ
り構成されるシステムではシステム開設に当たりイニシ
アルプログラムロード（以下IPLと云う）を行うのが普
通である。
り構成されるシステムではシステム開設に当たりイニシ
アルプログラムロード（以下IPLと云う）を行うのが普
通である。
第３図は従来のIPL動作の一例を示す図である。
図中、１は制御部、２は不揮発性メモリ、P1〜Pnは夫々
プログラム、31〜3nは夫々入出力装置である。
プログラム、31〜3nは夫々入出力装置である。
時分割多重装置の様に複数個のマイクロプロセッサによ
り構成されるシステムは第３図に示す様に制御部１（マ
イクロプロセッサで構成される）が動作して不揮発性メ
モリ２に予め格納されているプログラムP1を読み出して
入出力装置31に、プログラムP2を読み出して入出力装置
32に、プログラムPnを読み出して入出力装置３nに、夫
々ロードしてから運用に入る。
り構成されるシステムは第３図に示す様に制御部１（マ
イクロプロセッサで構成される）が動作して不揮発性メ
モリ２に予め格納されているプログラムP1を読み出して
入出力装置31に、プログラムP2を読み出して入出力装置
32に、プログラムPnを読み出して入出力装置３nに、夫
々ロードしてから運用に入る。
入出力装置31〜3nも又夫々マイクロプロセッサにより構
成され、夫々所定のプログラムをロードされた後初めて
所定の機能を発揮する。
成され、夫々所定のプログラムをロードされた後初めて
所定の機能を発揮する。
従ってIPLが正確に実行されているか否かをチェックす
る必要がある。
る必要がある。
第４図はプログラムに依る監視機能の説明図である。
即ち、第４図のフローチャートに示す様に、 制御部１により不揮発性メモリ２に予め格納されて
いるプログラムP1を読み出して入出力装置31に対するロ
ードを開始する。
いるプログラムP1を読み出して入出力装置31に対するロ
ードを開始する。
制御部１はタイマー監視をスタートする。
制御部１はタイマーの指定する時間内に入出力装置
31からの応答が有るか否かを調べる。
31からの応答が有るか否かを調べる。
若しタイムアウトになっても応答がない時は、入出
力装置31が正しい動作を行っていないのでエラー表示
し、次の入出力装置32に対するロードを開始する。
力装置31が正しい動作を行っていないのでエラー表示
し、次の入出力装置32に対するロードを開始する。
若しタイムアウトになる前に応答があると、入出力
装置31内に於いてプログラムサムのチェックが行われ
る。
装置31内に於いてプログラムサムのチェックが行われ
る。
プログラムサムのチェックが合格の時は入出力装置31の
ハードウェアもロードされたプログラムP1も良好と判定
して次の入出力装置32に対するロードを開始する。
ハードウェアもロードされたプログラムP1も良好と判定
して次の入出力装置32に対するロードを開始する。
若し不合格の時は入出力装置31にプログラムP1が正しく
ロードされていないと判定してエラー表示した後、入
出力装置32に対するロードを開始する。
ロードされていないと判定してエラー表示した後、入
出力装置32に対するロードを開始する。
然しながら此の様にIPLを行う場合に、指定された時間
内に応答がない場合、エラー表示されるが、此のエラー
表示の原因がプログラムが正しくロードされなかった為
か、又は入出力装置のハードウェアの故障に依るものか
は判らないと云う問題点があった。
内に応答がない場合、エラー表示されるが、此のエラー
表示の原因がプログラムが正しくロードされなかった為
か、又は入出力装置のハードウェアの故障に依るものか
は判らないと云う問題点があった。
夫々プロセッサを内蔵する複数の入出力装置（31〜3n）
に対して、記憶部２を有し、該記憶部２に格納されてい
る前記入出力装置（31〜3n）夫々のプログラムをイニシ
ャルロードする手段を有する情報処理装置に於いて、該
情報処理装置の主制御部１内にプログラムサムチェック
器４と、イニシャルロードを起動してから終了応答が返
送されてくる迄の時間を設定する監視タイマーとを設
け、前記入出力装置（31〜3n）に対する夫々のイニシャ
ルプログラムロードをスタートしてから前記監視タイマ
ーに設定された所定時間内に、前記入出力装置（31〜
3n）からの応答がない時、前記プログラムサムチェック
器４により、当該入出力装置に対して行ったイニシャル
ロードのプログラムのサムチェックを行い、チェック合
格の時は該プログラムの再ロードを行い、チェック不合
格の時はプログラム破壊の表示を行うことによって解決
される。
に対して、記憶部２を有し、該記憶部２に格納されてい
る前記入出力装置（31〜3n）夫々のプログラムをイニシ
ャルロードする手段を有する情報処理装置に於いて、該
情報処理装置の主制御部１内にプログラムサムチェック
器４と、イニシャルロードを起動してから終了応答が返
送されてくる迄の時間を設定する監視タイマーとを設
け、前記入出力装置（31〜3n）に対する夫々のイニシャ
ルプログラムロードをスタートしてから前記監視タイマ
ーに設定された所定時間内に、前記入出力装置（31〜
3n）からの応答がない時、前記プログラムサムチェック
器４により、当該入出力装置に対して行ったイニシャル
ロードのプログラムのサムチェックを行い、チェック合
格の時は該プログラムの再ロードを行い、チェック不合
格の時はプログラム破壊の表示を行うことによって解決
される。
本発明に依ると或る入出力装置に対しIPLを行った時一
定時間内に応答がない場合、応答の無い理由が当該入出
力装置のハードウェアの故障によるものか、IPLが正し
く行われなかったかを判定出来る。
定時間内に応答がない場合、応答の無い理由が当該入出
力装置のハードウェアの故障によるものか、IPLが正し
く行われなかったかを判定出来る。
第１図は本発明に依る障害判定方式の原理図である。
第２図は本発明のフローチャートの一実施例を示す図で
ある。
ある。
図中、４はプログラムサムチェック器である。
本発明に於いては主制御部１内にプログラムサムチェッ
ク器４を設ける。
ク器４を設ける。
制御部１により不揮発性メモリ２に予め格納されて
いるプログラムP1を読み出して入出力装置31に対するロ
ードを開始する。
いるプログラムP1を読み出して入出力装置31に対するロ
ードを開始する。
制御部１はタイマー監視をスタートする。
制御部１はタイマーの指定する時間内に入出力装置
31からの応答が有るか否かを調べる。
31からの応答が有るか否かを調べる。
若しタイムアウト内に応答が有る時はに移り、若しタ
イムアウトになっても応答がない時にはに移る。
イムアウトになっても応答がない時にはに移る。
プログラムサムチェック器４によりプログラムサムの
チェック済みか否かを調べる。
チェック済みか否かを調べる。
若しチェック済みの時は入出力装置31が正しい動作を行
っていないと云うエラー表示を行い、次のシーケンス
に移る。
っていないと云うエラー表示を行い、次のシーケンス
に移る。
若しチェック済みでない時は、プログラムサムチェッ
ク器４によりプログラムサムのチェックを行う。
ク器４によりプログラムサムのチェックを行う。
若しチェック不合格の時はプログラムが破壊された
ことを表示し、次の入出力装置32に対するプログラムロ
ードを開始する。
ことを表示し、次の入出力装置32に対するプログラムロ
ードを開始する。
若しチェック合格の時はプログラム再ロードを行
い、前記へ戻る。
い、前記へ戻る。
若しタイムアウト以前に応答がある時は従来と同じく
入出力装置31内でプログラムサムのチェックを行い、合
格であれば次の入出力装置32に対するプログラムロード
を開始する。
入出力装置31内でプログラムサムのチェックを行い、合
格であれば次の入出力装置32に対するプログラムロード
を開始する。
不合格であればプログラムが破壊されたことを表示し、
次の入出力装置32に対するプログラムロードを開始する
。
次の入出力装置32に対するプログラムロードを開始する
。
以上詳細に説明した様に本発明によれば、プログラムロ
ードを行った入出力装置から応答がない場合の原因がハ
ードウェアの故障によるものか、又はプログラムロード
が正しく行われなかったかを正確に判定出来ると云う大
きい効果がある。
ードを行った入出力装置から応答がない場合の原因がハ
ードウェアの故障によるものか、又はプログラムロード
が正しく行われなかったかを正確に判定出来ると云う大
きい効果がある。
第１図は本発明に依る障害判定方式の原理図である。 第２図は本発明のフローチャートの一実施例を示す図で
ある。 第３図は従来のIPL動作の一例を示す図である。 第４図はプログラムに依る監視機能の説明図である。 図中、１は制御部、２は不揮発性メモリ、P1〜Pnは夫々
プログラム、31〜3nは夫々入出力装置、４はプログラム
サムチェック器である。
ある。 第３図は従来のIPL動作の一例を示す図である。 第４図はプログラムに依る監視機能の説明図である。 図中、１は制御部、２は不揮発性メモリ、P1〜Pnは夫々
プログラム、31〜3nは夫々入出力装置、４はプログラム
サムチェック器である。
Claims (1)
- 【請求項１】夫々プロセッサを内蔵する複数の入出力装
置に対して、記憶部を有し、該記憶部に格納されている
前記入出力装置夫々のプログラムをイニシャルロードす
る手段を有する情報処理装置に於いて、 該情報処理装置の主制御部内にプログラムサムチェック
器と、 イニシャルロードを起動してから終了応答が返送されて
くる迄の時間を設定する監視タイマーとを設け、 前記入出力装置に対する夫々のイニシャルプログラムロ
ードをスタートしてから前記監視タイマーに設定された
所定時間内に、前記入出力装置からの応答がない時、前
記プログラムサムチェック器により、当該入出力装置へ
イニシャルロードを行ったプログラムのサムチェックを
行い、 チェック合格の時は該プログラムの再ロードを行い、 チェック不合格の時はプログラム破壊の表示を行うこと
を特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061312A JPH0785226B2 (ja) | 1986-03-19 | 1986-03-19 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61061312A JPH0785226B2 (ja) | 1986-03-19 | 1986-03-19 | 情報処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62219033A JPS62219033A (ja) | 1987-09-26 |
| JPH0785226B2 true JPH0785226B2 (ja) | 1995-09-13 |
Family
ID=13167518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61061312A Expired - Fee Related JPH0785226B2 (ja) | 1986-03-19 | 1986-03-19 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785226B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58190748U (ja) * | 1982-01-14 | 1983-12-19 | 株式会社明電舎 | Ｐ・ｒｏｍのｂｉｔ診断装置 |
| JPS60205619A (ja) * | 1984-03-29 | 1985-10-17 | Nec Corp | デ−タ処理装置の立上げ方式 |
-
1986
- 1986-03-19 JP JP61061312A patent/JPH0785226B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62219033A (ja) | 1987-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5897724A (ja) | 初期プログラムロ−ド方法 | |
| US7890800B2 (en) | Method, operating system and computing hardware for running a computer program | |
| JPH0212363A (ja) | コンピユータ・システムの初期設定方法及びその装置 | |
| JP2002297207A (ja) | バックアップ処理装置 | |
| JPH0785226B2 (ja) | 情報処理装置 | |
| JPS6363935B2 (ja) | ||
| JPH0588933A (ja) | デバツグ機能を有する並列処理システム | |
| JPS628831B2 (ja) | ||
| JPH0410654B2 (ja) | ||
| JP2574938B2 (ja) | システム起動方式 | |
| JPS59178552A (ja) | 自己診断制御方式 | |
| JP2633874B2 (ja) | 増設処理方式 | |
| JP3131844B2 (ja) | 端末装置及び端末装置のメモリ・ダンプ転送方式 | |
| JP2635777B2 (ja) | プログラマブル・コントローラ | |
| JPS6256544B2 (ja) | ||
| JP2530900B2 (ja) | ロ―ディング装置 | |
| JP2727717B2 (ja) | プログラマブルコントローラシステム | |
| JPH05120024A (ja) | システム立上げ装置 | |
| JPS59188702A (ja) | プログラマブル・コントロ−ラ | |
| JPH025165A (ja) | 自動再起動方式 | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPH01217650A (ja) | ソフトウェアシミュレータにおける試験実行方式 | |
| JPS61183769A (ja) | システム回復制御方法 | |
| JPH09305431A (ja) | デバッグ文取得方法 | |
| JPH0235517A (ja) | 印字装置用エラー処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |