JPH0785251B2 - プリント基板ｃａｄシステム - Google Patents
プリント基板ｃａｄシステムInfo
- Publication number
- JPH0785251B2 JPH0785251B2 JP63122872A JP12287288A JPH0785251B2 JP H0785251 B2 JPH0785251 B2 JP H0785251B2 JP 63122872 A JP63122872 A JP 63122872A JP 12287288 A JP12287288 A JP 12287288A JP H0785251 B2 JPH0785251 B2 JP H0785251B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- board
- cell
- component pin
- extracted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、プリント基板CAD（Computer Aided Design）
システムに関し、詳しくは自動配線における表面実装部
品に対応した配線基板モデルの構造に関する。
システムに関し、詳しくは自動配線における表面実装部
品に対応した配線基板モデルの構造に関する。
［従来の技術］ コンピュータの助けを借りてプリント基板の配線等を自
動的に設計する、いわゆるプリント基板CADシステムは
従来よりよく知られている。この種のプリント基板CAD
システムの自動配線処理の多くは、接続すべきある部品
ピン（始点）と他の部品ピン（終点）との間の２点間の
径路を探索する場合、セルマップと呼ぶ基板モデルを構
築し、始点から終点までの途中のセルの空き塞がりを順
次調べて、空いているセルを通って終点まで到達できる
径路が存在するか否かを判定している。
動的に設計する、いわゆるプリント基板CADシステムは
従来よりよく知られている。この種のプリント基板CAD
システムの自動配線処理の多くは、接続すべきある部品
ピン（始点）と他の部品ピン（終点）との間の２点間の
径路を探索する場合、セルマップと呼ぶ基板モデルを構
築し、始点から終点までの途中のセルの空き塞がりを順
次調べて、空いているセルを通って終点まで到達できる
径路が存在するか否かを判定している。
セルは、プリント基板の配線領域を配線格子間隔（ピン
間に配線を２本通す場合には通常2.54/5mm間隔）で縦横
に等分割してできる小さい正方形状の領域のことであ
り、径路探索の最小単位である。各セルは、プリント基
板の表裏について既配線、部品ピン，スルーホール、配
線禁止あるは空の状態を持っている。
間に配線を２本通す場合には通常2.54/5mm間隔）で縦横
に等分割してできる小さい正方形状の領域のことであ
り、径路探索の最小単位である。各セルは、プリント基
板の表裏について既配線、部品ピン，スルーホール、配
線禁止あるは空の状態を持っている。
［発明が解決しようとする課題］ しかしながら、このようなプリント基板CADシステムの
自動配線における基板モデルはDIP形ICを搭載するプリ
ント板を前提として考えられたものであり、最近になっ
て使用されている表面実装部品（SMD）を搭載するプリ
ント基板に対して上記基板モデルを適用すると、次のよ
うな問題が発生し、径路探索が困難になっている。
自動配線における基板モデルはDIP形ICを搭載するプリ
ント板を前提として考えられたものであり、最近になっ
て使用されている表面実装部品（SMD）を搭載するプリ
ント基板に対して上記基板モデルを適用すると、次のよ
うな問題が発生し、径路探索が困難になっている。
表面実装部品の部品ピン間が1.27mm,0.8mm,0.6mm等と
DIP形ICと異なるため、プリント基板全体について均等
分割されたセルでは所定のクリアランスを保って配線す
ることができない。
DIP形ICと異なるため、プリント基板全体について均等
分割されたセルでは所定のクリアランスを保って配線す
ることができない。
表面実装部品では、第９図に示すように部品ピンがセ
ルの中心に乗らないため、ピンへの引き込み配線が正し
く行われない（配線がピンから離れてしまう）。
ルの中心に乗らないため、ピンへの引き込み配線が正し
く行われない（配線がピンから離れてしまう）。
表面実装部品はプリント基板上の同位置の両面に取り
付けることができるため、従来のセルを用いたＸ・Ｙ配
線技法がそのまま使用できない。
付けることができるため、従来のセルを用いたＸ・Ｙ配
線技法がそのまま使用できない。
本発明の目的は、このような点に鑑みてなされたもの
で、表面実装部品を搭載するプリント基板において表面
実装部品に対応した配線基板モデルを構築し、これに基
づいて自動配線を行った場合には上記問題点が解決され
るようなプリント基板CADシステムを提供することにあ
る。
で、表面実装部品を搭載するプリント基板において表面
実装部品に対応した配線基板モデルを構築し、これに基
づいて自動配線を行った場合には上記問題点が解決され
るようなプリント基板CADシステムを提供することにあ
る。
［課題を解決するための手段］ この様な目的を達成するために、本発明では、 下記の処理１のないしの手順により基板モデルを作
成する手段と、 下記の処理２のないしの手順により基板モデルによ
る探索を行う探索手段 とを具備したことを特徴とする。
成する手段と、 下記の処理２のないしの手順により基板モデルによ
る探索を行う探索手段 とを具備したことを特徴とする。
［処理１］ まず、基板の配線領域分のデータ領域を確保し、 基板仕様から基板全体の配線条件を求め、その条件下
ですべてのセルプリアンブルを初期化し、 図形データベースより部品ピン列データを生成し、部
品ピンが配線格子上に乗っていない部品ピン列である
か、あるいは表面実装部品の部品ピン列であるかを抽出
し、 抽出した部品ピン列の、方向、間隔、部品ピンパッド
形状およびクリアランスとから、部品ピン回りの配線条
件を求め、条件テーブルに登録し、 部品ピン列を含むすべてのセルのセルプリアンブルに
配線条件番号を埋め込み、 データベース・サーチが完了するまで前記からの
動作を繰り返し、 サーチが完了すると、再度図形データベースを走査
し、配線領域内のすべてのセルについてセルが空いてい
るか、あるいは既に他の信号配線やスルーホールによっ
て占有されているかなどの状態を抽出し、その状態をセ
ルプリアンブルに従って配線チャネルステータス、スル
ーホールインジケータにセットする。
ですべてのセルプリアンブルを初期化し、 図形データベースより部品ピン列データを生成し、部
品ピンが配線格子上に乗っていない部品ピン列である
か、あるいは表面実装部品の部品ピン列であるかを抽出
し、 抽出した部品ピン列の、方向、間隔、部品ピンパッド
形状およびクリアランスとから、部品ピン回りの配線条
件を求め、条件テーブルに登録し、 部品ピン列を含むすべてのセルのセルプリアンブルに
配線条件番号を埋め込み、 データベース・サーチが完了するまで前記からの
動作を繰り返し、 サーチが完了すると、再度図形データベースを走査
し、配線領域内のすべてのセルについてセルが空いてい
るか、あるいは既に他の信号配線やスルーホールによっ
て占有されているかなどの状態を抽出し、その状態をセ
ルプリアンブルに従って配線チャネルステータス、スル
ーホールインジケータにセットする。
［処理２］ 走査点（x,y）を初期化する（始点（x0,y0）とす
る）。
る）。
走査点（x,y）におけるセルプリアセンブルのセル番
号を求める。
号を求める。
セルプリアンブルから当該セル番号の配線条件番号を
取り出す。
取り出す。
配線条件テーブルより走査点（x,y）における配線格
子間隔、配線方向等を取り出す。
子間隔、配線方向等を取り出す。
これらのデータより、配線チャネルステータスデータ
列から走査点のあるチャネルの基板状態（障害の有無）
を取り出す。
列から走査点のあるチャネルの基板状態（障害の有無）
を取り出す。
障害が無い場合には、走査点を配線方向に従って更新
し、前記の動作に移行する。
し、前記の動作に移行する。
［実施例］ 以下図面に参照して本発明の実施例を詳細に説明する。
第１図は本発明に係るプリント基板CADシステムにおけ
る基板モデル構造を示す図である。基板モデルは、実基
板の配線領域を基本格子間隔（通常2.54mm）で縦横に区
切ってできる基本セル単位により基板の表裏各々の配線
条件と配線状態を管理するものである。
第１図は本発明に係るプリント基板CADシステムにおけ
る基板モデル構造を示す図である。基板モデルは、実基
板の配線領域を基本格子間隔（通常2.54mm）で縦横に区
切ってできる基本セル単位により基板の表裏各々の配線
条件と配線状態を管理するものである。
セルの配線条件は、１つの基本セルについて、配線格子
間隔、配線格子原点および配線方向についての各条件で
ある。なお、基板の局所で異なる配線条件を持つことが
可能となっている。
間隔、配線格子原点および配線方向についての各条件で
ある。なお、基板の局所で異なる配線条件を持つことが
可能となっている。
セルの配線状態は、基板上の部品ピン、既配線等の径路
障害と探索によって発見された径路の配線とスルーホー
ルの位置を示す。
障害と探索によって発見された径路の配線とスルーホー
ルの位置を示す。
基板モデルは、 セルプリアンブル（表裏面用）10、 配線チャネルステータス（表裏面用）20、 スルーホールインジケータ30 とから構成される。
セルプリアンブル10では、表面、裏面（以降Ａ面、Ｂ面
という）の各面上で異なる配線条件を持つ領域が定義さ
れる。
という）の各面上で異なる配線条件を持つ領域が定義さ
れる。
配線チャネルステータス20では、セルプリアンブルで与
えられた配線条件により、基本セル内が、例えば第２図
に示すように、配線格子間隔で短冊状に区切られ（これ
を配線チャネルと呼ぶ）、径路障害と探索径路が管理さ
れる。
えられた配線条件により、基本セル内が、例えば第２図
に示すように、配線格子間隔で短冊状に区切られ（これ
を配線チャネルと呼ぶ）、径路障害と探索径路が管理さ
れる。
スルーホールインジケータ30では、径路探索によって発
見されたスルーホールの位置が印される。
見されたスルーホールの位置が印される。
第３図はセルプリアンブルのデータ構造について示した
図である。Ａ面、Ｂ面の各面に関して第３図（イ）に示
すように基本格子間隔単位の基本セル（i,j）ごとに配
線条件番号が割り付けられており（同図（ロ））、その
条件番号によってポインティングされる配線条件テーブ
ル11（同図（ハ））には配線条件データレコード12のア
ドレスが格納されている。
図である。Ａ面、Ｂ面の各面に関して第３図（イ）に示
すように基本格子間隔単位の基本セル（i,j）ごとに配
線条件番号が割り付けられており（同図（ロ））、その
条件番号によってポインティングされる配線条件テーブ
ル11（同図（ハ））には配線条件データレコード12のア
ドレスが格納されている。
各配線条件データレコード12は、第３図（ニ）に示すよ
うな構成となっている。すなわち、配線基本格子間隔、
配線格子原点Ｘ座標、配線格子原点Ｙ座標、配線格子分
割数、配線方向（水平または垂直）、配線チャネル数、
配線チャネル先頭アドレス（配線チャネルの内容を記憶
したメモリの先頭アドレス）、部品ピンパッド形状番号
等より構成される。
うな構成となっている。すなわち、配線基本格子間隔、
配線格子原点Ｘ座標、配線格子原点Ｙ座標、配線格子分
割数、配線方向（水平または垂直）、配線チャネル数、
配線チャネル先頭アドレス（配線チャネルの内容を記憶
したメモリの先頭アドレス）、部品ピンパッド形状番号
等より構成される。
このような基板モデルの構築手順を説明する。第４図は
構築フローである。
構築フローである。
まず、基板の配線領域分のデータ領域を確保する。
基板仕様から基板全体の配線条件を求め、その条件下
ですべてのセルプリアンブルを初期化する。
ですべてのセルプリアンブルを初期化する。
図形データベースより部品ピン列データを生成し、次
の条件に適合するデータを抽出する。
の条件に適合するデータを抽出する。
（ａ）部品ピンが配線格子上に乗っていないもの、 （ｂ）表面実装部品である 抽出したピン列の、方向、間隔、ピンパッド形状およ
びクリアランスとから、部品ピン回りの配線条件を求
め、条件テーブルに登録する。
びクリアランスとから、部品ピン回りの配線条件を求
め、条件テーブルに登録する。
部品ピン列の最大／最小座標（これをmin−maxとい
う）を求め、その部分のセルプリアンブルに配線条件番
号を埋め込む。
う）を求め、その部分のセルプリアンブルに配線条件番
号を埋め込む。
データベース・サーチが完了するまで前記からの
動作を繰り返す。
動作を繰り返す。
サーチが完了すると、再度図形データベース魔を走査
し、部品ピン、スルーホール、既配線データを抽出し、
セルプリアンブルに従って配線チャネルステータス、ス
ルーホールインジケータを構築する。
し、部品ピン、スルーホール、既配線データを抽出し、
セルプリアンブルに従って配線チャネルステータス、ス
ルーホールインジケータを構築する。
以上のような手順により基板モデルは構築される。その
後、作成されたこの基板モデルを基にしてシステムは径
路探索を行う。一方向の径路探索の動作について説明す
れば次の通りである。第５図は一方向径路探索のフロー
である。
後、作成されたこの基板モデルを基にしてシステムは径
路探索を行う。一方向の径路探索の動作について説明す
れば次の通りである。第５図は一方向径路探索のフロー
である。
走査点（x,y）を初期化する（始点（x0,y0）とす
る）。
る）。
走査点（x,y）におけるセルプリアセンブルのセル番
号を求める。
号を求める。
セルプリアンブルから当該セル番号の配線条件番号を
取り出す。
取り出す。
配線条件テーブルより走査点（x,y）における配線格
子間隔、配線方向等を取り出す。
子間隔、配線方向等を取り出す。
これらのデータより、配線チャネルステータスデータ
列から走査点のあるチャネルの基板状態（障害の有無）
を取り出す。
列から走査点のあるチャネルの基板状態（障害の有無）
を取り出す。
障害が無い場合には、走査点を配線方向に従って更新
し、前記の動作に移行する。
し、前記の動作に移行する。
障害があった場合には、この探索を終了する。
以上のようにして異種配線格子基板モデルを作成するこ
とができ、この基板モデルを基にして自動配線作業を行
うことができる。
とができ、この基板モデルを基にして自動配線作業を行
うことができる。
第６図はこのようにして設計されるプリント配線設計過
程を説明する説明図である。また第７図は第６図（ニ）
の拡大図である。図において、ドット61はスルーホール
用の格子点を示す。表面実装部品SMDの部品ピンは基準
の配線格子点に乗っていないが、配線は部品ピン中心に
うまく引き込まれている様子がよく分かる。
程を説明する説明図である。また第７図は第６図（ニ）
の拡大図である。図において、ドット61はスルーホール
用の格子点を示す。表面実装部品SMDの部品ピンは基準
の配線格子点に乗っていないが、配線は部品ピン中心に
うまく引き込まれている様子がよく分かる。
［発明の効果］ 以上説明したように、本発明によれば、異種配線格子基
板モデルを作成することができ、自動配線においてその
作成された基板モデルを使用することにより次のような
効果が得られる。
板モデルを作成することができ、自動配線においてその
作成された基板モデルを使用することにより次のような
効果が得られる。
表面実装部品を搭載したプリント基板の自動配線にお
いて、 （ａ）部品ピンがオフグリッド（基板仕様として与えら
れた配線格子点に乗っていない状態）であっても、クリ
アランスに違反することなく部品ピン中心に配線を引き
込むことができる。
いて、 （ａ）部品ピンがオフグリッド（基板仕様として与えら
れた配線格子点に乗っていない状態）であっても、クリ
アランスに違反することなく部品ピン中心に配線を引き
込むことができる。
（ｂ）第８図（イ）に示すように部品のピン列１が配線
方向（矢印）と直交関係にあっても、第８図（ロ）に示
すようにピン列方向に従ってピンへ配線を引き込むこと
ができる。
方向（矢印）と直交関係にあっても、第８図（ロ）に示
すようにピン列方向に従ってピンへ配線を引き込むこと
ができる。
（ｃ）異なる部分が同位置の反対面にあっても、上記
（ｂ）と同じ理由により配線が容易である。
（ｂ）と同じ理由により配線が容易である。
mmピッチのコネクタやオフグリッド上に配置されたDI
P形部品についても上記と同様に容易に配線可能であ
る。
P形部品についても上記と同様に容易に配線可能であ
る。
第１図は本発明に係るプリント基板CADシステムにおけ
る基板モデル構造を示す図、第２図は異種配線格子が混
在する場合を説明するための説明図、第３図はセルプリ
アンブルのデータ構造について示した図、第４図は基板
モデルの構築フロー、第５図は径路探索のフロー、第６
図は本発明によるプリント配線の設計過程を説明するた
めの説明図、第７図は第６図（ニ）の部分拡大図、第８
図は部品ピンの向きと配線方向との関係を示す図、第９
図は配線格子と部品ピン間隔の関係を示す図である。 10……セルプリアンブル、20……配線チャネルステータ
ス、30……スルーホールインジケータ、11……配線条件
テーブル、12……配線条件データレコード。
る基板モデル構造を示す図、第２図は異種配線格子が混
在する場合を説明するための説明図、第３図はセルプリ
アンブルのデータ構造について示した図、第４図は基板
モデルの構築フロー、第５図は径路探索のフロー、第６
図は本発明によるプリント配線の設計過程を説明するた
めの説明図、第７図は第６図（ニ）の部分拡大図、第８
図は部品ピンの向きと配線方向との関係を示す図、第９
図は配線格子と部品ピン間隔の関係を示す図である。 10……セルプリアンブル、20……配線チャネルステータ
ス、30……スルーホールインジケータ、11……配線条件
テーブル、12……配線条件データレコード。
Claims (1)
- 【請求項１】基板モデルを構築し、各セルについて障害
があるか否かを調べ２点間を結線できる径路が存在する
か否かを判定する処理を有し自動配線処理を行うプリン
ト基板CADシステムにおいて、 下記の処理１のないしの手順により基板モデルを作
成する手段と、 下記の処理２のないしの手順により基板モデルによ
る配線径路探索を行う探索手段 とを具備したことを特徴とするプリント基板CADシステ
ム。 ［処理１］ まず、基板の配線領域分のデータ領域を確保し、 基板仕様から基板全体の配線条件を求め、その条件下
ですべてのセルプリアンブルを初期化し、 図形データベースより部品ピン列データを生成し、部
品ピンが配線格子上に乗っていない部品ピン列である
か、あるいは表面実装部品の部品ピン列であるかを抽出
し、 抽出した部品ピン列の、方向、間隔、部品ピンパッド
形状およびクリアランスとから、部品ピン回りの配線条
件を求め、条件テーブルに登録し、 部品ピン列を含むすべてのセルのセルプリアンブルに
配線条件番号を埋め込み、 データベース・サーチが完了するまで前記からの
動作を繰り返し、 サーチが完了すると、再度図形データベースを走査
し、配線領域内のすべてのセルについてセルが空いてい
るか、あるいは既に他の信号配線やスルーホールによっ
て占有されているかなどの状態を抽出し、その状態をセ
ルプリアンブルに従って配線チャネルステータス、スル
ーホールインジケータにセットする。 ［処理２］ 走査点（x,y）を初期化する（始点（x0,y0）とす
る）。 走査点（x,y）におけるセルプリアセンブルのセル番
号を求める。 セルプリアンブルから当該セル番号の配線条件番号を
取り出す。 配線条件テーブルより走査点（x,y）における配線格
子間隔、配線方向等を取り出す。 これらのデータより、配線チャネルステータスデータ
列から走査点のあるチャネルの基板状態（障害の有無）
を取り出す。 障害が無い場合には、走査点を配線方向に従って更新
し、前記の動作に移行する。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122872A JPH0785251B2 (ja) | 1988-05-19 | 1988-05-19 | プリント基板ｃａｄシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63122872A JPH0785251B2 (ja) | 1988-05-19 | 1988-05-19 | プリント基板ｃａｄシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01291488A JPH01291488A (ja) | 1989-11-24 |
| JPH0785251B2 true JPH0785251B2 (ja) | 1995-09-13 |
Family
ID=14846717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63122872A Expired - Lifetime JPH0785251B2 (ja) | 1988-05-19 | 1988-05-19 | プリント基板ｃａｄシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785251B2 (ja) |
-
1988
- 1988-05-19 JP JP63122872A patent/JPH0785251B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01291488A (ja) | 1989-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0434951A (ja) | プリント配線板の検査方法 | |
| JPH0481226B2 (ja) | ||
| WO1996024904A1 (en) | Integrated circuit layout | |
| US20070300191A1 (en) | Efficient electromagnetic modeling of irregular metal planes | |
| US5341310A (en) | Wiring layout design method and system for integrated circuits | |
| JPH0785251B2 (ja) | プリント基板ｃａｄシステム | |
| JP3209597B2 (ja) | プリント配線基板の設計方法 | |
| US5206815A (en) | Method for arranging modules in an integrated circuit | |
| JPH0253824B2 (ja) | ||
| CN114357924B (zh) | 一种元器件封装的创建方法及装置 | |
| JP2566788B2 (ja) | プリント板の配線方式 | |
| CN119227619B (zh) | 一种针对高速高性能3DIC的layout评估优化方法 | |
| JP2864679B2 (ja) | 部品配置による配置禁止領域決定方法 | |
| JP2927319B2 (ja) | 配線情報加工方式 | |
| JPH0476154B2 (ja) | ||
| JP3630242B2 (ja) | 基板ｃａｄシステムにおけるクリアランスチェック処理方法 | |
| Goto et al. | lambda, an integrated master-slice LSI CAD system | |
| JP2728473B2 (ja) | 計算機支援設計装置 | |
| JP2851078B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0644275B2 (ja) | クリアランスチェック方式 | |
| JPS6355783B2 (ja) | ||
| JP3062149B2 (ja) | 自動配線方法 | |
| JPH0129266B2 (ja) | ||
| JPH10134092A (ja) | 半導体回路の回路入力方法 | |
| JPH02176975A (ja) | プリント基板自動配線方法 |