JPH01291488A - プリント基板cadシステム - Google Patents

プリント基板cadシステム

Info

Publication number
JPH01291488A
JPH01291488A JP63122872A JP12287288A JPH01291488A JP H01291488 A JPH01291488 A JP H01291488A JP 63122872 A JP63122872 A JP 63122872A JP 12287288 A JP12287288 A JP 12287288A JP H01291488 A JPH01291488 A JP H01291488A
Authority
JP
Japan
Prior art keywords
wiring
cell
board
component
search
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63122872A
Other languages
English (en)
Other versions
JPH0785251B2 (ja
Inventor
Takeshi Toyoda
健 豊田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP63122872A priority Critical patent/JPH0785251B2/ja
Publication of JPH01291488A publication Critical patent/JPH01291488A/ja
Publication of JPH0785251B2 publication Critical patent/JPH0785251B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、プリント基板CA D (Co11pute
r^1ded Design)システムに関し、詳しく
は自動配線における表面実装部品に対応した配線基板モ
デルの構造に関する。
[従来の技術] コンピュータの助けを借りてプリント基板の配線等を自
動的に設計する、いわゆるプリント基板CADシステム
は従来よりよく知られている。この種のプリント基板C
ADシステムでの自動配線処理の多くは、接続すべきあ
る部品ピン(始点)と他の部品ピン(終点)との間の2
点間の径路を探索する場合、セルマツプと呼ぶ基板モデ
ルを構築し、始点から終点までの途中のセルの空き塞が
りを順次調べて、空いているセルを通って終点まで到達
できる径路が存在するか否かを判定している。
セルは、プリント基板の配線領域を配線格子間隔(ピン
間に配線を2本通す場合には通常2、5415nn間隔
)で縦横に等分割してできる小さい正方形状の領域のこ
とであり、径路探索の最小単位である。各セルは、プリ
ント基板の表裏について既配線、部品ピン、スルーホー
ル、配線禁止あるいは空の状態を持っている。
[発明が解決しようとする課題] しかしながら、このようなプリント基板CADシステム
での自動配線における基板モデルはDIP形ICを搭載
するプリント板を前提として考えられたものであり、最
近になって使用されている表面実装部品(SMD)を搭
載するプリント基板に対して上記基板モデルを適用する
と、次のような問題が発生し、径路探索が困難になって
いる。
■表面実装部品の部品ピン間が1.2711n、 0.
8nn。
0.61111等とDIP形ICと異なるため、プリン
ト基板全体について均等分割されたセルでは所定のクリ
アランスを保って配線することができない。
■表面実装部品では、第9図に示すように部品ピンがセ
ルの中心に乗らないため、ピンへの引き込み配線が正し
く行われない(配線がピンから離れてしまう)。
■表面実装部品はプリント基板上の同位置の両面に取り
付けることができるため、従来のセルを用いたX−Y配
線技法がそのまま使用できない。
本発明の目的は、このような点に鑑みてなされたもので
、表面実装部品を搭載するプリント基板において表面実
装部品に対応した配線基板モデルを構築し、これに基づ
いて自動配線を行った場合には上記問題点が解決される
ようなプリント基板CADシステムを提供することにあ
る。
[課題を解決するための手段] この様な目的を達成するために、本発明では、下記の処
理1の[1]ないし[7]の手順により基板モデルを作
成する手段と、 下記の処理2の[1]ないし[8]の手順により基板モ
デルによる探索を行う探索手段とを具備したことを特徴
とする。
[処理1] [1]まず、基板の配線領域分のデータ領域を確保し、
■基板仕様から基板全体の配線条件を求め、その条件下
ですべてのセルプリアンブルを初期化し、■図形データ
ベースより部品ピン列データを生成し、部品ピンが配線
格子上に乗っていない部品ピン列であるか、あるいは表
面実装部品の部品ピン列であるかを抽出し、 ■抽出した部品ピン列の、方向、間隔、部品ピンパッド
形状およびクリアランスとから、部品ピン回りの配線条
件を求め、条件テーブルに!g録し、■部品ピン列を含
むすべてのセルのセルプリアンブルに配線条件番号を埋
め込み、 ■データベース・サーチが完了するまで前記[2]から
[5]の動作を繰り返し、 ■サーチが完了すると、再度図形データベースを走査し
、配線領域内のすべてのセルについてセルが空いている
か、あるいは既に他の信号配線やスルーホールによって
占有されているかなどの状態を抽出し、その状態をセル
プリアンブルに従って配線チャネルステータス、スルー
ホールインジケータにセットする。
[処理2] ■走査点(x、y)を初期化する(始点(XO。
yo)とする)。
■走査点(x、y)におけるセルプリアセンブルのセル
番号を求める。
[3]セルプリアンブルから当該セル番号の配線条件番
号を取り出す。
■配線条件テーブルより走査点(x、y)における配線
格子間隔、配線方向等を取り出す。
[5]これらのデータより、配線チャネルステータスデ
ータ列から走査点のあるチャネルの基板状態(障害の有
無)を取り出す。
■障害が無い場合には、走査点を配線方向に従って更新
し、前記[2]の動作に移行する。
[実施例] 以下図面を参照して本発明の実施例を詳細に説明する。
第1図は本発明に係るプリント基板CADシステムにお
ける基板モデル構造を示す図である。基板モデルは、実
基板の配線領域を基本格子間隔(通常2.541111
)で縦横に区切ってできる基本セル単位により基板の表
裏各々の配線条件と配線状態を管理するものである。
セルの配線条件は、1つの基本セルについて、配線格子
間隔、配線格子原点および配線方向についての各条件で
ある。なお、基板の局所で異なる配線条件を持つことが
可能となっている。
セルの配線状態は、基板上の部品ピン、既配線等の径路
障害と探索によって発見された径路の配線とスルーホー
ルの位置を示す。
基板モデルは、 ■セルプリアンブル(表裏面用)10、■配線チャネル
ステータス(表裏面用)20、■スルーホールインジケ
ータ30 とから構成される。
セルプリアンブル10では、表面、裏面〈以降A面、8
面という〉の各面上で異なる配線条件を持つ領域が定義
される。
配線チャネルステータス20では、セルプリアンブルで
与えられた配線条件により、基本セル内が、例えば第2
図に示すように、配線格子間隔で短冊状に区切られ(こ
れを配線チャネルと呼ぶ)、径路障害と探索径路が管理
される。
スルーホールインジケータ30では、径路探索によって
発見されたスルーホールの位置が印される。
第3図はセルプリアンブルのデータ構造について示した
図である。A面、8面の各面に関して第3図(イ)に示
すように基本格子間隔単位の基本セルN、j)ごとに配
線条件番号が割り付けられており(同図(ロ))、その
条件番号によってボインティングされる配線条件テーブ
ル11(同図(ハ))には配線条件データレコード12
のアドレスが格納されている。
各配線条件データレコード12は、第3図(ニ)に示す
ような構成となっている。すなわち、配線基本格子間隔
、配線格子原点X座標、配線格子原点Y座標、配線格子
分割数、配線方向(水平または垂直)、配線チャネル数
、配線チャネル先頭アドレス(配線チャネルの内容を記
憶したメモリの先頭アドレス)、部品ピンパッド形状番
号等より構成される。
このような基板モデルの構築手順を説明する。
第4図は構築フローである。
[1]まず、基板の配線領域分のデータ領域を確保する
。
■基板仕様から基板全体の配線条件を求め、その条件下
ですべてのセルプリアンブルを初期化する。
■図形データベースより部品ピン列データを生成し、次
の条件に適合するデータを抽出する。
(a)部品ピンが配線格子上に乗っていないもの、(b
)表面実装部品である ■抽出したピン列の、方向、間隔、ピンパッド形状およ
びクリアランスとから、ピン回りの配線条件を求め、条
件テーブルに登録する。
■部品ピン列の最大/最小座標(これをll1n−na
xという)を求め、その部分のセルプリアンブルに配線
条件番号を埋め込む。
■データベース・サーチが完了するまで前記[2]から
[5]の動作を繰り返す。
■サーチが完了すると、再度図形データベース魔を走査
し、部品ピン、スルーホール、既配線データを抽出し、
セルプリアンブルに従って配線チャネルステータス、ス
ルーホールインジケータを構築する。
以上のような手順により基板モデルはjllzされる。
その後、作成されたこの基板モデルを基にしてシステム
は径路探索を行う。一方向の径路探索の動作について説
明すれば次の通りである。第5図は一方向径路探索のフ
ローである。
■走査点(x、y)を初期化する(始点(XO。
y□)とする)。
■走査点(x、y)におけるセルプリアセンブルのセル
番号を求める。
[3]セルプリアンブルから当該セル番号の配線条件番
号を取り出す。
■配線条件テーブルより走査点(x、y)における配線
格子間隔、配線方向等を取り出す。
[5]これらのデータより、配線チャネルステータスデ
ータ列から走査点のあるチャネルの基板状態(障害の有
無)を収り出す。
■障害が熱い場合には、走査点を配線方向に従って更新
し、前記[2]の動作に移行する。
障害があった場合には、この探索を終了する。
以上のようにして異種配線格子基板モデルを作成するこ
とができ、この基板モデルを基にして自動配線作業を行
うことができる。
第6図はこのようにして設計されるプリント配線設計過
程を説明する説明図である。また第7図は第6図(ニ)
の拡大図である。図において、ドツト61はスルーホー
ル用の格子点を示す8表面実装部品SMDの部品ピンは
基準の配線格子点に乗っていないが、配線は部品ピン中
心にうまく引き込まれている様子がよく分かる。
[発明の効果] 以上説明したように、本発明によれば、異種配線格子基
板モデルを作成することができ、自動配線においてその
作成された基板モデルを使用することにより次のような
効果か得られる。
0表面実装部品を搭載したプリント基板の自動配線にお
いて、 (a)部品ピンがオフグリッド(基板仕様として与えら
れた配線格子点に乗っていない状態)であっても、クリ
アランスに違反することなく部品ピン中心に配線を引き
込むことができる。
fb)第8図(イ)に示すように部品のピン列1が配線
方向(矢印)と直交関係にあっても、第8図(ロ)に示
すようにピン列方向に従ってピンへ配線を引き込むこと
ができる。
(C)異なる部品が同位置の反対面にあっても、上記(
b)と同じ理由により配線が容易である。
■1111ピッチのコネクタやオフグリッド上に配置さ
れたDIP形部品についても上記■と同様に容易に配線
可能である。
【図面の簡単な説明】
第1図は本発明に係るプリント基板CADシステムにお
ける基板モデル構造を示す図、第2図は異種配線格子が
混在する場合を説明するための説明図、第3図はセルプ
リアンブルのデータ構造について示した図、第4図は基
板モデルの構築フロー、第5図は径路探索のフロー、第
6図は本発明によるプリント配線の設計過程を説明する
ための説明図、第7図は第6図(ニ)の部分拡大図、第
8図は部品ピンの向きと配線方向との関係を示す図、第
9図は配線格子と部品ピン間隔の関係を示す図である。 10・・・セルプリアンブル、20・・・配線チャネル
ステータス、30・・・スルーホールインジケータ、1
1・・・配線条件テーブル、12・・・配線条件データ
レコード。 第2図 (イ)奮トエこ゛二多すI山上      *’口)贋
才望り゛す7Kiに(ハ)1琴[り“ソソド2(机灸そ
テフレ!l鷲小 → 需 呪 一 第4図 嘉5図

Claims (1)

  1. 【特許請求の範囲】  基板モデルを構築し、各セルについて障害があるか否
    かを調べ2点間を結線できる径路が存在するか否かを判
    定する処理を有し自動配線処理を行うプリント基板CA
    Dシステムにおいて、 下記の処理1の[1]ないし[7]の手順により基板モ
    デルを作成する手段と、 下記の処理2の[1]ないし[8]の手順により基板モ
    デルによる配線径路探索を行う探索手段 とを具備したことを特徴とするプリント基板CADシス
    テム。 [処理1] [1]まず、基板の配線領域分のデータ領域を確保し、
    [2]基板仕様から基板全体の配線条件を求め、その条
    件下ですべてのセルプリアンブルを初期化し、[3]図
    形データベースより部品ピン列データを生成し、部品ピ
    ンが配線格子上に乗っていない部品ピン列であるか、あ
    るいは表面実装部品の部品ピン列であるかを抽出し、 [4]抽出した部品ピン列の、方向、間隔、部品ピンパ
    ッド形状およびクリアランスとから、部品ピン回りの配
    線条件を求め、条件テーブルに登録し、[5]部品ピン
    列を含むすべてのセルのセルプリアンブルに配線条件番
    号を埋め込み、 [6]データベース・サーチが完了するまで前記[2]
    から[5]の動作を繰り返し、 [7]サーチが完了すると、再度図形データベースを走
    査し、配線領域内のすべてのセルについてセルが空いて
    いるか、あるいは既に他の信号配線やスルーホールによ
    って占有されているかなどの状態を抽出し、その状態を
    セルプリアンブルに従つて配線チャネルステータス、ス
    ルーホールインジケータにセットする。 [処理2]  [1]走査点(x,y)を初期化する(始点(x_0
    ,y_0)とする)。 [2]走査点(x,y)におけるセルプリアセンブルの
    セル番号を求める。 [3]セルプリアンブルから当該セル番号の配線条件番
    号を取り出す。 [4]配線条件テーブルより走査点(x,y)における
    配線格子間隔、配線方向等を取り出す。 [5]これらのデータより、配線チャネルステータスデ
    ータ列から走査点のあるチャネルの基板状態(障害の有
    無)を取り出す。 [6]障害が無い場合には、走査点を配線方向に従って
    更新し、前記[2]の動作に移行する。
JP63122872A 1988-05-19 1988-05-19 プリント基板cadシステム Expired - Lifetime JPH0785251B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63122872A JPH0785251B2 (ja) 1988-05-19 1988-05-19 プリント基板cadシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63122872A JPH0785251B2 (ja) 1988-05-19 1988-05-19 プリント基板cadシステム

Publications (2)

Publication Number Publication Date
JPH01291488A true JPH01291488A (ja) 1989-11-24
JPH0785251B2 JPH0785251B2 (ja) 1995-09-13

Family

ID=14846717

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63122872A Expired - Lifetime JPH0785251B2 (ja) 1988-05-19 1988-05-19 プリント基板cadシステム

Country Status (1)

Country Link
JP (1) JPH0785251B2 (ja)

Also Published As

Publication number Publication date
JPH0785251B2 (ja) 1995-09-13

Similar Documents

Publication Publication Date Title
US20080301600A1 (en) CAD apparatus and check support apparatus
JP3270427B2 (ja) 半導体装置の設計方法
US7370303B2 (en) Method for determining the arrangement of contact areas on the active top side of a semiconductor chip
JP2874518B2 (ja) 半導体装置及びその配線設計方法
JP3011120B2 (ja) レイアウト情報生成装置及びレイアウト情報生成方法
JPH0785251B2 (ja) プリント基板cadシステム
JP2000057175A (ja) 半導体集積回路装置の自動配線方式
JP2671842B2 (ja) 計算機支援設計装置および計算機支援設計方法
JPH06125007A (ja) 半導体装置のレイアウトデータ検証方法
JP3117908B2 (ja) ガードリング設計装置
JP3522397B2 (ja) 自動設計システム
JP2563949B2 (ja) シンボリックレイアウト方法
JPH0476154B2 (ja)
JP2003017568A (ja) 電源接続セル、半導体集積回路のレイアウト方法及び半導体集積回路のレイアウト用装置
JPH0749896A (ja) 自動配置配線方法および自動配置配線装置
JPS59152641A (ja) マスタ・スライス形論理集積回路装置
CN117979579A (zh) 元器件封装建立方法、装置、电路板及显示面板
JPH03201069A (ja) 回路モジュール図処理装置
JPH0513573A (ja) 自動レイアウト方法
JPH08161891A (ja) 標準セルおよびレイアウト設計装置
JPS63161638A (ja) 半導体集積回路の電源配線方法
JPH05243376A (ja) 自動配線装置
JPH04151774A (ja) 多層プリント配線板の未配線区間配線方法
JPH034372A (ja) Lsi機能セルのレイアウト装置
JPH0669336A (ja) 半導体集積回路のレイアウトチェック方法