JPH0785529B2 - Amplifier circuit - Google Patents

Amplifier circuit

Info

Publication number
JPH0785529B2
JPH0785529B2 JP62194133A JP19413387A JPH0785529B2 JP H0785529 B2 JPH0785529 B2 JP H0785529B2 JP 62194133 A JP62194133 A JP 62194133A JP 19413387 A JP19413387 A JP 19413387A JP H0785529 B2 JPH0785529 B2 JP H0785529B2
Authority
JP
Japan
Prior art keywords
circuit
transistor
voltage
current
bias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62194133A
Other languages
Japanese (ja)
Other versions
JPS6439107A (en
Inventor
健三 鍾
隆裕 太田
勝人 北川
Original Assignee
ロ−ム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ロ−ム株式会社 filed Critical ロ−ム株式会社
Priority to JP62194133A priority Critical patent/JPH0785529B2/en
Publication of JPS6439107A publication Critical patent/JPS6439107A/en
Publication of JPH0785529B2 publication Critical patent/JPH0785529B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンプリメンタリ形SEPP(single ended p
ush−pull)回路などの電源電圧の激減時の異常動作を
防止した増幅回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] This invention is a complementary type SEPP (single ended p).
The present invention relates to an amplifier circuit that prevents abnormal operation when the power supply voltage of a push-pull circuit or the like is drastically reduced.

〔従来の技術〕[Conventional technology]

第2図は、一般的なコンプリメンタリ形SEPP回路を用い
た増幅回路を示す。
FIG. 2 shows an amplifier circuit using a general complementary SEPP circuit.

この増幅回路は、信号源2から入力信号を前段側の差動
増幅器4に加えて増幅し、その出力をドライブ回路6を
通してSEPP回路8に加えて増幅し、その増幅出力はスピ
ーカ10から音声として取り出される。
This amplifying circuit adds an input signal from the signal source 2 to the differential amplifier 4 on the preceding stage side and amplifies it, and then applies its output to the SEPP circuit 8 through the drive circuit 6 to amplify it. Taken out.

〔発明が解決しようとする問題点〕[Problems to be solved by the invention]

このような増幅回路において、正常な増幅動作途上で電
源電圧VCCが急激な負荷の増加や電源スイッチの遮断に
よって激減し、その電圧値が、抵抗12、14およびキャパ
シタ16を以て構成されるバイアス回路18で設定されるバ
イアス電圧VB以下になると、差動増幅器4のトランジス
タ20、22、24、26が非導通に移行するとともに、ドライ
ブ回路6のトランジスタ28およびダイオード30、32も非
導通状態に移行し、SEPP回路8の高電位側のトランジス
タ34も非導通となる。本来、正常な増幅動作では、正の
半サイクルでトランジスタ34が導通し、負の半サイクル
でトランジスタ44が導通するが、電源電圧VCCの低下に
よってトランジスタ34が遮断状態、トランジスタ44が導
通状態となる異常動作となる。
In such an amplifier circuit, the power supply voltage V CC drastically decreases during normal amplification operation due to a sudden increase in load or interruption of the power switch, and the voltage value is a bias circuit composed of resistors 12, 14 and capacitor 16. When the bias voltage becomes less than the bias voltage V B set by 18, the transistors 20, 22, 24, 26 of the differential amplifier 4 shift to non-conducting, and the transistor 28 and the diodes 30, 32 of the drive circuit 6 also become non-conducting. Then, the transistor 34 on the high potential side of the SEPP circuit 8 becomes non-conductive. Originally, in a normal amplification operation, the transistor 34 becomes conductive in the positive half cycle and the transistor 44 becomes conductive in the negative half cycle.However , due to the decrease in the power supply voltage V CC , the transistor 34 is turned off and the transistor 44 is turned on. It becomes abnormal operation.

このとき、差動増幅器4およびドライブ回路6に電流を
流す定電流源を成すトランジスタ36、38、40および抵抗
42は、バイアス回路18で設定されるバイアス電圧VBとは
無関係に動作が維持されるので、この動作に応じてSEPP
回路8の低電位側のトランジスタ44が導通状態となる。
すなわち、トランジスタ34が非導通に移行したことで、
キャパシタ46側からトランジスタ44が電流を引き込むた
め、その電流の引込みによってスピーカ10の再生音に異
常音(ポップ音)を生じる。
At this time, transistors 36, 38, 40 and resistors forming a constant current source for flowing a current through the differential amplifier 4 and the drive circuit 6
Since the operation of 42 is maintained irrespective of the bias voltage V B set by the bias circuit 18, SEPP is responded to in response to this operation.
The transistor 44 on the low potential side of the circuit 8 becomes conductive.
That is, since the transistor 34 is turned off,
Since the transistor 44 draws a current from the side of the capacitor 46, an abnormal sound (pop sound) is generated in the reproduced sound of the speaker 10 due to the drawing of the current.

そこで、この発明は、このような増幅回路において、電
源電圧の急変に伴う異常動作によるポップ音の発生を防
止したものである。
Therefore, the present invention prevents generation of a pop sound due to an abnormal operation due to a sudden change in the power supply voltage in such an amplifier circuit.

〔問題点を解決するための手段〕[Means for solving problems]

この発明の増幅回路は、第1図に例示するように、電源
電圧点と接地点との間に第1のトランジスタ(34)を高
電位側、第2のトランジスタ(44)を低電位側にして直
列に接続し、これら第1及び第2のトランジスタの接続
点に第1のキャパシタ(46)を介して負荷(たとえば、
スピーカ10)を接続するSEPP回路(8)を以て構成され
た増幅回路であって、電源電圧を分圧する抵抗分圧回路
(抵抗12、14)に第2のキャパシタ(16)を備えて、バ
イアス電圧として一定の直流電圧を発生するバイアス回
路(18)と、前記SEPP回路の前記第1及び第2のトラン
ジスタのベース側に電流を流す第1の電流ミラー回路
(トランジスタ36、38、40)と、前記SEPP回路の前段に
設置され、トランジスタ差動対(トランジスタ20、22)
を備え、このトランジスタ差動対に動作電流を前記第1
の電流ミラー回路を以て流し、前記トランジスタ対の一
方のトランジスタのベースに信号源(2)から入力信号
を加えるとともに前記バイアス回路から前記バイアス電
圧が加えられ、前記信号源からの入力信号を増幅し、そ
の出力を前記SEPP回路に加える差動増幅器(4)と、前
記バイアス回路で設定された前記直流電圧が駆動電圧と
して加えられるとともに、ベース側に前記電源電圧を分
圧して得た直流電圧が加えられ、前記電源電圧が減じて
前記バイアス回路で発生させた前記バイアス電圧にベー
ス・エミッタ間電圧を加えた値に移行したとき、導通す
る第3のトランジスタ(50)と、この第3のトランジス
タの導通時の電流を受け、この電流を前記第1の電流ミ
ラー回路から引き込むことにより、前記差動増幅器及び
前記SEPP回路の動作を停止させる第2の電流ミラー回路
(60)と、を備えたことを特徴とする。
In the amplifier circuit of the present invention, as illustrated in FIG. 1, the first transistor (34) is placed on the high potential side and the second transistor (44) is placed on the low potential side between the power supply voltage point and the ground point. Connected in series with each other, and a load (eg, at the connection point of these first and second transistors) (eg,
An amplifier circuit configured with a SEPP circuit (8) for connecting a speaker (10), comprising a resistor voltage dividing circuit (resistors 12, 14) for dividing a power supply voltage, and a second capacitor (16) for providing a bias voltage. A bias circuit (18) for generating a constant DC voltage, and a first current mirror circuit (transistors 36, 38, 40) for flowing a current to the base side of the first and second transistors of the SEPP circuit, Installed in the previous stage of the SEPP circuit, transistor differential pair (transistors 20, 22)
And an operating current is supplied to the transistor differential pair by the first
The current mirror circuit, the input signal from the signal source (2) is applied to the base of one transistor of the transistor pair, and the bias voltage is applied from the bias circuit to amplify the input signal from the signal source, A differential amplifier (4) that applies its output to the SEPP circuit and the DC voltage set by the bias circuit are added as a drive voltage, and a DC voltage obtained by dividing the power supply voltage is applied to the base side. And a third transistor (50) that conducts when the power supply voltage is reduced to a value obtained by adding the base-emitter voltage to the bias voltage generated by the bias circuit, and the third transistor (50) By receiving the current when conducting and drawing this current from the first current mirror circuit, the operation of the differential amplifier and the SEPP circuit is performed. And a second current mirror circuit (60) for stopping.

〔作用〕[Action]

このように構成したことによって、電源電圧VCCが減じ
てSEPP回路8を構成するトランジスタ34、44の内の高電
位側のトランジスタ34が遮断状態、低電位側のトランジ
スタ44が導通状態となる電源電圧値、すなわち、バイア
ス電圧にトランジスタ(50)のベース・エミッタ間電圧
を加えた電圧値に移行したとき、低電位側のトランジス
タ44の動作を停止させ、異常音の発生を防止することが
できる。
With this configuration, the power supply voltage V CC is reduced so that the high potential side transistor 34 of the transistors 34 and 44 forming the SEPP circuit 8 is cut off and the low potential side transistor 44 is turned on. When the voltage value shifts to a voltage value that is the bias voltage plus the base-emitter voltage of the transistor (50), the operation of the transistor 44 on the low potential side can be stopped to prevent the generation of abnormal sound. .

〔実 施 例〕〔Example〕

第1図は、この発明の増幅回路の実施例を示す。 FIG. 1 shows an embodiment of the amplifier circuit of the present invention.

この増幅回路は、電源電圧点と接地点との間に第1のト
ランジスタ34を高電位側、第2のトランジスタ44を低電
位側にして直列に接続し、これら第1及び第2のトラン
ジスタ34、44の接続点に第1のキャパシタ46を介して負
荷としてスピーカ10を接続したSEPP回路8を以て構成さ
れている。SEPP回路8の前段には差動増幅器4が設置さ
れており、この差動増幅器は、トランジスタ20、22から
なるトランジスタ差動対を備えている。このトランジス
タ差動対のエミッタ側、トランジスタ34、44のベース側
に電流を流す手段として第1の電流ミラー回路がトラン
ジスタ36、38、40および抵抗42を以て構成されている。
In this amplifier circuit, the first transistor 34 is connected in series between the power supply voltage point and the ground point with the high potential side and the second transistor 44 on the low potential side, and these first and second transistors 34 are connected in series. , 44 connected to the speaker 10 as a load via the first capacitor 46. A differential amplifier 4 is installed in the preceding stage of the SEPP circuit 8, and this differential amplifier includes a transistor differential pair composed of transistors 20 and 22. A first current mirror circuit is constituted by transistors 36, 38 and 40 and a resistor 42 as a means for supplying a current to the emitter side of the transistor differential pair and the base sides of the transistors 34 and 44.

この増幅回路においては、バイアス回路18は、抵抗分割
回路を成す抵抗12、14の抵抗比および第2のキャパシタ
16によってバイアス電圧VBを設定するが、このバイアス
電圧VBは、たとえばVCC/2の値に設定される。
In this amplifier circuit, the bias circuit 18 includes a resistance ratio of the resistors 12 and 14 and a second capacitor which form a resistance division circuit.
16 by setting the bias voltage V B, but the bias voltage V B is set to, for example, the value of V CC / 2.

ところで、電源電圧VCCが変動し、トランジスタ34が導
通状態から遮断状態に移行するベース電位は、その出力
点直流電位がバイアス電圧VBであるから、そのバイアス
電圧VBに高電位側のトランジスタ34のエミッタ・ベース
間電圧VFを加えた電圧 で与えられる。この直流電位では、低電位側のトランジ
スタ44は、動作条件を充足し、導通状態を維持する。
Meanwhile, the power supply voltage V CC varies, the base potential of the transistor 34 transitions from the on state to the off state, since its output DC potential is the bias voltage V B, the high potential side to the bias voltage V B transistor 34 plus emitter-base voltage V F Given in. With this DC potential, the transistor 44 on the low potential side satisfies the operating condition and maintains the conductive state.

そこで、動作停止回路48は、電源電圧VCCが低減し、そ
の値が電圧VB+VF以下に減じたことを検出し、その検出
に基づいて低電位側のトランジスタ44の動作を強制的に
停止させて、増幅動作を停止させるために設置されたも
のである。
Therefore, the operation stop circuit 48 detects that the power supply voltage V CC is reduced and the value thereof is reduced to the voltage V B + V F or less, and the operation of the transistor 44 on the low potential side is forced based on the detection. It is installed to stop the amplification operation.

この動作停止回路48には、バイアス電圧VBと、電源電圧
VCCの低減値との比較する比較手段として第3のトラン
ジスタ50が設置され、トランジスタ50には、エミッタに
抵抗52を介してキャパシタ16からバイアス電圧VB、ベー
スにダイオード54、56および抵抗58を通して電源電圧V
CCからダイオード54、56の順方向電圧2VFを減じた値の
電圧VCC−2VFが加えられている。
This operation stop circuit 48 includes bias voltage V B and power supply voltage.
A third transistor 50 is provided as a comparison means for comparing with the reduced value of V CC , and the transistor 50 has a bias voltage V B from the capacitor 16 via the resistor 52 to the emitter, and diodes 54 and 56 and a resistor 58 to the base. Through the power supply voltage V
Voltage V CC -2 V F of the value obtained by subtracting the forward voltage 2V F from CC diodes 54 and 56 are added.

すなわち、電源電圧VCCが急激な負荷の増加や電源スイ
ッチの遮断によって急変し、その値がVCC′(VCC′<V
CC)に移行した場合、そのベース電位は、VCC′−2VF
なる。このとき、キャパシタ16は、電源電圧VCCの急変
に対し、正規のバイアス電圧VBを維持しているので、ト
ランジスタ50が導通するためには、そのエミッタ電位と
ベース電位との間に順方向電圧VF異常の差電圧があれば
よい。したがって、導通条件として、 が成立する。この式(2)から、変動後の電源電圧
VCC′は、 となり、電源電圧VCCがこの値以下に移行すると、トラ
ンジスタ50が導通することになる。
That is, the power supply voltage V CC changes abruptly due to a sudden increase in load or interruption of the power switch, and its value is V CC '(V CC
When it shifts to CC ), its base potential becomes V CC ′ −2V F. At this time, the capacitor 16 maintains the normal bias voltage V B against the sudden change in the power supply voltage V CC , so that the transistor 50 must be in the forward direction between its emitter potential and base potential in order to be conductive. Voltage V F It is sufficient if there is an abnormal voltage difference. Therefore, as the conduction condition, Is established. From this equation (2), the power supply voltage after fluctuation
V CC ′ is Then, when the power supply voltage V CC shifts below this value, the transistor 50 becomes conductive.

そして、トランジスタ50の導通によってトランジスタ50
を通して流れる電流Iは、第2の電流ミラー回路60のト
ランジスタ62に流れ込み、電流ミラー効果によってトラ
ンジスタ64には、同様の電流Iがトランジスタ36のコレ
クタ側から吸い込まれる。
When the transistor 50 is turned on, the transistor 50
A current I flowing therethrough flows into the transistor 62 of the second current mirror circuit 60, and a similar current I is drawn into the transistor 64 from the collector side of the transistor 36 by the current mirror effect.

したがって、動作停止回路48が動作し、トランジスタ64
が導通すると、トランジスタ36の動作が停止され、トラ
ンジスタ40の動作を停止させるので、SEPP回路8の低電
位側のトランジスタ44のベース電流が遮断され、トラン
ジスタ44の動作が停止されることになる。すなわち、電
源電圧VCCがVB+VF以下になると、トランジスタ34の動
作が停止し、動作停止回路48の動作によって、トランジ
スタ44の動作が停止するとともに、増幅回路の全増幅動
作も停止するので、トランジスタ44のみが選択的に動作
するような異常動作による異常音(ポップ音)の発生が
防止される。
Therefore, the operation stop circuit 48 operates and the transistor 64
Is conducted, the operation of the transistor 36 is stopped and the operation of the transistor 40 is stopped, so that the base current of the transistor 44 on the low potential side of the SEPP circuit 8 is cut off and the operation of the transistor 44 is stopped. That is, when the power supply voltage V CC becomes V B + V F or less, the operation of the transistor 34 is stopped, and the operation of the operation stop circuit 48 stops the operation of the transistor 44 and also stops all the amplification operations of the amplifier circuit. The generation of an abnormal sound (pop sound) due to an abnormal operation in which only the transistor 44 selectively operates is prevented.

〔発明の効果〕〔The invention's effect〕

以上説明したように、この発明によれば、SEPP回路を以
て構成される増幅回路において、電源電圧が急激に減少
した場合にSEPP回路及び差動増幅器の動作を停止させる
ことができ、電源電圧の低下時の異常動作による異常音
の発生を防止でき、しかも、その異常音発生防止を簡単
な構成で実現できる。
As described above, according to the present invention, in the amplifier circuit configured by the SEPP circuit, the operation of the SEPP circuit and the differential amplifier can be stopped when the power supply voltage sharply decreases, and the power supply voltage decreases. It is possible to prevent an abnormal sound from being generated due to an abnormal operation at the time, and to prevent the abnormal sound from being generated with a simple configuration.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の増幅回路の実施例を示す回路図、第
2図は従来の増幅回路を示す回路図である。 2……信号源 4……差動増幅器 8……SEPP回路 10……スピーカ(負荷) 12、14……抵抗(抵抗分圧回路) 16……第2のキャパシタ 20、22……トランジスタ(トランジスタ差動対) 34……第1のトランジスタ 36、38、40……トランジスタ(第1の電流ミラー回路) 44……第2のトランジスタ 46……第1のキャパシタ 50……第3のトランジスタ 60……第2の電流ミラー回路
FIG. 1 is a circuit diagram showing an embodiment of an amplifier circuit of the present invention, and FIG. 2 is a circuit diagram showing a conventional amplifier circuit. 2 ... Signal source 4 ... Differential amplifier 8 ... SEPP circuit 10 ... Speaker (load) 12,14 ... Resistance (resistor voltage divider circuit) 16 ... Second capacitor 20,22 ... Transistor (transistor) Differential pair) 34 ... first transistor 36, 38, 40 ... transistor (first current mirror circuit) 44 ... second transistor 46 ... first capacitor 50 ... third transistor 60 ... ... Second current mirror circuit

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】電源電圧点と接地点との間に第1のトラン
ジスタを高電位側、第2のトランジスタを低電位側にし
て直列に接続し、これら第1及び第2のトランジスタの
接続点に第1のキャパシタを介して負荷を接続するSEPP
回路を以て構成された増幅回路であって、 電源電圧を分圧する抵抗分圧回路に第2のキャパシタを
備えて、バイアス電圧として一定の直流電圧を発生する
バイアス回路と、 前記SEPP回路の前記第1及び第2のトランジスタのベー
ス側に電流を流す第1の電流ミラー回路と、 前記SEPP回路の前段に設置され、トランジスタ差動対を
備え、このトランジスタ差動対に動作電流を前記第1の
電流ミラー回路を以て流し、前記トランジスタ対の一方
のトランジスタのベースに信号源から入力信号を加える
とともに前記バイアス回路から前記バイアス電圧が加え
られ、前記信号源からの入力信号を増幅し、その出力を
前記SEPP回路に加える差動増幅器と、 前記バイアス回路で設定された前記直流電圧が駆動電圧
として加えられるとともに、ベース側に前記電源電圧を
分圧して得た直流電圧が加えられ、前記電源電圧が減じ
て前記バイアス回路で発生させた前記バイアス電圧にベ
ース・エミッタ間電圧を加えた値に移行したとき、導通
する第3のトランジスタと、 この第3のトランジスタの導通時の電流を受け、この電
流を前記第1の電流ミラー回路から引き込むことによ
り、前記差動増幅器及び前記SEPP回路の動作を停止させ
る第2の電流ミラー回路と、 を備えたことを特徴とする増幅回路。
1. A first transistor is connected in series between a power supply voltage point and a ground point with the high potential side and the second transistor being a low potential side, and the connection point of these first and second transistors is connected. SEPP connecting the load to the first capacitor via the first capacitor
A bias circuit for generating a constant direct current voltage as a bias voltage, comprising: a resistance divider circuit for dividing a power supply voltage and a second capacitor; and a first bias circuit for the SEPP circuit. And a first current mirror circuit that allows a current to flow to the base side of the second transistor, and a transistor differential pair that is installed in the preceding stage of the SEPP circuit, and the operating current is supplied to the transistor differential pair as the first current. A mirror circuit is used to apply an input signal from a signal source to the base of one of the transistors of the transistor pair, and the bias voltage is applied from the bias circuit to amplify the input signal from the signal source, the output of which is the SEPP. A differential amplifier to be added to the circuit, the DC voltage set by the bias circuit is added as a drive voltage, and A DC voltage obtained by dividing the power supply voltage is applied, and when the power supply voltage is reduced to a value obtained by adding the base-emitter voltage to the bias voltage generated by the bias circuit, the third conductive circuit is provided. A second current mirror circuit for stopping the operation of the differential amplifier and the SEPP circuit by receiving a current when the transistor and the third transistor are conductive and drawing this current from the first current mirror circuit. And an amplifier circuit characterized by including.
JP62194133A 1987-08-03 1987-08-03 Amplifier circuit Expired - Fee Related JPH0785529B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62194133A JPH0785529B2 (en) 1987-08-03 1987-08-03 Amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62194133A JPH0785529B2 (en) 1987-08-03 1987-08-03 Amplifier circuit

Publications (2)

Publication Number Publication Date
JPS6439107A JPS6439107A (en) 1989-02-09
JPH0785529B2 true JPH0785529B2 (en) 1995-09-13

Family

ID=16319457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62194133A Expired - Fee Related JPH0785529B2 (en) 1987-08-03 1987-08-03 Amplifier circuit

Country Status (1)

Country Link
JP (1) JPH0785529B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0383435U (en) * 1989-12-12 1991-08-26
CN100435207C (en) * 2005-10-21 2008-11-19 神基科技股份有限公司 Circuit structure for treating popping of flat display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52136526U (en) * 1976-04-09 1977-10-17
JPS5614571Y2 (en) * 1976-04-15 1981-04-06

Also Published As

Publication number Publication date
JPS6439107A (en) 1989-02-09

Similar Documents

Publication Publication Date Title
JP2665769B2 (en) High dynamics amplifier stage with distortion detection
US4077013A (en) Audio power amplifier with automatic bias control
US4431972A (en) Push-pull amplifier
JPH021401B2 (en)
KR850004674A (en) Multiplication circuit
EP0391055A2 (en) Output stage for an operational amplifier
JPH0785529B2 (en) Amplifier circuit
JPH08172693A (en) Speaker drive circuit
JPH0732329B2 (en) Output stage of power amplifier
GB1529175A (en) Bipolar monolithic integrated push-pull power stage for digital signals
US4215318A (en) Push-pull amplifier
US3753137A (en) Amplifier
JPS5827539Y2 (en) audio amplifier
JPS5837136Y2 (en) amplifier
JP3243947B2 (en) Operational amplifier
JPS6218979Y2 (en)
JPH0744399B2 (en) BTL connection push-pull amplifier
US4366448A (en) Power-amplifying circuit
JPS606133B2 (en) push pull amplifier circuit
JP2623954B2 (en) Variable gain amplifier
JPS605622Y2 (en) amplifier bias circuit
JPH046130B2 (en)
JPH0744398B2 (en) Push-pull amplifier
JPH0458202B2 (en)
JPH024503Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees