JPH0785529B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0785529B2 JPH0785529B2 JP62194133A JP19413387A JPH0785529B2 JP H0785529 B2 JPH0785529 B2 JP H0785529B2 JP 62194133 A JP62194133 A JP 62194133A JP 19413387 A JP19413387 A JP 19413387A JP H0785529 B2 JPH0785529 B2 JP H0785529B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- current
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、コンプリメンタリ形SEPP（single ended p
ush−pull）回路などの電源電圧の激減時の異常動作を
防止した増幅回路に関する。
ush−pull）回路などの電源電圧の激減時の異常動作を
防止した増幅回路に関する。
第２図は、一般的なコンプリメンタリ形SEPP回路を用い
た増幅回路を示す。
た増幅回路を示す。
この増幅回路は、信号源２から入力信号を前段側の差動
増幅器４に加えて増幅し、その出力をドライブ回路６を
通してSEPP回路８に加えて増幅し、その増幅出力はスピ
ーカ10から音声として取り出される。
増幅器４に加えて増幅し、その出力をドライブ回路６を
通してSEPP回路８に加えて増幅し、その増幅出力はスピ
ーカ10から音声として取り出される。
このような増幅回路において、正常な増幅動作途上で電
源電圧VCCが急激な負荷の増加や電源スイッチの遮断に
よって激減し、その電圧値が、抵抗12、14およびキャパ
シタ16を以て構成されるバイアス回路18で設定されるバ
イアス電圧VB以下になると、差動増幅器４のトランジス
タ20、22、24、26が非導通に移行するとともに、ドライ
ブ回路６のトランジスタ28およびダイオード30、32も非
導通状態に移行し、SEPP回路８の高電位側のトランジス
タ34も非導通となる。本来、正常な増幅動作では、正の
半サイクルでトランジスタ34が導通し、負の半サイクル
でトランジスタ44が導通するが、電源電圧VCCの低下に
よってトランジスタ34が遮断状態、トランジスタ44が導
通状態となる異常動作となる。
源電圧VCCが急激な負荷の増加や電源スイッチの遮断に
よって激減し、その電圧値が、抵抗12、14およびキャパ
シタ16を以て構成されるバイアス回路18で設定されるバ
イアス電圧VB以下になると、差動増幅器４のトランジス
タ20、22、24、26が非導通に移行するとともに、ドライ
ブ回路６のトランジスタ28およびダイオード30、32も非
導通状態に移行し、SEPP回路８の高電位側のトランジス
タ34も非導通となる。本来、正常な増幅動作では、正の
半サイクルでトランジスタ34が導通し、負の半サイクル
でトランジスタ44が導通するが、電源電圧VCCの低下に
よってトランジスタ34が遮断状態、トランジスタ44が導
通状態となる異常動作となる。
このとき、差動増幅器４およびドライブ回路６に電流を
流す定電流源を成すトランジスタ36、38、40および抵抗
42は、バイアス回路18で設定されるバイアス電圧VBとは
無関係に動作が維持されるので、この動作に応じてSEPP
回路８の低電位側のトランジスタ44が導通状態となる。
すなわち、トランジスタ34が非導通に移行したことで、
キャパシタ46側からトランジスタ44が電流を引き込むた
め、その電流の引込みによってスピーカ10の再生音に異
常音（ポップ音）を生じる。
流す定電流源を成すトランジスタ36、38、40および抵抗
42は、バイアス回路18で設定されるバイアス電圧VBとは
無関係に動作が維持されるので、この動作に応じてSEPP
回路８の低電位側のトランジスタ44が導通状態となる。
すなわち、トランジスタ34が非導通に移行したことで、
キャパシタ46側からトランジスタ44が電流を引き込むた
め、その電流の引込みによってスピーカ10の再生音に異
常音（ポップ音）を生じる。
そこで、この発明は、このような増幅回路において、電
源電圧の急変に伴う異常動作によるポップ音の発生を防
止したものである。
源電圧の急変に伴う異常動作によるポップ音の発生を防
止したものである。
この発明の増幅回路は、第１図に例示するように、電源
電圧点と接地点との間に第１のトランジスタ（34）を高
電位側、第２のトランジスタ（44）を低電位側にして直
列に接続し、これら第１及び第２のトランジスタの接続
点に第１のキャパシタ（46）を介して負荷（たとえば、
スピーカ10）を接続するSEPP回路（８）を以て構成され
た増幅回路であって、電源電圧を分圧する抵抗分圧回路
（抵抗12、14）に第２のキャパシタ（16）を備えて、バ
イアス電圧として一定の直流電圧を発生するバイアス回
路（18）と、前記SEPP回路の前記第１及び第２のトラン
ジスタのベース側に電流を流す第１の電流ミラー回路
（トランジスタ36、38、40）と、前記SEPP回路の前段に
設置され、トランジスタ差動対（トランジスタ20、22）
を備え、このトランジスタ差動対に動作電流を前記第１
の電流ミラー回路を以て流し、前記トランジスタ対の一
方のトランジスタのベースに信号源（２）から入力信号
を加えるとともに前記バイアス回路から前記バイアス電
圧が加えられ、前記信号源からの入力信号を増幅し、そ
の出力を前記SEPP回路に加える差動増幅器（４）と、前
記バイアス回路で設定された前記直流電圧が駆動電圧と
して加えられるとともに、ベース側に前記電源電圧を分
圧して得た直流電圧が加えられ、前記電源電圧が減じて
前記バイアス回路で発生させた前記バイアス電圧にベー
ス・エミッタ間電圧を加えた値に移行したとき、導通す
る第３のトランジスタ（50）と、この第３のトランジス
タの導通時の電流を受け、この電流を前記第１の電流ミ
ラー回路から引き込むことにより、前記差動増幅器及び
前記SEPP回路の動作を停止させる第２の電流ミラー回路
（60）と、を備えたことを特徴とする。
電圧点と接地点との間に第１のトランジスタ（34）を高
電位側、第２のトランジスタ（44）を低電位側にして直
列に接続し、これら第１及び第２のトランジスタの接続
点に第１のキャパシタ（46）を介して負荷（たとえば、
スピーカ10）を接続するSEPP回路（８）を以て構成され
た増幅回路であって、電源電圧を分圧する抵抗分圧回路
（抵抗12、14）に第２のキャパシタ（16）を備えて、バ
イアス電圧として一定の直流電圧を発生するバイアス回
路（18）と、前記SEPP回路の前記第１及び第２のトラン
ジスタのベース側に電流を流す第１の電流ミラー回路
（トランジスタ36、38、40）と、前記SEPP回路の前段に
設置され、トランジスタ差動対（トランジスタ20、22）
を備え、このトランジスタ差動対に動作電流を前記第１
の電流ミラー回路を以て流し、前記トランジスタ対の一
方のトランジスタのベースに信号源（２）から入力信号
を加えるとともに前記バイアス回路から前記バイアス電
圧が加えられ、前記信号源からの入力信号を増幅し、そ
の出力を前記SEPP回路に加える差動増幅器（４）と、前
記バイアス回路で設定された前記直流電圧が駆動電圧と
して加えられるとともに、ベース側に前記電源電圧を分
圧して得た直流電圧が加えられ、前記電源電圧が減じて
前記バイアス回路で発生させた前記バイアス電圧にベー
ス・エミッタ間電圧を加えた値に移行したとき、導通す
る第３のトランジスタ（50）と、この第３のトランジス
タの導通時の電流を受け、この電流を前記第１の電流ミ
ラー回路から引き込むことにより、前記差動増幅器及び
前記SEPP回路の動作を停止させる第２の電流ミラー回路
（60）と、を備えたことを特徴とする。
このように構成したことによって、電源電圧VCCが減じ
てSEPP回路８を構成するトランジスタ34、44の内の高電
位側のトランジスタ34が遮断状態、低電位側のトランジ
スタ44が導通状態となる電源電圧値、すなわち、バイア
ス電圧にトランジスタ（50）のベース・エミッタ間電圧
を加えた電圧値に移行したとき、低電位側のトランジス
タ44の動作を停止させ、異常音の発生を防止することが
できる。
てSEPP回路８を構成するトランジスタ34、44の内の高電
位側のトランジスタ34が遮断状態、低電位側のトランジ
スタ44が導通状態となる電源電圧値、すなわち、バイア
ス電圧にトランジスタ（50）のベース・エミッタ間電圧
を加えた電圧値に移行したとき、低電位側のトランジス
タ44の動作を停止させ、異常音の発生を防止することが
できる。
第１図は、この発明の増幅回路の実施例を示す。
この増幅回路は、電源電圧点と接地点との間に第１のト
ランジスタ34を高電位側、第２のトランジスタ44を低電
位側にして直列に接続し、これら第１及び第２のトラン
ジスタ34、44の接続点に第１のキャパシタ46を介して負
荷としてスピーカ10を接続したSEPP回路８を以て構成さ
れている。SEPP回路８の前段には差動増幅器４が設置さ
れており、この差動増幅器は、トランジスタ20、22から
なるトランジスタ差動対を備えている。このトランジス
タ差動対のエミッタ側、トランジスタ34、44のベース側
に電流を流す手段として第１の電流ミラー回路がトラン
ジスタ36、38、40および抵抗42を以て構成されている。
ランジスタ34を高電位側、第２のトランジスタ44を低電
位側にして直列に接続し、これら第１及び第２のトラン
ジスタ34、44の接続点に第１のキャパシタ46を介して負
荷としてスピーカ10を接続したSEPP回路８を以て構成さ
れている。SEPP回路８の前段には差動増幅器４が設置さ
れており、この差動増幅器は、トランジスタ20、22から
なるトランジスタ差動対を備えている。このトランジス
タ差動対のエミッタ側、トランジスタ34、44のベース側
に電流を流す手段として第１の電流ミラー回路がトラン
ジスタ36、38、40および抵抗42を以て構成されている。
この増幅回路においては、バイアス回路18は、抵抗分割
回路を成す抵抗12、14の抵抗比および第２のキャパシタ
16によってバイアス電圧VBを設定するが、このバイアス
電圧VBは、たとえばVCC/2の値に設定される。
回路を成す抵抗12、14の抵抗比および第２のキャパシタ
16によってバイアス電圧VBを設定するが、このバイアス
電圧VBは、たとえばVCC/2の値に設定される。
ところで、電源電圧VCCが変動し、トランジスタ34が導
通状態から遮断状態に移行するベース電位は、その出力
点直流電位がバイアス電圧VBであるから、そのバイアス
電圧VBに高電位側のトランジスタ34のエミッタ・ベース
間電圧VFを加えた電圧 で与えられる。この直流電位では、低電位側のトランジ
スタ44は、動作条件を充足し、導通状態を維持する。
通状態から遮断状態に移行するベース電位は、その出力
点直流電位がバイアス電圧VBであるから、そのバイアス
電圧VBに高電位側のトランジスタ34のエミッタ・ベース
間電圧VFを加えた電圧 で与えられる。この直流電位では、低電位側のトランジ
スタ44は、動作条件を充足し、導通状態を維持する。
そこで、動作停止回路48は、電源電圧VCCが低減し、そ
の値が電圧VB＋VF以下に減じたことを検出し、その検出
に基づいて低電位側のトランジスタ44の動作を強制的に
停止させて、増幅動作を停止させるために設置されたも
のである。
の値が電圧VB＋VF以下に減じたことを検出し、その検出
に基づいて低電位側のトランジスタ44の動作を強制的に
停止させて、増幅動作を停止させるために設置されたも
のである。
この動作停止回路48には、バイアス電圧VBと、電源電圧
VCCの低減値との比較する比較手段として第３のトラン
ジスタ50が設置され、トランジスタ50には、エミッタに
抵抗52を介してキャパシタ16からバイアス電圧VB、ベー
スにダイオード54、56および抵抗58を通して電源電圧V
CCからダイオード54、56の順方向電圧2VFを減じた値の
電圧VCC−2VFが加えられている。
VCCの低減値との比較する比較手段として第３のトラン
ジスタ50が設置され、トランジスタ50には、エミッタに
抵抗52を介してキャパシタ16からバイアス電圧VB、ベー
スにダイオード54、56および抵抗58を通して電源電圧V
CCからダイオード54、56の順方向電圧2VFを減じた値の
電圧VCC−2VFが加えられている。
すなわち、電源電圧VCCが急激な負荷の増加や電源スイ
ッチの遮断によって急変し、その値がVCC′（VCC′＜V
CC）に移行した場合、そのベース電位は、VCC′−2VFと
なる。このとき、キャパシタ16は、電源電圧VCCの急変
に対し、正規のバイアス電圧VBを維持しているので、ト
ランジスタ50が導通するためには、そのエミッタ電位と
ベース電位との間に順方向電圧VF異常の差電圧があれば
よい。したがって、導通条件として、 が成立する。この式（２）から、変動後の電源電圧
VCC′は、 となり、電源電圧VCCがこの値以下に移行すると、トラ
ンジスタ50が導通することになる。
ッチの遮断によって急変し、その値がVCC′（VCC′＜V
CC）に移行した場合、そのベース電位は、VCC′−2VFと
なる。このとき、キャパシタ16は、電源電圧VCCの急変
に対し、正規のバイアス電圧VBを維持しているので、ト
ランジスタ50が導通するためには、そのエミッタ電位と
ベース電位との間に順方向電圧VF異常の差電圧があれば
よい。したがって、導通条件として、 が成立する。この式（２）から、変動後の電源電圧
VCC′は、 となり、電源電圧VCCがこの値以下に移行すると、トラ
ンジスタ50が導通することになる。
そして、トランジスタ50の導通によってトランジスタ50
を通して流れる電流Ｉは、第２の電流ミラー回路60のト
ランジスタ62に流れ込み、電流ミラー効果によってトラ
ンジスタ64には、同様の電流Ｉがトランジスタ36のコレ
クタ側から吸い込まれる。
を通して流れる電流Ｉは、第２の電流ミラー回路60のト
ランジスタ62に流れ込み、電流ミラー効果によってトラ
ンジスタ64には、同様の電流Ｉがトランジスタ36のコレ
クタ側から吸い込まれる。
したがって、動作停止回路48が動作し、トランジスタ64
が導通すると、トランジスタ36の動作が停止され、トラ
ンジスタ40の動作を停止させるので、SEPP回路８の低電
位側のトランジスタ44のベース電流が遮断され、トラン
ジスタ44の動作が停止されることになる。すなわち、電
源電圧VCCがVB＋VF以下になると、トランジスタ34の動
作が停止し、動作停止回路48の動作によって、トランジ
スタ44の動作が停止するとともに、増幅回路の全増幅動
作も停止するので、トランジスタ44のみが選択的に動作
するような異常動作による異常音（ポップ音）の発生が
防止される。
が導通すると、トランジスタ36の動作が停止され、トラ
ンジスタ40の動作を停止させるので、SEPP回路８の低電
位側のトランジスタ44のベース電流が遮断され、トラン
ジスタ44の動作が停止されることになる。すなわち、電
源電圧VCCがVB＋VF以下になると、トランジスタ34の動
作が停止し、動作停止回路48の動作によって、トランジ
スタ44の動作が停止するとともに、増幅回路の全増幅動
作も停止するので、トランジスタ44のみが選択的に動作
するような異常動作による異常音（ポップ音）の発生が
防止される。
以上説明したように、この発明によれば、SEPP回路を以
て構成される増幅回路において、電源電圧が急激に減少
した場合にSEPP回路及び差動増幅器の動作を停止させる
ことができ、電源電圧の低下時の異常動作による異常音
の発生を防止でき、しかも、その異常音発生防止を簡単
な構成で実現できる。
て構成される増幅回路において、電源電圧が急激に減少
した場合にSEPP回路及び差動増幅器の動作を停止させる
ことができ、電源電圧の低下時の異常動作による異常音
の発生を防止でき、しかも、その異常音発生防止を簡単
な構成で実現できる。
第１図はこの発明の増幅回路の実施例を示す回路図、第
２図は従来の増幅回路を示す回路図である。 ２……信号源 ４……差動増幅器 ８……SEPP回路 10……スピーカ（負荷） 12、14……抵抗（抵抗分圧回路） 16……第２のキャパシタ 20、22……トランジスタ（トランジスタ差動対） 34……第１のトランジスタ 36、38、40……トランジスタ（第１の電流ミラー回路） 44……第２のトランジスタ 46……第１のキャパシタ 50……第３のトランジスタ 60……第２の電流ミラー回路
２図は従来の増幅回路を示す回路図である。 ２……信号源 ４……差動増幅器 ８……SEPP回路 10……スピーカ（負荷） 12、14……抵抗（抵抗分圧回路） 16……第２のキャパシタ 20、22……トランジスタ（トランジスタ差動対） 34……第１のトランジスタ 36、38、40……トランジスタ（第１の電流ミラー回路） 44……第２のトランジスタ 46……第１のキャパシタ 50……第３のトランジスタ 60……第２の電流ミラー回路
Claims (1)
- 【請求項１】電源電圧点と接地点との間に第１のトラン
ジスタを高電位側、第２のトランジスタを低電位側にし
て直列に接続し、これら第１及び第２のトランジスタの
接続点に第１のキャパシタを介して負荷を接続するSEPP
回路を以て構成された増幅回路であって、 電源電圧を分圧する抵抗分圧回路に第２のキャパシタを
備えて、バイアス電圧として一定の直流電圧を発生する
バイアス回路と、 前記SEPP回路の前記第１及び第２のトランジスタのベー
ス側に電流を流す第１の電流ミラー回路と、 前記SEPP回路の前段に設置され、トランジスタ差動対を
備え、このトランジスタ差動対に動作電流を前記第１の
電流ミラー回路を以て流し、前記トランジスタ対の一方
のトランジスタのベースに信号源から入力信号を加える
とともに前記バイアス回路から前記バイアス電圧が加え
られ、前記信号源からの入力信号を増幅し、その出力を
前記SEPP回路に加える差動増幅器と、 前記バイアス回路で設定された前記直流電圧が駆動電圧
として加えられるとともに、ベース側に前記電源電圧を
分圧して得た直流電圧が加えられ、前記電源電圧が減じ
て前記バイアス回路で発生させた前記バイアス電圧にベ
ース・エミッタ間電圧を加えた値に移行したとき、導通
する第３のトランジスタと、 この第３のトランジスタの導通時の電流を受け、この電
流を前記第１の電流ミラー回路から引き込むことによ
り、前記差動増幅器及び前記SEPP回路の動作を停止させ
る第２の電流ミラー回路と、 を備えたことを特徴とする増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62194133A JPH0785529B2 (ja) | 1987-08-03 | 1987-08-03 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62194133A JPH0785529B2 (ja) | 1987-08-03 | 1987-08-03 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6439107A JPS6439107A (en) | 1989-02-09 |
| JPH0785529B2 true JPH0785529B2 (ja) | 1995-09-13 |
Family
ID=16319457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62194133A Expired - Fee Related JPH0785529B2 (ja) | 1987-08-03 | 1987-08-03 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785529B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0383435U (ja) * | 1989-12-12 | 1991-08-26 | ||
| CN100435207C (zh) * | 2005-10-21 | 2008-11-19 | 神基科技股份有限公司 | 平面显示装置的爆音处理电路结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52136526U (ja) * | 1976-04-09 | 1977-10-17 | ||
| JPS5614571Y2 (ja) * | 1976-04-15 | 1981-04-06 |
-
1987
- 1987-08-03 JP JP62194133A patent/JPH0785529B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6439107A (en) | 1989-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2665769B2 (ja) | 歪検出を有する高ダイナミクス増幅器段 | |
| US4077013A (en) | Audio power amplifier with automatic bias control | |
| US4431972A (en) | Push-pull amplifier | |
| US4254379A (en) | Push-pull amplifier circuit | |
| JPH021401B2 (ja) | ||
| KR850004674A (ko) | 곱셈 회로 | |
| EP0391055A2 (en) | Output stage for an operational amplifier | |
| JPH0785529B2 (ja) | 増幅回路 | |
| JPH08172693A (ja) | スピーカー駆動回路 | |
| JPH0732329B2 (ja) | 電力増幅器の出力段 | |
| GB1529175A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| US4215318A (en) | Push-pull amplifier | |
| US3753137A (en) | Amplifier | |
| JPS6123689B2 (ja) | ||
| JPS5827539Y2 (ja) | 音声増幅器 | |
| JPS5837136Y2 (ja) | 増幅器 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPS6218979Y2 (ja) | ||
| JPH0744399B2 (ja) | Ｂｔｌ接続プツシユプル増幅器 | |
| US4366448A (en) | Power-amplifying circuit | |
| JPS606133B2 (ja) | プツシユプル増幅回路 | |
| JPH057886B2 (ja) | ||
| JPS605622Y2 (ja) | 増幅器のバイアス回路 | |
| JPH046130B2 (ja) | ||
| JPH0744398B2 (ja) | プツシユプル増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |