JPS605622Y2 - 増幅器のバイアス回路 - Google Patents

増幅器のバイアス回路

Info

Publication number
JPS605622Y2
JPS605622Y2 JP11722782U JP11722782U JPS605622Y2 JP S605622 Y2 JPS605622 Y2 JP S605622Y2 JP 11722782 U JP11722782 U JP 11722782U JP 11722782 U JP11722782 U JP 11722782U JP S605622 Y2 JPS605622 Y2 JP S605622Y2
Authority
JP
Japan
Prior art keywords
transistors
amplifier
emitters
class
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11722782U
Other languages
English (en)
Other versions
JPS5859214U (ja
Inventor
隆一 福田
Original Assignee
日本コロムビア株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本コロムビア株式会社 filed Critical 日本コロムビア株式会社
Priority to JP11722782U priority Critical patent/JPS605622Y2/ja
Publication of JPS5859214U publication Critical patent/JPS5859214U/ja
Application granted granted Critical
Publication of JPS605622Y2 publication Critical patent/JPS605622Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 本考案は増幅器のバイアス回路の改良に関する。
従来一般に広く用いられる増幅器にはA級増幅器とB級
増幅器があるが、前者はスイッチング歪やクロスオーバ
歪等が発生せず低歪率増幅器としての利点があるが、反
面効率が低く、発熱量が多くなるのでアンプが大型にな
る。
等種々の問題点がある。
又後者は効率は前者に比べ格段に向上する利点があるが
、反面スイッチング歪やクロスオーバ歪等が発生する等
の欠点がある。
この様な欠点を改良する為最近第1図の様な増幅器が考
えられている。
図において入力端子1に加えられた入力信号は、2分岐
して一方は検波器2に加えられて、上記入力信号のレベ
ルに比例した正極性の直流信号に変換されたのち、NP
Nトランジスタ3のベースに印加される。
トランジスタ3及び20のエミッタ同志は、抵抗19を
介して接続され、コレクタはそれぞれ等しい抵抗値を有
する抵抗4及び5を介して、正及び負の直流電圧源(十
B)及び(−B)にそれぞれ接続されると共に、トラン
ジスタ12及び13のベースにそれぞれ印加される。
トランジスタ20のベースは、抵抗23を介して負電圧
源(−B)に接続されると共に、ダイオード21及び2
2の直列回路を介して接地される。
トランジスタ12及び13の各エミッタは、それぞれ等
しい抵抗値を有する抵抗14及び15を介して、前記電
圧源(十B)及び(−B)に接続される。
トランジスタ12及び13の各コレクタは、それぞれト
ランジスタ8及び9のベースに印加されると共に、ダイ
オード16及び17を介してそれぞれ等しい抵抗値を有
する抵抗6及び7の直列回路の両端にそれぞれ接続され
る。
トランジスタ8及び9の各エミッタは、それぞれ等しい
抵抗値を有する抵抗10及び11の直列回路の両端子に
接続さ′;iq、、該直列回路の接続中点は負荷18に
接続される。
以上の構成による動作を次に説明する。
今検波器2は、充電時定数の充分に早い両波ピーク検波
器であるものとし、又ダイオード21及び22の順方向
バイアス電圧の和は、トランジスタ3及び20のペース
エミッタ間順方向バイアス電圧の和に等しくなされてい
るものと、トランジスタ3のエミッタ電流は、検波器2
の出力に比例する。
従って抵抗4及び5には、入力信号のレベルeに比例し
た電圧降下を生じるので、トランジスタ12及び13の
コレクタに接続された抵抗6及び7にも、前記入力信号
のレベルeに比例した電流が流れる。
ここでダイオード16及び17の順方向バイアス電圧を
、それぞれトランジスタ8及び9のペースエミッタ間順
方向バイアス電圧に等しいものとすると、トランジスタ
8及び9のエミッタ電流の直流分は、前記抵抗6及び7
の直列回路に生ずる電圧降下に比例する。
従って結局トランジスタ8及び9のエミッタ電流の直流
分は、前記入力信号のレベルeに比例する。
従って、入力端子1に適当な入力信号が加えられた状態
で、例えば前記抵抗19を調整することにより、トラン
ジスタ8及び9のエミッタ電流を、トランジスタ8及び
9がA級動作するに必要かつ最少の値に設定すれば以後
入力信号が変動しても、トランジスタ8及び9のエミッ
タ電流の直流分は、この変動に比例して変化するから、
この直流分はトランジスタ8及び9がA級動作するに必
要かつ最少の値に制御される。
しかしながらトランジスタ8及び9の温度等による特性
変化、あるいはこれらトランジスタの両ベース間にベー
スバイアス電圧を印加する回路の温度等による特性変化
によりトランジスタ8及び9のエミッタ電流が変動し、
歪みが増加する等の欠点があった。
本考案はこの様な欠点を改良する為になされたもので以
下実施例に従って詳細に説明する。
第2図は本考案の一実施例を示すもので、第1図と同一
機能を有する部分には同一記号を符してその説明を省略
する。
即ち第2図において、検波器2の出力は、充分大きな増
幅度を有する差動増幅器25の非反転端子に印加され、
該差動増幅器25の出力は、トランジスタ3のベースに
印加される。
トランジスタ9及び8の各エミッタは、差動増幅器24
の反転端子及び非反転端子にそれぞれ印加される。
差動増幅器24の出力は、前記差動増幅器25の反転端
子に印加される。
I史りの構成による動作を下記に説明する。
金入力信号レベルeに比例した直流電圧が、差動増幅器
25の非反転端子に印加されているものとする。
このときトランジスタ8及び9に流れる電流によって抵
抗10及び11の直列回路の両端に生ずる電圧は、差動
増幅器24によって差動増幅器25の反転端子に負帰還
されているから、トランジスタ8及び9のエミッタ電流
は、差動増幅器24の出力が前記差動増幅器25の非反
転端子に印加された直流電圧と一致するように制御され
る。
従ってトランジスタ8及び9のエミッタ電流の直流分は
入力信号のレベルに比例する。
ここで適当な入力信号レベルに対して、トランジスタ8
及び9のエミッタ電流が、トランジスタ8及び9をA級
動作させるに必要かつ最少の値になる様に、差動増幅器
24の増幅度を調整すれば、以後入力信号レベルが変動
しても、この変動に比例して、トランジスタ8及び9の
エミッタ電流が変動して、常にトランジスタ8及び9を
A級動作状態に保つ。
従ってトランジスタ8及び9にはA級動作をする必要か
つ最少の電流しか流れないので効率が非常に良く、A級
動作であるから歪も少ない。
又トランジスタ8及び9の両エミッタ間の電圧には入力
信号の交流成分は含まれないので、トランジスタ8及び
9のエミッタ電流の直流成分を極めて簡単に取り出すこ
とが出来る。
なお本考案はA級動作をさせる場合に限らず、A級に近
いB級動作、即ちAB級動作をさせる場合にも同様に適
用出来る。
即ち、この様なことは例えば差動増幅器24の増幅度を
大きくすることによって実現出来る。
以上の様に本考案によれば、入力信号レベルに応じてプ
ッシュプル増幅器の出力トランジスタのエミッタ電流を
変化させる様にしたので、歪が少くしかも効率のよい増
幅器を得ることが出来、又制御されるべきプッシュプル
増幅器の出力トランジスタのエミッタ電流を、プッシュ
プル接続された出力トランジスタの両エミッタ間から検
出して負帰還するので、検出回路が簡単であり、しかも
温度等の変化に対しても安定である。
【図面の簡単な説明】 第1図は本考案の発端となった増幅器を示す回路図、第
2図は本考案の一実施例を示す回路図である。 1は入力端子、2は検波器、8,9は出力トランジスタ
、18は負荷、24.25は差動増幅器である。

Claims (1)

    【実用新案登録請求の範囲】
  1. 正及び負の電源にそれぞれコレクタが接続された互いに
    導電型の異なる第1及び第2のトランジスタのエミッタ
    を、それぞれ第1及び第2の抵抗器を介して負荷に接続
    するA級又はAB級プッシュプル増幅器において、入力
    信号レベルに応じた直流信号を発生する手段と、上記第
    1及び第2のトランジスタの両エミッタ間の電圧を差動
    増幅する差動増幅器と、上記直流信号と上記差動増幅器
    の出力との差分を増幅して上記第1及び第2のトランジ
    スタの両ベース間にベースバイアス電圧トして印加する
    バイアス手段とを有し、上記直流信号に応じて第1及び
    第2のトランジスタの両エミッタ間電圧を制御すること
    を特徴とする増幅器のバイアス回路。
JP11722782U 1982-07-30 1982-07-30 増幅器のバイアス回路 Expired JPS605622Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11722782U JPS605622Y2 (ja) 1982-07-30 1982-07-30 増幅器のバイアス回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11722782U JPS605622Y2 (ja) 1982-07-30 1982-07-30 増幅器のバイアス回路

Publications (2)

Publication Number Publication Date
JPS5859214U JPS5859214U (ja) 1983-04-21
JPS605622Y2 true JPS605622Y2 (ja) 1985-02-21

Family

ID=29911417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11722782U Expired JPS605622Y2 (ja) 1982-07-30 1982-07-30 増幅器のバイアス回路

Country Status (1)

Country Link
JP (1) JPS605622Y2 (ja)

Also Published As

Publication number Publication date
JPS5859214U (ja) 1983-04-21

Similar Documents

Publication Publication Date Title
KR20190009179A (ko) 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치
GB1440093A (en) Fourquadrant multiplier
JPS6142965B2 (ja)
JPS613511A (ja) 差動増幅器回路
JPS6159902A (ja) 増幅装置
US4356452A (en) Class A push-pull amplifier with bias controlling circuit
US4451800A (en) Input bias adjustment circuit for amplifier
US5162751A (en) Amplifier arrangement
US4490685A (en) Differential amplifier
KR920009548B1 (ko) 전류원 장치
JPS6341446B2 (ja)
KR20030011833A (ko) 전력 소모가 적은 바이어스 회로를 갖는 ft 배율기 증폭기
JPH0349463Y2 (ja)
JPS6333726B2 (ja)
JPS5818334Y2 (ja) 増幅回路
JP2000155139A (ja) 電流検出装置
JP3283981B2 (ja) 差動増幅器
EP3713082A1 (en) Amplification circuit
JP3547895B2 (ja) 定電流発生回路
JPS5827539Y2 (ja) 音声増幅器
JPH0216042B2 (ja)
JPS6325768Y2 (ja)
JPS6223133Y2 (ja)
JPS58166814A (ja) 加算増幅回路
JPS6031126B2 (ja) Btl増巾回路