JPH0785532B2 - Switched capacitor circuit - Google Patents
Switched capacitor circuitInfo
- Publication number
- JPH0785532B2 JPH0785532B2 JP8752189A JP8752189A JPH0785532B2 JP H0785532 B2 JPH0785532 B2 JP H0785532B2 JP 8752189 A JP8752189 A JP 8752189A JP 8752189 A JP8752189 A JP 8752189A JP H0785532 B2 JPH0785532 B2 JP H0785532B2
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- capacitor circuit
- operational amplifier
- potential
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 38
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチト・キャパシタ回路に関し、特に容量
値を変えて特性を変える、いわゆるプログラマブルなス
イッチト・キャパシタ回路に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switched capacitor circuit, and more particularly to a so-called programmable switched capacitor circuit that changes characteristics by changing a capacitance value.
従来、この種のスイッチト・キャパシタ回路は、演算増
幅器に容量素子とスイッチト・キャパシタとを並列に接
続し、しかもその演算増幅器の前段に前記容量素子を切
り換えるためのMOSFETからなるスイッチ手段を接続して
構成されている。Conventionally, in this type of switched capacitor circuit, a capacitive element and a switched capacitor are connected in parallel to an operational amplifier, and a switch means composed of a MOSFET for switching the capacitive element is connected to the preceding stage of the operational amplifier. Is configured.
第２図はかかる従来の一例を示すスイッチト・キャパシ
タ回路図である。FIG. 2 is a switched capacitor circuit diagram showing an example of such a conventional technique.
第２図に示すように、従来のスイッチト・キャパシタ回
路図は、演算増幅器１に容量素子C1とスイッチト・キャ
パシタSC3とが接続され、この容量素子C1の切り換えを
行うためにスイッチト・キャパシタSC1,SC2と、スイッ
チ手段としてのＮチャネル（あるいはＰチャネル）型ト
ランジスタS1およびS2とを有している。As shown in FIG. 2, in the conventional switched capacitor circuit diagram, a capacitive element C1 and a switched capacitor SC3 are connected to an operational amplifier 1 and a switched capacitor is used to switch the capacitive element C1. It has SC1 and SC2 and N-channel (or P-channel) type transistors S1 and S2 as switching means.
すなわち、入力端子VINと出力端子VOUT間に設けられる
演算増幅器１には、スイッチト・キャパシタSC1からな
るスイッチト・キャパシタ回路部２と、スイッチト・キ
ャパシタSC2からなるスイッチト・キャパシタ回路部３
と、これらスイッチト・キャパシタ回路部2,3の出力側
に接続した容量切換え用のスイッチS1,S2と、スイッチ
ト・キャパシタSC3からなるスイッチト・キャパシタ回
路部４が接続されている。That is, in the operational amplifier 1 provided between the input terminal V IN and the output terminal V OUT , the switched capacitor circuit section 2 including the switched capacitor SC1 and the switched capacitor circuit section including the switched capacitor SC2 are provided. Three
And switches S1 and S2 for capacitance switching connected to the output sides of these switched capacitor circuit units 2 and 3, and a switched capacitor circuit unit 4 including a switched capacitor SC3.
かかるスイッチト・キャパシタ回路において、スイッチ
S1,S2を形成する各トランジスタのバックゲートには接
地電位が印加されている。In such a switched capacitor circuit, the switch
A ground potential is applied to the back gate of each transistor forming S1 and S2.
上述した従来のスイッチト・キャパシタ回路では、容量
素子を切り換えるスイッチがＮチャネル型（Ｐチャネル
型）の場合、バックゲートは最低（最高）電位となって
いる。この時、演算増幅器の非反転入力が最高電位と最
低電位との中間電位にあるような単電源型である回路の
場合、第２図に示す様に容易切り換え用のスイッチS1,S
2のゲートのプロセス上の寄生容量であるオーバラップ
容量により、回路出力のオフセット電圧が大きくなると
いう欠点、すなわちスイッチ一個について２〜3mV程度
発生するという欠点がある。In the above-described conventional switched capacitor circuit, when the switch for switching the capacitive element is the N channel type (P channel type), the back gate has the lowest (highest) potential. At this time, in the case of a single power supply type circuit in which the non-inverting input of the operational amplifier is at an intermediate potential between the highest potential and the lowest potential, as shown in FIG.
There is a drawback that the offset voltage of the circuit output becomes large due to the overlap capacitance which is a parasitic capacitance in the process of the second gate, that is, about 2 to 3 mV occurs for each switch.
本発明の目的は、かかるスイッチのオーバラップ容量か
ら発生するオフセット電圧を無くすことのできるスイッ
チト・キャパシタ回路を提供することにある。It is an object of the present invention to provide a switched capacitor circuit which can eliminate the offset voltage generated from the overlap capacitance of such switches.
本発明のスイッチト・キャパシタ回路は、演算増幅器と
容量素子およびスイッチ素子とで構成されるスイッチト
・キャパシタ回路において、非反転入力端子が最高電位
と最低電位の中間電位に固定される演算増幅器と、前記
容量素子の大きさを選択する手段と、前記演算増幅器の
反転入力端子と容量素子あるいはスイッチト・キャパシ
タとの間に接続した容量切り換え用のトランジスタとを
有し、前記トランジスタのバックゲートが前記中間電位
に固定されるように構成される。The switched capacitor circuit of the present invention is a switched capacitor circuit composed of an operational amplifier, a capacitive element, and a switch element, in which the non-inverting input terminal is fixed to an intermediate potential between the highest potential and the lowest potential. , A means for selecting the size of the capacitance element, and a capacitance switching transistor connected between the inverting input terminal of the operational amplifier and the capacitance element or the switched capacitor, wherein the back gate of the transistor is It is configured to be fixed at the intermediate potential.
次に、本発明の実施例について図面を参照して説明す
る。Next, embodiments of the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すスイッチト・キャパシ
タ回路図である。FIG. 1 is a switched capacitor circuit diagram showing an embodiment of the present invention.
第１図に示すように、本実施例は入力端子VINの出力端
子VOUT間に設けた演算像増幅器１にスイッチト・キャパ
シタSC1〜SC3からなるスイッチト・キャパシタ回路部２
〜４および容量素子C1を接続し、スイッチト・キャパシ
タ回路部2,3の出力側にMOSトランジスタからなる容量選
択用スイッチS1,S2を接続して構成される。As shown in FIG. 1, in the present embodiment, the operational image amplifier 1 provided between the input terminal V IN and the output terminal V OUT has a switched capacitor circuit section 2 including switched capacitors SC1 to SC3.
4 to the capacitance element C1 are connected, and capacitance selection switches S1 and S2 formed of MOS transistors are connected to the output sides of the switched capacitor circuit portions 2 and 3.
かかるスイッチト・キャパシタ回路において、スイッチ
S1がオン,S2がオフの時、伝達関数は次の（１）式の様
になる。In such a switched capacitor circuit, the switch
When S1 is on and S2 is off, the transfer function is as shown in the following equation (1).
また、スイッチS1がオフ,S2がオンの時、伝達関数は次
の（２）式の様になる。 When the switch S1 is off and the switch S2 is on, the transfer function is as shown in the following expression (2).
従って、スイッチト・キャパシタSC1,SC2の値を変える
ことにより、伝達特性を変えることができる。すなわ
ち、ここで、スイッチS1,S2がＮチャネル型MOSトランジ
スタであるとすると、これらトランジスタのバックゲー
トを演算増幅器１の非反転入力端子（＋）と同電位VBに
し且つゲート電圧をVBと最高電位とに切り換えることに
より前記トランジスタをオン，オフすることができ、プ
ロセス上の寄生容量であるゲートのオーバラップ容量は
回路出力VOUTのオフセット電圧に影響を与えないで済
む。 Therefore, the transfer characteristic can be changed by changing the values of the switched capacitors SC1 and SC2. That is, if the switches S1 and S2 are N-channel MOS transistors, the back gates of these transistors are set to the same potential V B as the non-inverting input terminal (+) of the operational amplifier 1 and the gate voltage is set to V B. The transistor can be turned on and off by switching to the highest potential, and the gate overlap capacitance, which is a parasitic capacitance in the process, does not affect the offset voltage of the circuit output V OUT .
また、スイッチS1,S2をＰチャネル型MOSトランジスタで
実現する場合は、バックゲートを演算増幅器１の非反転
入力端子（＋）と同電位VBにし且つゲート電圧をVBと最
低電位とに切り換えることにより前記トランジスタをオ
ン・オフすることができるので、この時もまたゲートの
オーバラップ容量は回路出力VOUTのオフセット電圧に影
響を与えないで済む。When the switches S1 and S2 are realized by P-channel MOS transistors, the back gate is set to the same potential V B as the non-inverting input terminal (+) of the operational amplifier 1 and the gate voltage is switched between V B and the lowest potential. As a result, the transistor can be turned on and off, so that the gate overlap capacitance does not affect the offset voltage of the circuit output V OUT at this time as well.
以上説明したように、本発明のスイッチト・キャパシタ
回路は、演算増幅器の反転入力端（−側）と容量素子あ
るいはスイッチトキャパシタとの接続間に設けられた容
量切り換え用のトランジスタ・スイッチのバックゲート
を前記演算増幅器の非反転入力端子（＋側）が固定され
ている電位にすることにより、容量切り換え用トランジ
スタ・スイッチのオーバラップ容量から発生する回路出
力のオフセット電圧を無くすことができるという効果が
ある。As described above, the switched-capacitor circuit of the present invention includes the back gate of the capacitance-switching transistor switch provided between the inverting input terminal (-side) of the operational amplifier and the capacitive element or the switched capacitor. Is set to a potential at which the non-inverting input terminal (+ side) of the operational amplifier is fixed, it is possible to eliminate the offset voltage of the circuit output generated from the overlap capacitance of the capacitance switching transistor switch. is there.
【図面の簡単な説明】 第１図は本発明の一実施例を示すスイッチト・キャパシ
タ回路図、第２図は従来の一例を示すスイッチト・キャ
パシタ回路図である。 １……演算増幅器、２〜４……スイッチト・キャパシタ
回路部、SC1〜SC3……スイッチト・キャパシタ、C1……
容量素子、VIN……入力端子、VOUT……出力端子、S1,S2
……容量選択用スイッチ。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a switched capacitor circuit diagram showing an embodiment of the present invention, and FIG. 2 is a switched capacitor circuit diagram showing an example of the prior art. 1 ... Operational amplifier, 2-4 ... Switched capacitor circuit part, SC1-SC3 ... Switched capacitor, C1 ...
Capacitance element, V IN …… Input terminal, V OUT …… Output terminal, S1, S2
...... Capacity selection switch.
Claims (1)
とで構成されるスイッチト・キャパシタ回路において、
非反転入力端子が最高電位と最低電位の中間電位に固定
される演算増幅器と、前記容量素子の大きさを選択する
手段と、前記演算増幅器の反転入力端子と容量素子ある
いはスイッチト・キャパシタとの間に接続した容量切り
換え用のトランジスタとを有し、前記トランジスタのバ
ックゲートが前記中間電位に固定されることを特徴とす
るスイッチト・キャパシタ回路。1. A switched capacitor circuit comprising an operational amplifier, a capacitive element and a switch element,
An operational amplifier whose non-inverting input terminal is fixed to an intermediate potential between the highest potential and the lowest potential; means for selecting the size of the capacitance element; an inverting input terminal of the operational amplifier and a capacitance element or a switched capacitor. A switched-capacitor circuit, characterized in that it has a capacitor switching transistor connected in between, and a back gate of the transistor is fixed to the intermediate potential.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (en) | 1989-04-05 | 1989-04-05 | Switched capacitor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (en) | 1989-04-05 | 1989-04-05 | Switched capacitor circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265312A JPH02265312A (en) | 1990-10-30 |
| JPH0785532B2 true JPH0785532B2 (en) | 1995-09-13 |
Family
ID=13917299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8752189A Expired - Lifetime JPH0785532B2 (en) | 1989-04-05 | 1989-04-05 | Switched capacitor circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785532B2 (en) |
-
1989
- 1989-04-05 JP JP8752189A patent/JPH0785532B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02265312A (en) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (en) | ||
| EP0158646B1 (en) | Switched capacitor circuits | |
| JPH05175811A (en) | Power-on reset circuit | |
| EP0712203A1 (en) | Programmable capacitor array and method of programming | |
| JPH01195720A (en) | Semiconductor integrated circuit | |
| JPH10149678A5 (en) | ||
| EP0669718A1 (en) | Electronic switch for low supply voltage MOS integrated circuits | |
| JPH11234088A (en) | Switched capacitor circuit | |
| JP3396580B2 (en) | MOS switching circuit | |
| JPH0548389A (en) | Switched capacitor circuit | |
| JPH01175410A (en) | Semiconductor analog switch | |
| JPH02265312A (en) | Switched capacitor circuit | |
| JP2784262B2 (en) | Voltage comparator | |
| JPH0537380A (en) | Current cell circuit | |
| JPH0695635B2 (en) | Level shift circuit | |
| JPS62122417A (en) | Semiconductor integrated circuit device | |
| KR100202178B1 (en) | Switched Capacitor | |
| JP2006148320A (en) | Switched capacitor filter | |
| JPH03192919A (en) | Cmos integrated circuit | |
| JPH0340300A (en) | Sample-and-hold circuit | |
| KR0168356B1 (en) | The arithmetic mean generator | |
| JP2000165214A (en) | Clocked comparator | |
| JP2000175440A (en) | Charge pump type boosting circuit | |
| JPH01228319A (en) | Semiconductor integrated circuit | |
| JPH03247013A (en) | Output circuit for integrated circuit |