JPH0785532B2 - スイッチト・キャパシタ回路 - Google Patents
スイッチト・キャパシタ回路Info
- Publication number
- JPH0785532B2 JPH0785532B2 JP8752189A JP8752189A JPH0785532B2 JP H0785532 B2 JPH0785532 B2 JP H0785532B2 JP 8752189 A JP8752189 A JP 8752189A JP 8752189 A JP8752189 A JP 8752189A JP H0785532 B2 JPH0785532 B2 JP H0785532B2
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- capacitor circuit
- operational amplifier
- potential
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 38
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイッチト・キャパシタ回路に関し、特に容量
値を変えて特性を変える、いわゆるプログラマブルなス
イッチト・キャパシタ回路に関する。
値を変えて特性を変える、いわゆるプログラマブルなス
イッチト・キャパシタ回路に関する。
従来、この種のスイッチト・キャパシタ回路は、演算増
幅器に容量素子とスイッチト・キャパシタとを並列に接
続し、しかもその演算増幅器の前段に前記容量素子を切
り換えるためのMOSFETからなるスイッチ手段を接続して
構成されている。
幅器に容量素子とスイッチト・キャパシタとを並列に接
続し、しかもその演算増幅器の前段に前記容量素子を切
り換えるためのMOSFETからなるスイッチ手段を接続して
構成されている。
第２図はかかる従来の一例を示すスイッチト・キャパシ
タ回路図である。
タ回路図である。
第２図に示すように、従来のスイッチト・キャパシタ回
路図は、演算増幅器１に容量素子C1とスイッチト・キャ
パシタSC3とが接続され、この容量素子C1の切り換えを
行うためにスイッチト・キャパシタSC1,SC2と、スイッ
チ手段としてのＮチャネル（あるいはＰチャネル）型ト
ランジスタS1およびS2とを有している。
路図は、演算増幅器１に容量素子C1とスイッチト・キャ
パシタSC3とが接続され、この容量素子C1の切り換えを
行うためにスイッチト・キャパシタSC1,SC2と、スイッ
チ手段としてのＮチャネル（あるいはＰチャネル）型ト
ランジスタS1およびS2とを有している。
すなわち、入力端子VINと出力端子VOUT間に設けられる
演算増幅器１には、スイッチト・キャパシタSC1からな
るスイッチト・キャパシタ回路部２と、スイッチト・キ
ャパシタSC2からなるスイッチト・キャパシタ回路部３
と、これらスイッチト・キャパシタ回路部2,3の出力側
に接続した容量切換え用のスイッチS1,S2と、スイッチ
ト・キャパシタSC3からなるスイッチト・キャパシタ回
路部４が接続されている。
演算増幅器１には、スイッチト・キャパシタSC1からな
るスイッチト・キャパシタ回路部２と、スイッチト・キ
ャパシタSC2からなるスイッチト・キャパシタ回路部３
と、これらスイッチト・キャパシタ回路部2,3の出力側
に接続した容量切換え用のスイッチS1,S2と、スイッチ
ト・キャパシタSC3からなるスイッチト・キャパシタ回
路部４が接続されている。
かかるスイッチト・キャパシタ回路において、スイッチ
S1,S2を形成する各トランジスタのバックゲートには接
地電位が印加されている。
S1,S2を形成する各トランジスタのバックゲートには接
地電位が印加されている。
上述した従来のスイッチト・キャパシタ回路では、容量
素子を切り換えるスイッチがＮチャネル型（Ｐチャネル
型）の場合、バックゲートは最低（最高）電位となって
いる。この時、演算増幅器の非反転入力が最高電位と最
低電位との中間電位にあるような単電源型である回路の
場合、第２図に示す様に容易切り換え用のスイッチS1,S
2のゲートのプロセス上の寄生容量であるオーバラップ
容量により、回路出力のオフセット電圧が大きくなると
いう欠点、すなわちスイッチ一個について２〜3mV程度
発生するという欠点がある。
素子を切り換えるスイッチがＮチャネル型（Ｐチャネル
型）の場合、バックゲートは最低（最高）電位となって
いる。この時、演算増幅器の非反転入力が最高電位と最
低電位との中間電位にあるような単電源型である回路の
場合、第２図に示す様に容易切り換え用のスイッチS1,S
2のゲートのプロセス上の寄生容量であるオーバラップ
容量により、回路出力のオフセット電圧が大きくなると
いう欠点、すなわちスイッチ一個について２〜3mV程度
発生するという欠点がある。
本発明の目的は、かかるスイッチのオーバラップ容量か
ら発生するオフセット電圧を無くすことのできるスイッ
チト・キャパシタ回路を提供することにある。
ら発生するオフセット電圧を無くすことのできるスイッ
チト・キャパシタ回路を提供することにある。
本発明のスイッチト・キャパシタ回路は、演算増幅器と
容量素子およびスイッチ素子とで構成されるスイッチト
・キャパシタ回路において、非反転入力端子が最高電位
と最低電位の中間電位に固定される演算増幅器と、前記
容量素子の大きさを選択する手段と、前記演算増幅器の
反転入力端子と容量素子あるいはスイッチト・キャパシ
タとの間に接続した容量切り換え用のトランジスタとを
有し、前記トランジスタのバックゲートが前記中間電位
に固定されるように構成される。
容量素子およびスイッチ素子とで構成されるスイッチト
・キャパシタ回路において、非反転入力端子が最高電位
と最低電位の中間電位に固定される演算増幅器と、前記
容量素子の大きさを選択する手段と、前記演算増幅器の
反転入力端子と容量素子あるいはスイッチト・キャパシ
タとの間に接続した容量切り換え用のトランジスタとを
有し、前記トランジスタのバックゲートが前記中間電位
に固定されるように構成される。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の一実施例を示すスイッチト・キャパシ
タ回路図である。
タ回路図である。
第１図に示すように、本実施例は入力端子VINの出力端
子VOUT間に設けた演算像増幅器１にスイッチト・キャパ
シタSC1〜SC3からなるスイッチト・キャパシタ回路部２
〜４および容量素子C1を接続し、スイッチト・キャパシ
タ回路部2,3の出力側にMOSトランジスタからなる容量選
択用スイッチS1,S2を接続して構成される。
子VOUT間に設けた演算像増幅器１にスイッチト・キャパ
シタSC1〜SC3からなるスイッチト・キャパシタ回路部２
〜４および容量素子C1を接続し、スイッチト・キャパシ
タ回路部2,3の出力側にMOSトランジスタからなる容量選
択用スイッチS1,S2を接続して構成される。
かかるスイッチト・キャパシタ回路において、スイッチ
S1がオン,S2がオフの時、伝達関数は次の（１）式の様
になる。
S1がオン,S2がオフの時、伝達関数は次の（１）式の様
になる。
また、スイッチS1がオフ,S2がオンの時、伝達関数は次
の（２）式の様になる。
の（２）式の様になる。
従って、スイッチト・キャパシタSC1,SC2の値を変える
ことにより、伝達特性を変えることができる。すなわ
ち、ここで、スイッチS1,S2がＮチャネル型MOSトランジ
スタであるとすると、これらトランジスタのバックゲー
トを演算増幅器１の非反転入力端子（＋）と同電位VBに
し且つゲート電圧をVBと最高電位とに切り換えることに
より前記トランジスタをオン，オフすることができ、プ
ロセス上の寄生容量であるゲートのオーバラップ容量は
回路出力VOUTのオフセット電圧に影響を与えないで済
む。
ことにより、伝達特性を変えることができる。すなわ
ち、ここで、スイッチS1,S2がＮチャネル型MOSトランジ
スタであるとすると、これらトランジスタのバックゲー
トを演算増幅器１の非反転入力端子（＋）と同電位VBに
し且つゲート電圧をVBと最高電位とに切り換えることに
より前記トランジスタをオン，オフすることができ、プ
ロセス上の寄生容量であるゲートのオーバラップ容量は
回路出力VOUTのオフセット電圧に影響を与えないで済
む。
また、スイッチS1,S2をＰチャネル型MOSトランジスタで
実現する場合は、バックゲートを演算増幅器１の非反転
入力端子（＋）と同電位VBにし且つゲート電圧をVBと最
低電位とに切り換えることにより前記トランジスタをオ
ン・オフすることができるので、この時もまたゲートの
オーバラップ容量は回路出力VOUTのオフセット電圧に影
響を与えないで済む。
実現する場合は、バックゲートを演算増幅器１の非反転
入力端子（＋）と同電位VBにし且つゲート電圧をVBと最
低電位とに切り換えることにより前記トランジスタをオ
ン・オフすることができるので、この時もまたゲートの
オーバラップ容量は回路出力VOUTのオフセット電圧に影
響を与えないで済む。
以上説明したように、本発明のスイッチト・キャパシタ
回路は、演算増幅器の反転入力端（−側）と容量素子あ
るいはスイッチトキャパシタとの接続間に設けられた容
量切り換え用のトランジスタ・スイッチのバックゲート
を前記演算増幅器の非反転入力端子（＋側）が固定され
ている電位にすることにより、容量切り換え用トランジ
スタ・スイッチのオーバラップ容量から発生する回路出
力のオフセット電圧を無くすことができるという効果が
ある。
回路は、演算増幅器の反転入力端（−側）と容量素子あ
るいはスイッチトキャパシタとの接続間に設けられた容
量切り換え用のトランジスタ・スイッチのバックゲート
を前記演算増幅器の非反転入力端子（＋側）が固定され
ている電位にすることにより、容量切り換え用トランジ
スタ・スイッチのオーバラップ容量から発生する回路出
力のオフセット電圧を無くすことができるという効果が
ある。
【図面の簡単な説明】 第１図は本発明の一実施例を示すスイッチト・キャパシ
タ回路図、第２図は従来の一例を示すスイッチト・キャ
パシタ回路図である。 １……演算増幅器、２〜４……スイッチト・キャパシタ
回路部、SC1〜SC3……スイッチト・キャパシタ、C1……
容量素子、VIN……入力端子、VOUT……出力端子、S1,S2
……容量選択用スイッチ。
タ回路図、第２図は従来の一例を示すスイッチト・キャ
パシタ回路図である。 １……演算増幅器、２〜４……スイッチト・キャパシタ
回路部、SC1〜SC3……スイッチト・キャパシタ、C1……
容量素子、VIN……入力端子、VOUT……出力端子、S1,S2
……容量選択用スイッチ。
Claims (1)
- 【請求項１】演算増幅器と容量素子およびスイッチ素子
とで構成されるスイッチト・キャパシタ回路において、
非反転入力端子が最高電位と最低電位の中間電位に固定
される演算増幅器と、前記容量素子の大きさを選択する
手段と、前記演算増幅器の反転入力端子と容量素子ある
いはスイッチト・キャパシタとの間に接続した容量切り
換え用のトランジスタとを有し、前記トランジスタのバ
ックゲートが前記中間電位に固定されることを特徴とす
るスイッチト・キャパシタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265312A JPH02265312A (ja) | 1990-10-30 |
| JPH0785532B2 true JPH0785532B2 (ja) | 1995-09-13 |
Family
ID=13917299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8752189A Expired - Lifetime JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785532B2 (ja) |
-
1989
- 1989-04-05 JP JP8752189A patent/JPH0785532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02265312A (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0158646B1 (en) | Switched capacitor circuits | |
| JPH05175811A (ja) | パワーオンリセット回路 | |
| EP0712203A1 (en) | Programmable capacitor array and method of programming | |
| JPH0257736B2 (ja) | ||
| JPH01195720A (ja) | 半導体集積回路 | |
| JPH0785532B2 (ja) | スイッチト・キャパシタ回路 | |
| EP0669718A1 (en) | Electronic switch for low supply voltage MOS integrated circuits | |
| JPH11234088A (ja) | スイッチトキャパシタ回路 | |
| JP3396580B2 (ja) | Ｍｏｓスイッチング回路 | |
| JP2836688B2 (ja) | アナログスイッチ回路及びその調節方法 | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JPH01272312A (ja) | スイッチドキャパシタ回路 | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPH0548389A (ja) | スイツチトキヤパシタ回路 | |
| JPH01175410A (ja) | 半導体アナログ・スイッチ | |
| JP2784262B2 (ja) | 電圧比較器 | |
| JPH0695635B2 (ja) | レベルシフト回路 | |
| JPS62122417A (ja) | 半導体集積回路装置 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JP2006148320A (ja) | スイッチドキャパシタフィルタ | |
| JPH03192919A (ja) | Ｃｍｏｓ集積回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JP2000165214A (ja) | クロックドコンパレータ | |
| JP2000175440A (ja) | チャージポンプ型昇圧回路 | |
| JPH01228319A (ja) | 半導体集積回路 |