JPH02265312A - スイッチト・キャパシタ回路 - Google Patents
スイッチト・キャパシタ回路Info
- Publication number
- JPH02265312A JPH02265312A JP8752189A JP8752189A JPH02265312A JP H02265312 A JPH02265312 A JP H02265312A JP 8752189 A JP8752189 A JP 8752189A JP 8752189 A JP8752189 A JP 8752189A JP H02265312 A JPH02265312 A JP H02265312A
- Authority
- JP
- Japan
- Prior art keywords
- switched capacitor
- operational amplifier
- input terminal
- capacitor circuit
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 abstract description 4
- 230000003071 parasitic effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はスイッチト・キャパシタ回路に関し、特に容量
値を変えて特性を変える、いわゆるプログラマブルなス
イッチト・キャパシタ回路に関する。
値を変えて特性を変える、いわゆるプログラマブルなス
イッチト・キャパシタ回路に関する。
従来、この種のスイッチト・キャパシタ回路は、演算増
幅器に容量素子とスイッチト・キャパシタとを並列に接
続し、しかもその演算増幅器の前段に前記容量素子を切
り換えるためのＭＯＳＦＥＴからなるスイッチ手段を接
続して構成されている。
幅器に容量素子とスイッチト・キャパシタとを並列に接
続し、しかもその演算増幅器の前段に前記容量素子を切
り換えるためのＭＯＳＦＥＴからなるスイッチ手段を接
続して構成されている。
第２図はかかる従来の一例を示すスイッチト・キャパシ
タ回路図である。
タ回路図である。
第２図に示すように、従来のスイッチト・キャパシタ回
路は、演算増幅器１に容量素子Ｃ１とスイッチト・キャ
パシタＳＣ３とが接続され、この容量素子Ｃ１の切り換
えを行うためにスイッチト・キャパシタＳＣＩ、ＳＣ２
と、スイッチ手段としてのＮチャネル（あるいはＰチャ
ネル）型トランジスタＳ１およびＳ２とを有している。
路は、演算増幅器１に容量素子Ｃ１とスイッチト・キャ
パシタＳＣ３とが接続され、この容量素子Ｃ１の切り換
えを行うためにスイッチト・キャパシタＳＣＩ、ＳＣ２
と、スイッチ手段としてのＮチャネル（あるいはＰチャ
ネル）型トランジスタＳ１およびＳ２とを有している。
すなわち、入力端子ＶＩＮと出力端子Ｖ２Ｏ３間に設け
られる演算増幅器１には、スイッチト・キャパシタＳＣ
Ｉからなるスイッチト・キャパシタ回路部２と、スイッ
チト・キャパシタＳＣ２からなるスイッチト・キャパシ
タ回路部３と、これらスイッチト・キャパシタ回路部２
，３の出力側に接続した容量切換え用のスイッチＳＬ、
Ｓ２と、スイッチト・キャパシタＳＣ３からなるスイッ
チト・キャパシタ回路部４が接続されている。
られる演算増幅器１には、スイッチト・キャパシタＳＣ
Ｉからなるスイッチト・キャパシタ回路部２と、スイッ
チト・キャパシタＳＣ２からなるスイッチト・キャパシ
タ回路部３と、これらスイッチト・キャパシタ回路部２
，３の出力側に接続した容量切換え用のスイッチＳＬ、
Ｓ２と、スイッチト・キャパシタＳＣ３からなるスイッ
チト・キャパシタ回路部４が接続されている。
かかるスイッチト・キャパシタ回路において、スイッチ
Ｓｌ、Ｓ２を形成する各トランジスタのバックゲートに
は接地電位が印加されている。
Ｓｌ、Ｓ２を形成する各トランジスタのバックゲートに
は接地電位が印加されている。
上述した従来のスイッチト・キャパシタ回路では、容量
素子を切り換えるスイッチがＮチャネル型（Ｐチャネル
型）の場合、バックゲートは最低（最高）電位となって
いる。この時、演算増幅器の非反転入力が最高電位と最
低電位との中間電位にあるような単電源型である回路の
場合、第２図に示す様に容量切り換え用のスイッチＳｌ
、Ｓ２のゲートのプロセス上の寄生容量であるオーバラ
ップ容量により、回路出力のオフセット電圧が大きくな
るという欠点、すなわちスイッチ−個について２〜３ｍ
Ｖ程度発生するという欠点がある。
素子を切り換えるスイッチがＮチャネル型（Ｐチャネル
型）の場合、バックゲートは最低（最高）電位となって
いる。この時、演算増幅器の非反転入力が最高電位と最
低電位との中間電位にあるような単電源型である回路の
場合、第２図に示す様に容量切り換え用のスイッチＳｌ
、Ｓ２のゲートのプロセス上の寄生容量であるオーバラ
ップ容量により、回路出力のオフセット電圧が大きくな
るという欠点、すなわちスイッチ−個について２〜３ｍ
Ｖ程度発生するという欠点がある。
本発明の目的は、かかるスイッチのオーバラップ容量か
ら発生するオフセット電圧を無くすことのできるスイッ
チト・キャパシタ回路を提供することにある。
ら発生するオフセット電圧を無くすことのできるスイッ
チト・キャパシタ回路を提供することにある。
本発明のスイッチト・キャパシタ回路は、演算増幅器と
容量素子およびスイッチ素子とで構成されるスイッチト
・キャパシタ回路において、非反転入力端子が最高電位
と最低電位の中間電位に固定される演算増幅器と、前記
容量素子の大きさを選択する手段と、前記演算増幅器の
反転入力端子と容量素子あるいはスイッチト・キャパシ
タとの間に接続した容量切り換え用のトランジスタとを
有し、前記トランジスタのバックゲートが前記中間電位
に固定されるように構成される。
容量素子およびスイッチ素子とで構成されるスイッチト
・キャパシタ回路において、非反転入力端子が最高電位
と最低電位の中間電位に固定される演算増幅器と、前記
容量素子の大きさを選択する手段と、前記演算増幅器の
反転入力端子と容量素子あるいはスイッチト・キャパシ
タとの間に接続した容量切り換え用のトランジスタとを
有し、前記トランジスタのバックゲートが前記中間電位
に固定されるように構成される。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示すスイッチト・キャパシ
タ回路図である。
タ回路図である。
第１図に示すように、本実施例は入力端子■ＩＮと出力
端子ｖｏｕＴ間に設けた演算増幅器１にスイッチト・キ
ャパシタＳＣ１〜ＳＣ３からなるスイッチト・キャパシ
タ回路部２〜４および容量素子Ｃ１を接続し、スイッチ
ト・キャパシタ回路部２．３の出力側にＭＯＳトランジ
スタからなる容量選択用スイッチＳＬ、Ｓ２を接続して
構成される。
端子ｖｏｕＴ間に設けた演算増幅器１にスイッチト・キ
ャパシタＳＣ１〜ＳＣ３からなるスイッチト・キャパシ
タ回路部２〜４および容量素子Ｃ１を接続し、スイッチ
ト・キャパシタ回路部２．３の出力側にＭＯＳトランジ
スタからなる容量選択用スイッチＳＬ、Ｓ２を接続して
構成される。
かかるスイッチト・キャパシタ回路において、スイッチ
Ｓ１がオン、Ｓ２がオフの時、伝達関数は次の（１）式
の様になる。
Ｓ１がオン、Ｓ２がオフの時、伝達関数は次の（１）式
の様になる。
（Ｃ１＋５Ｃ３）−ＣＩＺ
・・・（１）
以下余白
まな、スイッチＳ１がオフ、Ｓ２がオンの時、伝達関数
は次の（２）式の様になる。
は次の（２）式の様になる。
（Ｃ１＋５Ｃ３）−Ｃ１ｚ−’
・・・（２）
従って、スイッチト・キャパシタＳＣＩ、ＳＣ２の値を
変えることにより、伝達特性を変えることができる。す
なわち、ここで、スイッチＳＬ。
変えることにより、伝達特性を変えることができる。す
なわち、ここで、スイッチＳＬ。
Ｓ２がＮチャネル型ＭＯＳトランジスタであるとすると
、これらトランジスタのバックゲートを演算増幅器１の
非反転入力端子（＋）と同電位■８にし且つゲート電圧
をＶＢと最高電位とに切り換えることにより前記トラン
ジスタをオン、オフすることができ、プロセス上の寄生
容量であるゲートのオーバラップ容量は回路出力ＶＯＬ
ＩＴのオフセット電圧に影響を与えないで済む。
、これらトランジスタのバックゲートを演算増幅器１の
非反転入力端子（＋）と同電位■８にし且つゲート電圧
をＶＢと最高電位とに切り換えることにより前記トラン
ジスタをオン、オフすることができ、プロセス上の寄生
容量であるゲートのオーバラップ容量は回路出力ＶＯＬ
ＩＴのオフセット電圧に影響を与えないで済む。
また、スイッチＳＬ、Ｓ２をＰチャネル型ＭＯＳトラン
ジスタで実現する場合は、バックゲートを演算増幅器１
の非反転入力端子（＋）と同電位ＶＢにし且つゲートを
ＶＢと最低電位とに切り換えることにより前記トランジ
スタをオン・オフすることができるので、この時もまた
ゲートのオーバラップ容量は回路出力Ｖ。ＩＪＴのオフ
セット電圧に影響を与えないで済む。
ジスタで実現する場合は、バックゲートを演算増幅器１
の非反転入力端子（＋）と同電位ＶＢにし且つゲートを
ＶＢと最低電位とに切り換えることにより前記トランジ
スタをオン・オフすることができるので、この時もまた
ゲートのオーバラップ容量は回路出力Ｖ。ＩＪＴのオフ
セット電圧に影響を与えないで済む。
以上説明したように、本発明のスイッチト・キャパシタ
回路は、演算増幅器の反転入力端（−側）と容量素子あ
るいはスイッチトキャパシタとの接続間に設けられた容
量切り換え用のトランジスタ・スイッチのバックゲート
を前記演算増幅器の非反転入力端子（＋側）が固定され
ている電位にすることにより、容量切り換え用トランジ
スタ・スイッチのオーバラップ容量から発生する回路出
力のオフセット電圧を無くすことができるという効果が
ある。
回路は、演算増幅器の反転入力端（−側）と容量素子あ
るいはスイッチトキャパシタとの接続間に設けられた容
量切り換え用のトランジスタ・スイッチのバックゲート
を前記演算増幅器の非反転入力端子（＋側）が固定され
ている電位にすることにより、容量切り換え用トランジ
スタ・スイッチのオーバラップ容量から発生する回路出
力のオフセット電圧を無くすことができるという効果が
ある。
イッチト・キャパシタ回路図である。
１・・・演算増幅器、２〜４・・・スイッチト・キャパ
シタ回路部、ＳＣ１〜ＳＣ３・・・スイッチト・キャパ
シタ、Ｃ１・・・容量素子、ＶＩＮ・・・入力端子、■
ＯＵＴ・・・出力端子、Ｓｌ、Ｓ２・・・容量選択用ス
イッチ。
シタ回路部、ＳＣ１〜ＳＣ３・・・スイッチト・キャパ
シタ、Ｃ１・・・容量素子、ＶＩＮ・・・入力端子、■
ＯＵＴ・・・出力端子、Ｓｌ、Ｓ２・・・容量選択用ス
イッチ。
代理人 弁理士 内 原 晋
Claims (1)
- 演算増幅器と容量素子およびスイッチ素子とで構成され
るスイッチト・キャパシタ回路において、非反転入力端
子が最高電位と最低電位の中間電位に固定される演算増
幅器と、前記容量素子の大きさを選択する手段と、前記
演算増幅器の反転入力端子と容量素子あるいはスイッチ
ト・キャパシタとの間に接続した容量切り換え用のトラ
ンジスタとを有し、前記トランジスタのバックゲートが
前記中間電位に固定されることを特徴とするスイッチト
・キャパシタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8752189A JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265312A true JPH02265312A (ja) | 1990-10-30 |
| JPH0785532B2 JPH0785532B2 (ja) | 1995-09-13 |
Family
ID=13917299
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8752189A Expired - Lifetime JPH0785532B2 (ja) | 1989-04-05 | 1989-04-05 | スイッチト・キャパシタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785532B2 (ja) |
-
1989
- 1989-04-05 JP JP8752189A patent/JPH0785532B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0785532B2 (ja) | 1995-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6244597Y2 (ja) | ||
| US5617055A (en) | Electronic switch having reduced body effect | |
| US5994960A (en) | High speed switched op-amp for low supply voltage applications | |
| US5638020A (en) | Switched capacitor differential circuits | |
| JPH04284021A (ja) | 出力回路 | |
| JPH0413305A (ja) | 遅延回路 | |
| JPH02265312A (ja) | スイッチト・キャパシタ回路 | |
| EP0746099B1 (en) | A MOS switching circuit | |
| JP2871902B2 (ja) | 電流セル回路 | |
| JPH01175410A (ja) | 半導体アナログ・スイッチ | |
| JP2723664B2 (ja) | スイッチドキャパシタフィルタ | |
| JPH03179814A (ja) | レベルシフト回路 | |
| JPS62122417A (ja) | 半導体集積回路装置 | |
| KR100202178B1 (ko) | 스위치드 커패시터 | |
| JPH03192919A (ja) | Ｃｍｏｓ集積回路 | |
| JPH01228319A (ja) | 半導体集積回路 | |
| JPH0340300A (ja) | サンプルホールド回路 | |
| JPH0834425B2 (ja) | スイッチング制御装置 | |
| JPH03198421A (ja) | 半導体出力回路 | |
| JPH04180407A (ja) | ダイナミック型フリップフロップ回路 | |
| JP3057706B2 (ja) | 演算増幅器 | |
| JPS6221311A (ja) | 前置増幅回路 | |
| JPH03247013A (ja) | 集積回路用出力回路 | |
| JPH03262318A (ja) | 遅延回路 | |
| JPH01298808A (ja) | フィルタ回路 |