JPH0785555B2 - 多重方式 - Google Patents
多重方式Info
- Publication number
- JPH0785555B2 JPH0785555B2 JP24004587A JP24004587A JPH0785555B2 JP H0785555 B2 JPH0785555 B2 JP H0785555B2 JP 24004587 A JP24004587 A JP 24004587A JP 24004587 A JP24004587 A JP 24004587A JP H0785555 B2 JPH0785555 B2 JP H0785555B2
- Authority
- JP
- Japan
- Prior art keywords
- call processing
- circuit
- digital subscriber
- lap
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は多重方式に関し、特にISDN交換方式において加
入者線上のISDN呼処理信号を多重化する多重方式に関す
る。
入者線上のISDN呼処理信号を多重化する多重方式に関す
る。
第３図は従来の多重方式の一例を示すブロック図であ
る。ISDN加入者に接続された複数のディジタル加入者線
２′−m,2′−ｎはそれぞれラインターミネーション回
路（以下LTと記す）１′−m,1′−ｎによって終端され
る。LT1′−m,1′−ｎで抽出された呼処理信号は多重回
路（以下MUXと記す）４′によって多重され、１次群PCM
終端回路（以下L1と記す）６′を通して１次群PCM（又
は高次群PCM）伝送路７′へ送出される。
る。ISDN加入者に接続された複数のディジタル加入者線
２′−m,2′−ｎはそれぞれラインターミネーション回
路（以下LTと記す）１′−m,1′−ｎによって終端され
る。LT1′−m,1′−ｎで抽出された呼処理信号は多重回
路（以下MUXと記す）４′によって多重され、１次群PCM
終端回路（以下L1と記す）６′を通して１次群PCM（又
は高次群PCM）伝送路７′へ送出される。
この場合、各ディジタル加入者線２′−m,2′−ｎ上に
おける呼処理信号が占める帯域の加算された帯域が１次
群PCM伝送路７′上に必要となる。例えば、各ディジタ
ル加入者線上の呼処理信号が16kb/sの帯域を有し、且つ
合計ｉ本のディジタル加入者線が多重されれば、１次群
PCM伝送路７′上では（16×ｉ）kb/sの帯域が必要とな
る。
おける呼処理信号が占める帯域の加算された帯域が１次
群PCM伝送路７′上に必要となる。例えば、各ディジタ
ル加入者線上の呼処理信号が16kb/sの帯域を有し、且つ
合計ｉ本のディジタル加入者線が多重されれば、１次群
PCM伝送路７′上では（16×ｉ）kb/sの帯域が必要とな
る。
上述した従来の多重方式においては、PCM伝送路上に多
重されたディジタル加入者線の呼処理信号が必要とする
帯域の合計分だけの帯域が必要となり、PCM伝送路上の
かなりの帯域を呼処理信号の伝達のために消費してしま
うという欠点がある。
重されたディジタル加入者線の呼処理信号が必要とする
帯域の合計分だけの帯域が必要となり、PCM伝送路上の
かなりの帯域を呼処理信号の伝達のために消費してしま
うという欠点がある。
本発明の目的は、多数のディジタル加入者線上の呼処理
信号を多重化しても、１次群PCM又は高次群PCM伝送路上
での呼処理信号伝達のために必要とする帯域を少なくす
る多重方式を提供することにある。
信号を多重化しても、１次群PCM又は高次群PCM伝送路上
での呼処理信号伝達のために必要とする帯域を少なくす
る多重方式を提供することにある。
本発明によれば、ディジタル加入者線上の呼処理信号の
うちのレイヤ２を終端するLAP−Ｄ回路と、このLAP−Ｄ
回路に接続され複数の呼処理信号のそれぞれにその呼処
理信号に対応するディジタル加入者線の番号とレイヤ２
のリンク番号とを付加し且つ判読して多重分離する多重
回路と、この多重回路に接続されPCM伝送路上の呼処理
信号のうちのレイヤ２のフラグとビット誤り検出をする
シリアルデータインタフェース回路とを備えることによ
り統計的多重化を行うことを特徴とする多重方式が得ら
れる。
うちのレイヤ２を終端するLAP−Ｄ回路と、このLAP−Ｄ
回路に接続され複数の呼処理信号のそれぞれにその呼処
理信号に対応するディジタル加入者線の番号とレイヤ２
のリンク番号とを付加し且つ判読して多重分離する多重
回路と、この多重回路に接続されPCM伝送路上の呼処理
信号のうちのレイヤ２のフラグとビット誤り検出をする
シリアルデータインタフェース回路とを備えることによ
り統計的多重化を行うことを特徴とする多重方式が得ら
れる。
次に本発明について図面を参照して説明する。
第１図は本発明の多重方式の一実施例を示すブロック図
である。
である。
ディジタル加入者線２−m,2−ｎはそれぞれLT1−m,1−
ｎによって終端される。各LT1−m,1−ｎはディジタル加
入者線２−m,2−ｎ上の呼処理信号を抽出してそれぞれL
AP−Ｄ回路（以下単にLAP−Ｄと記す）３−m,3−ｎに送
出し、且つLAP−D3−m,3−ｎからの呼処理信号をLT1−
m,1−ｎを通してディジタル加入者線２−m,2−ｎへそれ
ぞれ送出する。
ｎによって終端される。各LT1−m,1−ｎはディジタル加
入者線２−m,2−ｎ上の呼処理信号を抽出してそれぞれL
AP−Ｄ回路（以下単にLAP−Ｄと記す）３−m,3−ｎに送
出し、且つLAP−D3−m,3−ｎからの呼処理信号をLT1−
m,1−ｎを通してディジタル加入者線２−m,2−ｎへそれ
ぞれ送出する。
LT1−m,1−ｎとLAP−D3−m,3−ｎ間のインタフェースメ
ッセージフォーマットを第２図（ａ）に示す。LAP−D3
−m,3−ｎは第２図（ａ）に示すフォーマットのうちQ.9
31メッセージと終端点識別子（以下TEIと記す）とをMUX
4へ送出し、且つMUX4からLAP−D3−m,3−ｎへは第２図
（ａ）に示すフォーマットのうちQ.931メッセージとTEI
とが送出される。なお、第２図（ａ）に示すフラグ，サ
ービスアクセスポイント識別子（以下SAPIと記す）,TE
I,制御フィールド，巡回冗長符号（以下CRCと記す）は
それぞれCCITT勧告Q.921に定義されている。MUX4におい
ては、LAP−D3−m,3−ｎから受信したQ.931メッセージ
に、このLAP−Ｄの属するディジタル加入者線番号と、
このディジタル加入者線上に定義されたTEIに対応するC
ESと、このディジタル加入者線上の通話路を制御する通
話路制御信号とを付加してシリアルデータインタフェー
ス回路（以下SDIと記す）５へ送出する。SDI5では上述
した信号に、さらにHDLCにより定義されたフラグ,CRCを
付加してL16へ送出する。その結果、１次群PCM伝送路７
へは第２図（ｂ）に示されるフォーマットで呼処理信号
が送出される。この呼処理信号は内部に加入者線番号を
含むので、一次群PCM伝送路７上の同一タイムスロット
へ異なるディジタル加入者線上のQ.931メッセージが多
重される。
ッセージフォーマットを第２図（ａ）に示す。LAP−D3
−m,3−ｎは第２図（ａ）に示すフォーマットのうちQ.9
31メッセージと終端点識別子（以下TEIと記す）とをMUX
4へ送出し、且つMUX4からLAP−D3−m,3−ｎへは第２図
（ａ）に示すフォーマットのうちQ.931メッセージとTEI
とが送出される。なお、第２図（ａ）に示すフラグ，サ
ービスアクセスポイント識別子（以下SAPIと記す）,TE
I,制御フィールド，巡回冗長符号（以下CRCと記す）は
それぞれCCITT勧告Q.921に定義されている。MUX4におい
ては、LAP−D3−m,3−ｎから受信したQ.931メッセージ
に、このLAP−Ｄの属するディジタル加入者線番号と、
このディジタル加入者線上に定義されたTEIに対応するC
ESと、このディジタル加入者線上の通話路を制御する通
話路制御信号とを付加してシリアルデータインタフェー
ス回路（以下SDIと記す）５へ送出する。SDI5では上述
した信号に、さらにHDLCにより定義されたフラグ,CRCを
付加してL16へ送出する。その結果、１次群PCM伝送路７
へは第２図（ｂ）に示されるフォーマットで呼処理信号
が送出される。この呼処理信号は内部に加入者線番号を
含むので、一次群PCM伝送路７上の同一タイムスロット
へ異なるディジタル加入者線上のQ.931メッセージが多
重される。
一方、第２図（ｂ）に示されるフォーマットを持つ呼処
理信号を含む１次群PCM伝送路７からの送信は、L16によ
って終端され、この呼処理信号はSDI5へ送出される。
理信号を含む１次群PCM伝送路７からの送信は、L16によ
って終端され、この呼処理信号はSDI5へ送出される。
SDI5においては第２図（ｂ）に示すフォーマットのうち
の加入者線番号,CES,通話路制御信号,Q.931メッセージ
をMUX4に送出する。MUX4においては、この加入者線番号
に対応するディジタル加入者線２−m,2−ｎに属するLAP
−D3−m,3−ｎにQ.931メッセージとCESに対応するTEIと
を送出し、LAP−D3−m,3−ｎにおいては、フラグ,SAPI,
TEI,制御フィールド,CRCを付加して第２図（ａ）に示す
メッセージフォーマットをLT1−m,1−ｎに送出する。
の加入者線番号,CES,通話路制御信号,Q.931メッセージ
をMUX4に送出する。MUX4においては、この加入者線番号
に対応するディジタル加入者線２−m,2−ｎに属するLAP
−D3−m,3−ｎにQ.931メッセージとCESに対応するTEIと
を送出し、LAP−D3−m,3−ｎにおいては、フラグ,SAPI,
TEI,制御フィールド,CRCを付加して第２図（ａ）に示す
メッセージフォーマットをLT1−m,1−ｎに送出する。
このように構成した本実施例では、１次群PCM伝送路７
（又は高次群PCM伝送路）上での呼処理信号伝達のため
に必要とする帯域を少なくするに足る具体的な構成とし
てLAP−D3−m,3−ｎとMUX4とSDI5とを有することによっ
て統計的多重化を実現している。前述したように、従来
の方式では１次群PCM伝送路７′上には（ｉ×16）kb/s
の帯域が必要であるが、本実施例では例えば64kb/sの帯
域に統計的多重化することにより、帯域を少なくするこ
とが可能である。（参考文献：データ通信ハンドブック
第１版，第87頁〜第89頁および第310頁，昭和59年10
月，オーム社発行）。
（又は高次群PCM伝送路）上での呼処理信号伝達のため
に必要とする帯域を少なくするに足る具体的な構成とし
てLAP−D3−m,3−ｎとMUX4とSDI5とを有することによっ
て統計的多重化を実現している。前述したように、従来
の方式では１次群PCM伝送路７′上には（ｉ×16）kb/s
の帯域が必要であるが、本実施例では例えば64kb/sの帯
域に統計的多重化することにより、帯域を少なくするこ
とが可能である。（参考文献：データ通信ハンドブック
第１版，第87頁〜第89頁および第310頁，昭和59年10
月，オーム社発行）。
以上説明したように本発明はディジタル加入者線上の呼
処理信号のうちのレイヤ２を終端するLAP−Ｄ回路と、
このLAP−Ｄ回路に接続され複数の呼処理信号のそれぞ
れにその呼処理信号に対応するディジタル加入者線の番
号とレイヤ２のリンク番号とを付加し且つ判読して多重
分離する多重回路と、この多重回路に接続されPCM伝送
路上の呼処理信号のうちのレイヤ２のフラグとビット誤
り検出をするシリアルデータインタフェース回路とを備
えることにより統計的多重化を行うようにしたので、１
次群又は高次群PCM伝送路上の呼処理信号を含む帯域を
多重するディジタル加入者線上の呼処理信号を含む帯域
の総和よりも少ない帯域で間に合わせることが可能とな
るという効果を有する。
処理信号のうちのレイヤ２を終端するLAP−Ｄ回路と、
このLAP−Ｄ回路に接続され複数の呼処理信号のそれぞ
れにその呼処理信号に対応するディジタル加入者線の番
号とレイヤ２のリンク番号とを付加し且つ判読して多重
分離する多重回路と、この多重回路に接続されPCM伝送
路上の呼処理信号のうちのレイヤ２のフラグとビット誤
り検出をするシリアルデータインタフェース回路とを備
えることにより統計的多重化を行うようにしたので、１
次群又は高次群PCM伝送路上の呼処理信号を含む帯域を
多重するディジタル加入者線上の呼処理信号を含む帯域
の総和よりも少ない帯域で間に合わせることが可能とな
るという効果を有する。
第１図は本発明の多重方式の一実施例を示すブロック
図、第２図は第１図に示す実施例で用いられるメッセー
ジフォーマットの一例を示す図、第３図は従来の多重方
式の一例を示すブロック図である。 １−m,1−n,1′−m,1′−ｎ……ラインターミネーショ
ン回路（LT）、２−m,2−n,2′−m,2′−ｎ……ディジ
タル加入者線、３−m,3−ｎ……LAP−Ｄ回路（LAP−
Ｄ）、4,4′……多重回路（MUX）、５……シリアルデー
タインタフェース回路（SDI）、6,6′……１次群PCM終
端回路（L1）、7,7′……１次群PCM伝送路。
図、第２図は第１図に示す実施例で用いられるメッセー
ジフォーマットの一例を示す図、第３図は従来の多重方
式の一例を示すブロック図である。 １−m,1−n,1′−m,1′−ｎ……ラインターミネーショ
ン回路（LT）、２−m,2−n,2′−m,2′−ｎ……ディジ
タル加入者線、３−m,3−ｎ……LAP−Ｄ回路（LAP−
Ｄ）、4,4′……多重回路（MUX）、５……シリアルデー
タインタフェース回路（SDI）、6,6′……１次群PCM終
端回路（L1）、7,7′……１次群PCM伝送路。
Claims (1)
- 【請求項１】ディジタル加入者線上の呼処理信号のうち
のレイヤ２を終端するLAP−Ｄ回路と、このLAP−Ｄ回路
に接続され複数の呼処理信号のそれぞれにその呼処理信
号に対応するディジタル加入者線の番号とレイヤ２のリ
ンク番号とを付加し且つ判読して多重分離する多重回路
と、この多重回路に接続されPCM伝送路上の呼処理信号
のうちのレイヤ２のフラグとビット誤り検出をするシリ
アルデータインタフェース回路とを備えることにより統
計的多重化を行うことを特徴とする多重方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24004587A JPH0785555B2 (ja) | 1987-09-24 | 1987-09-24 | 多重方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24004587A JPH0785555B2 (ja) | 1987-09-24 | 1987-09-24 | 多重方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6482721A JPS6482721A (en) | 1989-03-28 |
| JPH0785555B2 true JPH0785555B2 (ja) | 1995-09-13 |
Family
ID=17053655
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24004587A Expired - Lifetime JPH0785555B2 (ja) | 1987-09-24 | 1987-09-24 | 多重方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0785555B2 (ja) |
-
1987
- 1987-09-24 JP JP24004587A patent/JPH0785555B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6482721A (en) | 1989-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2890348B2 (ja) | 広帯域網における電話加入者収容方法 | |
| RU2187898C2 (ru) | Способ формирования ячеек данных и устройство и телекоммуникационная система для его осуществления, способ перемещения пакета данных и устройство и телекоммуникационная система для его осуществления | |
| AU652814B2 (en) | Packet switching communications system | |
| EP0250075A3 (en) | Isdn d channel handler | |
| US4922484A (en) | ISDN remote switching unit for accommodating analog and digital lines | |
| CA1169974A (en) | Communication system for connecting a plurality of asynchronous data processing terminals | |
| JPH03248638A (ja) | 多方向多重通信方式 | |
| WO1998024264A1 (en) | System and method for the communication of operation and maintenance, administration and provisioning over an atm network | |
| JPH0632525B2 (ja) | 異なるビツトレートの信号交換用のデイジタル交換回路網 | |
| US4160128A (en) | Digital data transmission system providing multipoint connections | |
| EP0760591A2 (en) | Method and apparatus for interfacing low speed access links to a high speed time multiplexed switch fabric | |
| JPH08280080A (ja) | マルチプレクサおよびデマルチプレクサを用いた固定長パケット・スイッチング装置 | |
| JPS6038064B2 (ja) | 回線パケット複合交換方式 | |
| US5228030A (en) | Time division communication system frame changeover arrangement | |
| US6084887A (en) | Signaling protocol conversion system | |
| JPH0785555B2 (ja) | 多重方式 | |
| JPH0785554B2 (ja) | 多重方式 | |
| KR100476793B1 (ko) | 원격통신네트워크에서사용하기위한메시징프로토콜 | |
| JPH06125399A (ja) | Ｐｂｘの局間制御方式 | |
| AU5786280A (en) | Digital telephone system | |
| JPH0785553B2 (ja) | 多重方式 | |
| US5809029A (en) | Apparatus and method for mapping telecommunications signals onto a subscriber bus | |
| CA1212747A (en) | Voice and data combining and pabx incorporating same | |
| US5875191A (en) | Apparatus and method for mapping telecommunications signals onto a subscriber bus | |
| US4375098A (en) | Digital telecommunications system |