JPH04324626A - ヘテロエピタキシャル基板の製造方法 - Google Patents
ヘテロエピタキシャル基板の製造方法Info
- Publication number
- JPH04324626A JPH04324626A JP12247691A JP12247691A JPH04324626A JP H04324626 A JPH04324626 A JP H04324626A JP 12247691 A JP12247691 A JP 12247691A JP 12247691 A JP12247691 A JP 12247691A JP H04324626 A JPH04324626 A JP H04324626A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- buffer layer
- compound semiconductor
- layer
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はＳｉ基板上に化合物半導
体を結晶成長させたヘテロエピタキシャル基板の製造方
法に関するものである。
体を結晶成長させたヘテロエピタキシャル基板の製造方
法に関するものである。
【０００２】
【従来の技術】発光素子や高感度受光素子，高速電子素
子などは化合物半導体を材料として作製されており、同
じ化合物半導体から成る基板を用いることが望まれるが
、このような化合物半導体基板は一般に高価で面積も小
さく、脆くて比重も大きいなどの欠点がある。このため
、大面積化が可能で軽量，高強度，しかも安価なＳｉ基
板上に化合物半導体を結晶成長させたヘテロエピタキシ
ャル基板が利用されている。かかるヘテロエピタキシャ
ル基板は、通常、（ａ）単結晶が得られない程度の低温
度で化合物半導体をＳｉ基板上に付着してバッファ層を
形成する予備成長工程と、（ｂ）単結晶を結晶成長させ
ることができる高温度で前記バッファ層の上に化合物半
導体を結晶成長させて主化合物半導体層を形成する本成
長工程とから製造されており、上記バッファ層の形成に
よりＳｉ基板上に化合物半導体単結晶の成長を可能なら
しめている。
子などは化合物半導体を材料として作製されており、同
じ化合物半導体から成る基板を用いることが望まれるが
、このような化合物半導体基板は一般に高価で面積も小
さく、脆くて比重も大きいなどの欠点がある。このため
、大面積化が可能で軽量，高強度，しかも安価なＳｉ基
板上に化合物半導体を結晶成長させたヘテロエピタキシ
ャル基板が利用されている。かかるヘテロエピタキシャ
ル基板は、通常、（ａ）単結晶が得られない程度の低温
度で化合物半導体をＳｉ基板上に付着してバッファ層を
形成する予備成長工程と、（ｂ）単結晶を結晶成長させ
ることができる高温度で前記バッファ層の上に化合物半
導体を結晶成長させて主化合物半導体層を形成する本成
長工程とから製造されており、上記バッファ層の形成に
よりＳｉ基板上に化合物半導体単結晶の成長を可能なら
しめている。
【０００３】一方、基板としての特性の一つにキャリア
濃度があり、基板上に作製する素子の種類や性能等に応
じてその値を変えてやる必要がある。これは、主化合物
半導体の結晶成長中にＳｉ，Ｓｅなどのｎ型ドーパント
をドーピングする際のドーピングガスの濃度や流量を制
御することによって行われている。
濃度があり、基板上に作製する素子の種類や性能等に応
じてその値を変えてやる必要がある。これは、主化合物
半導体の結晶成長中にＳｉ，Ｓｅなどのｎ型ドーパント
をドーピングする際のドーピングガスの濃度や流量を制
御することによって行われている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ようにＳｉ基板上に化合物半導体を結晶成長させたヘテ
ロエピタキシャル基板は、その結晶成長中にＳｉが主化
合物半導体層にオートドーピングされ、特にドーパント
をドーピングしなくても１０１５〜１０１８（ｃｍ−３
）程度のｎ型を呈し、例えばトランジスタやＦＥＴなど
を作製する場合に要求される１０１５〜１０１７（ｃｍ
−３）程度の低いキャリア濃度をドーピングガスの濃度
や流量の制御で調節することは極めて困難であった。な
お、主化合物半導体層の結晶成長温度によってＳｉのド
ーピング量、すなわちキャリア濃度を制御することもで
きるが、結晶成長温度は化合物半導体の結晶性に大きな
影響を与えるため好ましくない。
ようにＳｉ基板上に化合物半導体を結晶成長させたヘテ
ロエピタキシャル基板は、その結晶成長中にＳｉが主化
合物半導体層にオートドーピングされ、特にドーパント
をドーピングしなくても１０１５〜１０１８（ｃｍ−３
）程度のｎ型を呈し、例えばトランジスタやＦＥＴなど
を作製する場合に要求される１０１５〜１０１７（ｃｍ
−３）程度の低いキャリア濃度をドーピングガスの濃度
や流量の制御で調節することは極めて困難であった。な
お、主化合物半導体層の結晶成長温度によってＳｉのド
ーピング量、すなわちキャリア濃度を制御することもで
きるが、結晶成長温度は化合物半導体の結晶性に大きな
影響を与えるため好ましくない。
【０００５】本発明は以上の事情を背景として為された
もので、その目的とするところは、低いキャリア濃度領
域でもそれを容易に制御できるヘテロエピタキシャル基
板の製造方法を提供することにある。
もので、その目的とするところは、低いキャリア濃度領
域でもそれを容易に制御できるヘテロエピタキシャル基
板の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】かかる目的を達成するた
めに種々の実験や研究を重ねたところ、前記予備成長工
程において形成するバッファ層の厚さによって主化合物
半導体層のキャリア濃度が変化することを見出した。本
発明は斯る知見に基づいて為されたもので、前記（ａ）
予備成長工程と、（ｂ）本成長工程とを有するヘテロエ
ピタキシャル基板の製造方法において、前記バッファ層
の厚さを変えて前記主化合物半導体層におけるキャリア
濃度を制御するようにしたことを特徴とする。
めに種々の実験や研究を重ねたところ、前記予備成長工
程において形成するバッファ層の厚さによって主化合物
半導体層のキャリア濃度が変化することを見出した。本
発明は斯る知見に基づいて為されたもので、前記（ａ）
予備成長工程と、（ｂ）本成長工程とを有するヘテロエ
ピタキシャル基板の製造方法において、前記バッファ層
の厚さを変えて前記主化合物半導体層におけるキャリア
濃度を制御するようにしたことを特徴とする。
【０００７】
【実施例】以下、本発明の一実施例を図面に基づいて詳
細に説明する。
細に説明する。
【０００８】図２は、本発明方法を適用して製造された
ヘテロエピタキシャル基板１０（以下、単に基板１０と
いう）の構成を説明する図で、Ｓｉ基板１２上にＭＯＣ
ＶＤ（有機金属化学気相成長）装置を用いてバッファ層
１４を形成するとともに、そのバッファ層１４の上にＧ
ａＡｓ層１６を結晶成長させたものである。ＧａＡｓ層
１６は主化合物半導体層に相当するもので、その厚さは
４μｍである。また、バッファ層１４は基板１０の状態
ではＧａＡｓ単結晶にて構成されていてＧａＡｓ層１６
と区別できないとともに、その膜厚はＧａＡｓ層１６に
比較して十分に薄い。本実施例では、このバッファ層１
４の膜厚が９ｎｍ，１８ｎｍ，２７ｎｍの３種類の基板
１０を作製した。
ヘテロエピタキシャル基板１０（以下、単に基板１０と
いう）の構成を説明する図で、Ｓｉ基板１２上にＭＯＣ
ＶＤ（有機金属化学気相成長）装置を用いてバッファ層
１４を形成するとともに、そのバッファ層１４の上にＧ
ａＡｓ層１６を結晶成長させたものである。ＧａＡｓ層
１６は主化合物半導体層に相当するもので、その厚さは
４μｍである。また、バッファ層１４は基板１０の状態
ではＧａＡｓ単結晶にて構成されていてＧａＡｓ層１６
と区別できないとともに、その膜厚はＧａＡｓ層１６に
比較して十分に薄い。本実施例では、このバッファ層１
４の膜厚が９ｎｍ，１８ｎｍ，２７ｎｍの３種類の基板
１０を作製した。
【０００９】以下、上記基板１０の作製方法について、
図１のタイムチャートを参照しつつ詳しく説明する。先
ず、直径２インチのＳｉ基板１２を有機溶剤で超音波洗
浄した後、超純水ですすぎ、フッ酸水溶液で表面の酸化
膜をエッチング除去した。これを再度超純水ですすぎ、
窒素で乾燥させてＭＯＣＶＤ装置の反応炉内に装入した
。なお、Ｓｉ基板１２の表面、すなわちＧａＡｓ層１６
が形成される面の面方位は、（１００）から［１１０］
方向に２゜オフさせられている。
図１のタイムチャートを参照しつつ詳しく説明する。先
ず、直径２インチのＳｉ基板１２を有機溶剤で超音波洗
浄した後、超純水ですすぎ、フッ酸水溶液で表面の酸化
膜をエッチング除去した。これを再度超純水ですすぎ、
窒素で乾燥させてＭＯＣＶＤ装置の反応炉内に装入した
。なお、Ｓｉ基板１２の表面、すなわちＧａＡｓ層１６
が形成される面の面方位は、（１００）から［１１０］
方向に２゜オフさせられている。
【００１０】次に、反応炉内に装入されたＳｉ基板１２
を、水素雰囲気中で図１の（ａ） に示すように１００
０℃で１５分間熱処理し、続いて図１の（ｂ） に示す
ように４５０℃まで降温して、純度９９．９９９％以上
の水素をキャリアガスとしてトリメチルガリウム（ＴＭ
Ｇ）およびアルシン（ＡｓＨ３ ）を反応炉内に導入し
、バッファ層１４を形成した。４５０℃ではＧａＡｓの
単結晶は得られず、この段階のバッファ層１４は多結晶
若しくはアモルファス状態である。また、このバッファ
層１４の成長時間ｔ（図１参照）、すなわち上記原料ガ
スの導入時間は、バッファ層１４の膜厚に比例し、この
実施例では膜厚が９ｎｍの場合は１分、１８ｎｍの場合
は２分、２７ｎｍの場合は３分である。このように多結
晶若しくはアモルファス状態のバッファ層１４を形成す
る工程が予備成長工程である。
を、水素雰囲気中で図１の（ａ） に示すように１００
０℃で１５分間熱処理し、続いて図１の（ｂ） に示す
ように４５０℃まで降温して、純度９９．９９９％以上
の水素をキャリアガスとしてトリメチルガリウム（ＴＭ
Ｇ）およびアルシン（ＡｓＨ３ ）を反応炉内に導入し
、バッファ層１４を形成した。４５０℃ではＧａＡｓの
単結晶は得られず、この段階のバッファ層１４は多結晶
若しくはアモルファス状態である。また、このバッファ
層１４の成長時間ｔ（図１参照）、すなわち上記原料ガ
スの導入時間は、バッファ層１４の膜厚に比例し、この
実施例では膜厚が９ｎｍの場合は１分、１８ｎｍの場合
は２分、２７ｎｍの場合は３分である。このように多結
晶若しくはアモルファス状態のバッファ層１４を形成す
る工程が予備成長工程である。
【００１１】その後、図１の（ｃ） に示すように７０
０℃まで昇温して、上記と同様に純度９９．９９９％以
上の水素をキャリアガスとしてトリメチルガリウム（Ｔ
ＭＧ）およびアルシン（ＡｓＨ３ ）を反応炉内に導入
し、ＧａＡｓを１μｍだけ結晶成長させた。前記バッフ
ァ層１４は、７００℃への昇温過程で単結晶となり、Ｇ
ａＡｓはそのバッファ層１４のＧａＡｓ単結晶を種結晶
として結晶成長させられる。続いて、このようにして形
成された１μｍのＧａＡｓ内の結晶欠陥を低減するため
、図１の（ｄ） に示すように２００℃〜９００℃の熱
サイクルを行い、その後、その結晶欠陥の少ない１μｍ
のＧａＡｓの上に図１の（ｅ） に示すように更に７０
０℃で３μｍのＧａＡｓを結晶成長させた。これにより
、Ｓｉ基板１２上に４μｍのＧａＡｓ層１６が形成され
たことになる。図２の破線は上記熱サイクルが行われた
位置、すなわち基板１０の表面から３μｍの深さ位置を
表している。このようにバッファ層１４の上に４μｍの
ＧａＡｓ層１６を形成する工程が本成長工程である。
０℃まで昇温して、上記と同様に純度９９．９９９％以
上の水素をキャリアガスとしてトリメチルガリウム（Ｔ
ＭＧ）およびアルシン（ＡｓＨ３ ）を反応炉内に導入
し、ＧａＡｓを１μｍだけ結晶成長させた。前記バッフ
ァ層１４は、７００℃への昇温過程で単結晶となり、Ｇ
ａＡｓはそのバッファ層１４のＧａＡｓ単結晶を種結晶
として結晶成長させられる。続いて、このようにして形
成された１μｍのＧａＡｓ内の結晶欠陥を低減するため
、図１の（ｄ） に示すように２００℃〜９００℃の熱
サイクルを行い、その後、その結晶欠陥の少ない１μｍ
のＧａＡｓの上に図１の（ｅ） に示すように更に７０
０℃で３μｍのＧａＡｓを結晶成長させた。これにより
、Ｓｉ基板１２上に４μｍのＧａＡｓ層１６が形成され
たことになる。図２の破線は上記熱サイクルが行われた
位置、すなわち基板１０の表面から３μｍの深さ位置を
表している。このようにバッファ層１４の上に４μｍの
ＧａＡｓ層１６を形成する工程が本成長工程である。
【００１２】そして、このようにして作製したバッファ
層１４の厚さが９ｎｍ，１８ｎｍ，２７ｎｍの３種類の
基板１０について、表面のエッチングと容量−電圧特性
測定とを繰り返すことにより、それぞれの基板１０の表
面からの深さ方向におけるキャリア濃度の変化を調べた
。図３はその測定結果であり、実線，一点鎖線，および
二点鎖線はそれぞれバッファ層１４の厚さが９ｎｍ、１
８ｎｍ，および２７ｎｍの場合である。かかる図３から
明らかなように、Ｓｉ基板１２との界面付近すなわち深
さが４μｍ付近の部分、および熱サイクル挿入箇所すな
わち深さが３μｍ付近の部分においては、Ｓｉの拡散の
ためと考えられるキャリア濃度の高い領域が存在するが
、それより上すなわち深さが３μｍ以下の領域では、バ
ッファ層１４の厚さと逆の相関を持ってキャリア濃度が
変化していることが判る。したがって、キャリア濃度が
１０１５〜１０１７（ｃｍ−３）程度の低キャリア濃度
領域においても、バッファ層１４の厚さすなわち成長時
間ｔを制御することにより、ＧａＡｓ層１６のキャリア
濃度を容易に調節できるのである。
層１４の厚さが９ｎｍ，１８ｎｍ，２７ｎｍの３種類の
基板１０について、表面のエッチングと容量−電圧特性
測定とを繰り返すことにより、それぞれの基板１０の表
面からの深さ方向におけるキャリア濃度の変化を調べた
。図３はその測定結果であり、実線，一点鎖線，および
二点鎖線はそれぞれバッファ層１４の厚さが９ｎｍ、１
８ｎｍ，および２７ｎｍの場合である。かかる図３から
明らかなように、Ｓｉ基板１２との界面付近すなわち深
さが４μｍ付近の部分、および熱サイクル挿入箇所すな
わち深さが３μｍ付近の部分においては、Ｓｉの拡散の
ためと考えられるキャリア濃度の高い領域が存在するが
、それより上すなわち深さが３μｍ以下の領域では、バ
ッファ層１４の厚さと逆の相関を持ってキャリア濃度が
変化していることが判る。したがって、キャリア濃度が
１０１５〜１０１７（ｃｍ−３）程度の低キャリア濃度
領域においても、バッファ層１４の厚さすなわち成長時
間ｔを制御することにより、ＧａＡｓ層１６のキャリア
濃度を容易に調節できるのである。
【００１３】なお、上例ではＳｉ基板１２上にＧａＡｓ
層１６を設けた場合について説明したが、ＧａＰ，Ｉｎ
Ｐなどの ＩＩＩ−Ｖ族化合物半導体やその他の化合物
半導体をＳｉ基板上に結晶成長させる場合にも本発明は
同様に適用され得る。
層１６を設けた場合について説明したが、ＧａＰ，Ｉｎ
Ｐなどの ＩＩＩ−Ｖ族化合物半導体やその他の化合物
半導体をＳｉ基板上に結晶成長させる場合にも本発明は
同様に適用され得る。
【００１４】また、前記実施例ではバッファ層１４の厚
さを成長時間ｔによって制御しているが、原料ガスの濃
度や流量によってバッファ層１４の厚さを制御すること
もできる。
さを成長時間ｔによって制御しているが、原料ガスの濃
度や流量によってバッファ層１４の厚さを制御すること
もできる。
【００１５】また、前記実施例ではＧａＡｓ層１６の結
晶成長途中に熱サイクルを挿入しているが、この熱サイ
クルを省略することもできる。その場合には、熱サイク
ルによるキャリア濃度の上昇が回避される。
晶成長途中に熱サイクルを挿入しているが、この熱サイ
クルを省略することもできる。その場合には、熱サイク
ルによるキャリア濃度の上昇が回避される。
【００１６】また、前記実施例ではＳｉ基板１２上にＧ
ａＡｓ層１６を形成した基板１０の製造方法について説
明したが、ＧａＡｓ層１６を素子の一部として用いてそ
の上に連続して化合物半導体を結晶成長させることもで
きる。言い換えれば、１回の結晶成長でデバイス用多層
膜まで作製する場合において、そのバッファ領域やベー
ス領域のキャリア濃度を本発明方法に従って制御するこ
ともできるのである。
ａＡｓ層１６を形成した基板１０の製造方法について説
明したが、ＧａＡｓ層１６を素子の一部として用いてそ
の上に連続して化合物半導体を結晶成長させることもで
きる。言い換えれば、１回の結晶成長でデバイス用多層
膜まで作製する場合において、そのバッファ領域やベー
ス領域のキャリア濃度を本発明方法に従って制御するこ
ともできるのである。
【００１７】また、前記実施例ではＭＯＣＶＤ装置を用
いて有機金属化学気相成長法により化合物半導体を結晶
成長させる場合について説明したが、分子線エピタキシ
ー法によるものなど、他のエピタキシャル成長装置を用
いることもできる。化合物半導体を結晶成長させる際の
温度条件等についても適宜変更できる。
いて有機金属化学気相成長法により化合物半導体を結晶
成長させる場合について説明したが、分子線エピタキシ
ー法によるものなど、他のエピタキシャル成長装置を用
いることもできる。化合物半導体を結晶成長させる際の
温度条件等についても適宜変更できる。
【００１８】その他一々例示はしないが、本発明は当業
者の知識に基づいて種々の変更，改良を加えた態様で実
施することができる。
者の知識に基づいて種々の変更，改良を加えた態様で実
施することができる。
【００１９】
【発明の効果】以上詳述したように、本発明のヘテロエ
ピタキシャル基板の製造方法によれば、予備成長工程に
おいて形成するバッファ層の厚さを変えることにより、
主化合物半導体層のキャリア濃度を１０１７（ｃｍ−３
）程度以下の低キャリア濃度領域においても容易に制御
することができるのである。
ピタキシャル基板の製造方法によれば、予備成長工程に
おいて形成するバッファ層の厚さを変えることにより、
主化合物半導体層のキャリア濃度を１０１７（ｃｍ−３
）程度以下の低キャリア濃度領域においても容易に制御
することができるのである。
【図１】図２のヘテロエピタキシャル基板を本発明方法
に従って製造する際の温度履歴を示すタイムチャートで
ある。
に従って製造する際の温度履歴を示すタイムチャートで
ある。
【図２】本発明方法に従って製造されたヘテロエピタキ
シャル基板の構造図である。
シャル基板の構造図である。
【図３】バッファ層の厚さが異なる３種類のヘテロエピ
タキシャル基板の表面からの深さ方向におけるキャリア
濃度変化を示す図である。
タキシャル基板の表面からの深さ方向におけるキャリア
濃度変化を示す図である。
１０：ヘテロエピタキシャル基板
１２：Ｓｉ基板
１４：バッファ層
Claims (1)
- 【請求項１】 単結晶が得られない程度の低温度で化
合物半導体をＳｉ基板上に付着してバッファ層を形成す
る予備成長工程と、単結晶を結晶成長させることができ
る高温度で前記バッファ層の上に化合物半導体を結晶成
長させて主化合物半導体層を形成する本成長工程とを有
するヘテロエピタキシャル基板の製造方法において、前
記バッファ層の厚さを変えて前記主化合物半導体層にお
けるキャリア濃度を制御するようにしたことを特徴とす
るヘテロエピタキシャル基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247691A JPH04324626A (ja) | 1991-04-24 | 1991-04-24 | ヘテロエピタキシャル基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12247691A JPH04324626A (ja) | 1991-04-24 | 1991-04-24 | ヘテロエピタキシャル基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04324626A true JPH04324626A (ja) | 1992-11-13 |
Family
ID=14836793
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12247691A Pending JPH04324626A (ja) | 1991-04-24 | 1991-04-24 | ヘテロエピタキシャル基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04324626A (ja) |
-
1991
- 1991-04-24 JP JP12247691A patent/JPH04324626A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US5019529A (en) | Heteroepitaxial growth method | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JPH03132016A (ja) | 結晶の形成方法 | |
| JP3369304B2 (ja) | 化合物半導体結晶層の成長方法 | |
| JP2845464B2 (ja) | 化合物半導体の成長方法 | |
| JPH04324626A (ja) | ヘテロエピタキシャル基板の製造方法 | |
| JP5954677B2 (ja) | ＩＩＩ／ＶＳｉテンプレートの製造方法およびＩＩＩ／Ｖ半導体ベースの半導体部品をモノリシック集積化する方法 | |
| KR100477075B1 (ko) | 질화물 반도체 제조방법 | |
| JP2853226B2 (ja) | 半導体装置およびその製造方法 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPH01179788A (ja) | Ｓｉ基板上への３−５族化合物半導体結晶の成長方法 | |
| JPH0786159A (ja) | 化合物半導体の成長方法 | |
| JPH01179797A (ja) | 半導体結晶成長方法 | |
| JPH047819A (ja) | ＧａＡｓ薄膜 | |
| JPS63129616A (ja) | 半導体装置及びその形成方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH09181095A (ja) | 半導体装置の製造方法 | |
| JPH0573335B2 (ja) | ||
| JPH03270236A (ja) | 半導体装置の製造方法 | |
| JPH06188164A (ja) | エピタキシャル成長用基板及びエピタキシャル成長方法 | |
| JPH09106949A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH05234907A (ja) | ＧａＡｓ基板及びＧａＡｓ基板の製造方法 |