JPH0786522B2 - 接点データ読み込み回路 - Google Patents
接点データ読み込み回路Info
- Publication number
- JPH0786522B2 JPH0786522B2 JP62233749A JP23374987A JPH0786522B2 JP H0786522 B2 JPH0786522 B2 JP H0786522B2 JP 62233749 A JP62233749 A JP 62233749A JP 23374987 A JP23374987 A JP 23374987A JP H0786522 B2 JPH0786522 B2 JP H0786522B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- potential
- resistance
- capacitance
- transmission circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 リミットスイッチ等の接点の開閉による入力をアイソレ
ータを介して読み込む接点データ読み込み回路に関す
る。
ータを介して読み込む接点データ読み込み回路に関す
る。
第３図はこの種の接点データ読み込み回路の従来例を示
す回路図である。
す回路図である。
フォトカプラー31は電流制限抵抗４および伝送回路３を
介して入力側が外部のリミットスイッチの接点１に接続
され、直流電流33は伝送回路用電源である。出力側は抵
抗32を介して高位電源12と接地13とに接続されており、
抵抗５は負荷電圧安定用抵抗である。接点１が開かれる
とフォトカプラー31はオフとなり、抵抗32とフォトカプ
ラー31の接合点34の電位は論理レベルで“H"となり、接
点１が閉じたときはフォトカプラー31がオンに転じて接
合点34の電位は論理レベルで“L"となるので、システム
側（不図示）は接合点34の電位を示す信号▲▼に
より接点１の開閉を知ることができる。
介して入力側が外部のリミットスイッチの接点１に接続
され、直流電流33は伝送回路用電源である。出力側は抵
抗32を介して高位電源12と接地13とに接続されており、
抵抗５は負荷電圧安定用抵抗である。接点１が開かれる
とフォトカプラー31はオフとなり、抵抗32とフォトカプ
ラー31の接合点34の電位は論理レベルで“H"となり、接
点１が閉じたときはフォトカプラー31がオンに転じて接
合点34の電位は論理レベルで“L"となるので、システム
側（不図示）は接合点34の電位を示す信号▲▼に
より接点１の開閉を知ることができる。
上述した従来の接点データ読み込み回路は、入力側で伝
送回路３が断線した場合にもフォトカプラー31はオフと
なるので、接合点34の電位は接点１が開いた場合と同様
に論理レベルが“H"となり、信号▲▼をシステム
側が読み込んでも、接点１の開状態を示すのか、伝送回
路３の断線を示すのかの判別ができないという欠点があ
る。
送回路３が断線した場合にもフォトカプラー31はオフと
なるので、接合点34の電位は接点１が開いた場合と同様
に論理レベルが“H"となり、信号▲▼をシステム
側が読み込んでも、接点１の開状態を示すのか、伝送回
路３の断線を示すのかの判別ができないという欠点があ
る。
本発明の接点データ読み込み回路は、 交流接点およびその両端子間に接続されたダイオード
と、 前記交流接点に接続され、該交流接点が閉じられたとき
は交流電流を、また開かれたときはダイオードを介して
順方向に半波整流電流を導通する伝送回路と、 第１の電位と第２の電位との間に並列に接続された第１
および第２の抵抗容量直列回路と、 入力側が極性を順方向に伝送回路に接続され、出力側が
第１の抵抗容量直列回路の容量に並列接続された第１の
フォトカプラーと、 入力側が極性を逆方向に伝送回路に接続され、出力側が
第２の抵抗容量直列回路の容量に並列接続された第２の
フォトカプラーと、 第１および第２の抵抗容量直列回路それぞれの抵抗と容
量の接合点電位を入力して、交流接点の開閉状態または
伝送回路の断線状態を示すデータを出力する論理ゲート
を有している。
と、 前記交流接点に接続され、該交流接点が閉じられたとき
は交流電流を、また開かれたときはダイオードを介して
順方向に半波整流電流を導通する伝送回路と、 第１の電位と第２の電位との間に並列に接続された第１
および第２の抵抗容量直列回路と、 入力側が極性を順方向に伝送回路に接続され、出力側が
第１の抵抗容量直列回路の容量に並列接続された第１の
フォトカプラーと、 入力側が極性を逆方向に伝送回路に接続され、出力側が
第２の抵抗容量直列回路の容量に並列接続された第２の
フォトカプラーと、 第１および第２の抵抗容量直列回路それぞれの抵抗と容
量の接合点電位を入力して、交流接点の開閉状態または
伝送回路の断線状態を示すデータを出力する論理ゲート
を有している。
伝送回路の電源として交流電源を用い、かつ２個のフォ
トカプラーの入力側を互いに逆方向に伝送回路に接続す
ることにより、接点が閉状態のときは第１のフォトカプ
ラーに順方向の半波整流電流を、第２のフォトカプラー
に逆方向の半波整流電流を、それぞれ継続的に流入させ
て両フォトカプラーを交互にオンとし、接点が開状態の
ときは接点に並列に設置したダイオードを通して順方向
の半波整流電流のみを伝送回路に通電して第１のフォト
カプラーのみを周期的にオンとし、伝送回路が断線した
ときは両フォトカプラーをオフ状態とし、以上三つの状
態に対応する出力側の２個の抵抗容量直列回路の容量の
電圧レベルを論理ゲートを介して判別することにより、
システム側で接点の開または閉状態と伝送回路の断線発
生をそれぞれ認識することができる。
トカプラーの入力側を互いに逆方向に伝送回路に接続す
ることにより、接点が閉状態のときは第１のフォトカプ
ラーに順方向の半波整流電流を、第２のフォトカプラー
に逆方向の半波整流電流を、それぞれ継続的に流入させ
て両フォトカプラーを交互にオンとし、接点が開状態の
ときは接点に並列に設置したダイオードを通して順方向
の半波整流電流のみを伝送回路に通電して第１のフォト
カプラーのみを周期的にオンとし、伝送回路が断線した
ときは両フォトカプラーをオフ状態とし、以上三つの状
態に対応する出力側の２個の抵抗容量直列回路の容量の
電圧レベルを論理ゲートを介して判別することにより、
システム側で接点の開または閉状態と伝送回路の断線発
生をそれぞれ認識することができる。
〔実施例〕 次に、本発明の実施例を図面を参照して説明する。
第１図は本発明の接点データ読み込み回路の一実施例を
示す回路図、第２図は本実施例の動作を説明するタイム
チャートとである。
示す回路図、第２図は本実施例の動作を説明するタイム
チャートとである。
外部に設置されたリミットスイッチ等の接点１には、ダ
イオード２が並列接続されており、伝送回路３には２個
のフォトカプラー71および72の入力側が、それぞれダイ
オード２に対して順方向と逆方向に接続されている。伝
送回路用電源としては交流電源６が用いられ、抵抗４お
よび５は上述した従来例の回路と同様のものである。抵
抗81と容量91、および抵抗82と容量92よりなる２個の抵
抗容量直列回路は互いに並列に高位電源12と接地13との
間に接続される。各フォトカプラー71および72の有する
フォトトランジスタのコレクタは、それぞれ抵抗81と容
量91の接合点14と抵抗82と容量92の接合点15に接続さ
れ、またエミッタはそれぞれ接地13に接続されている。
負論理オアゲート10は接合点14および15の電位を入力
し、接点１の開閉状態を示す信号▲▼を出力する。
ナンドゲート11は接合点14および15を入力し、伝送回路
３の断線を報じる信号▲▼を出力する。
イオード２が並列接続されており、伝送回路３には２個
のフォトカプラー71および72の入力側が、それぞれダイ
オード２に対して順方向と逆方向に接続されている。伝
送回路用電源としては交流電源６が用いられ、抵抗４お
よび５は上述した従来例の回路と同様のものである。抵
抗81と容量91、および抵抗82と容量92よりなる２個の抵
抗容量直列回路は互いに並列に高位電源12と接地13との
間に接続される。各フォトカプラー71および72の有する
フォトトランジスタのコレクタは、それぞれ抵抗81と容
量91の接合点14と抵抗82と容量92の接合点15に接続さ
れ、またエミッタはそれぞれ接地13に接続されている。
負論理オアゲート10は接合点14および15の電位を入力
し、接点１の開閉状態を示す信号▲▼を出力する。
ナンドゲート11は接合点14および15を入力し、伝送回路
３の断線を報じる信号▲▼を出力する。
なお、２個の抵抗容量直列回路は、いずれもそれらの時
定数が十分大きいものとする。
定数が十分大きいものとする。
次に、本実施例の動作をタイムチャートを参照して説明
する。
する。
接点１が閉じている状態で、時刻t0に伝送回路３を流れ
る電流ｉが逆方向から順方向に転じるものとする。時刻
t1で電流ｉの値がフォトカプラー71の有する入力LEDの
点灯閾値を越えるとフォトカプラー71はオンとされ、容
量91の電荷は急速に放電し、接合点14の電位は接地（０
ボルト）に等しくなる。このとき（時刻t1）、フォトカ
プラー72はオフ状態にあるため、それ以前より抵抗82を
介して容量92は電源12より充電され、接合点15の電位は
高くなりつつあるが、抵抗82と容量92の直列回路の時定
数が大きいためその上昇速度は遅い。時刻t2でフォトカ
プラー71はオフに転じて容量91の充電が抵抗81を介して
開始され、時刻t3でフォトカプラー72の有する入力LED
の転送閾値を逆方向の電流ｉの値が越えると、フォトカ
プラー72は急速に放電し、接合点15の電位は接地電位と
なる。このとき（時刻t3）の接合点15の電位は上述した
理由によりそれ程上昇しておらず、また接合点14の電位
は更にそれよりも低位にある。以後、同様の容量91およ
び92充放電動作が交互に繰り返されるので、接合点14お
よび15の電位は常に論理入力レベルで“L"であり、負論
理オアゲート10の出力信号ONはレベル“L"を保持し、接
点１の閉状態を報知する。
る電流ｉが逆方向から順方向に転じるものとする。時刻
t1で電流ｉの値がフォトカプラー71の有する入力LEDの
点灯閾値を越えるとフォトカプラー71はオンとされ、容
量91の電荷は急速に放電し、接合点14の電位は接地（０
ボルト）に等しくなる。このとき（時刻t1）、フォトカ
プラー72はオフ状態にあるため、それ以前より抵抗82を
介して容量92は電源12より充電され、接合点15の電位は
高くなりつつあるが、抵抗82と容量92の直列回路の時定
数が大きいためその上昇速度は遅い。時刻t2でフォトカ
プラー71はオフに転じて容量91の充電が抵抗81を介して
開始され、時刻t3でフォトカプラー72の有する入力LED
の転送閾値を逆方向の電流ｉの値が越えると、フォトカ
プラー72は急速に放電し、接合点15の電位は接地電位と
なる。このとき（時刻t3）の接合点15の電位は上述した
理由によりそれ程上昇しておらず、また接合点14の電位
は更にそれよりも低位にある。以後、同様の容量91およ
び92充放電動作が交互に繰り返されるので、接合点14お
よび15の電位は常に論理入力レベルで“L"であり、負論
理オアゲート10の出力信号ONはレベル“L"を保持し、接
点１の閉状態を報知する。
次に、接点１が開かれると、ダイオード２を通して順方
向にのみ半波整流電流が流れ、フォトカプラー71のみが
その都度オンとされ、フォトカプラー72はオフのままと
なる。したがって容量91のみが上述した充放電動作を繰
返すため、接合点14の電位の論理入力レベルは同様に
“L"であり、一方、接合点15の電位は上昇を継続してあ
る時点で論理入力レベル“H"を超える。以後、負論理オ
アゲート10の出力する信号ONはレベル“H"に転じ、接点
１が開状態に転じたことを報知する。
向にのみ半波整流電流が流れ、フォトカプラー71のみが
その都度オンとされ、フォトカプラー72はオフのままと
なる。したがって容量91のみが上述した充放電動作を繰
返すため、接合点14の電位の論理入力レベルは同様に
“L"であり、一方、接合点15の電位は上昇を継続してあ
る時点で論理入力レベル“H"を超える。以後、負論理オ
アゲート10の出力する信号ONはレベル“H"に転じ、接点
１が開状態に転じたことを報知する。
伝送回路３に断線が発生したときはフォトカプラー71お
よび72には電流ｉを流入せず、したがってフォトカプラ
ー71および72はいずれもオフとされ、接合点電位14およ
び15は高位電位12に等しい値を継続し、ナンドゲート11
はレベル“L"の信号ALMを出力して断線の発生を報知す
る。
よび72には電流ｉを流入せず、したがってフォトカプラ
ー71および72はいずれもオフとされ、接合点電位14およ
び15は高位電位12に等しい値を継続し、ナンドゲート11
はレベル“L"の信号ALMを出力して断線の発生を報知す
る。
以上説明したように本発明は、外部作用により開閉動作
を行う接点にダイオードを並列接続し、伝送回路の電源
として交流電源を用い、かつ２個のフォトカプラーの入
力側を互いに逆方向に伝送回路に接続し、出力側はそれ
ぞれ抵抗容量直列回路の容量に並列接続して、容量の充
放電レベルを論理ゲートを用いて監視することにより、
接点の開閉状態、または伝送回路の断線状態を容易に知
ることができ、また断線検出のための増加コストはIC中
の余剰ゲートの利用により低く抑えられ、実装面積の点
でも有効であるという効果がある。
を行う接点にダイオードを並列接続し、伝送回路の電源
として交流電源を用い、かつ２個のフォトカプラーの入
力側を互いに逆方向に伝送回路に接続し、出力側はそれ
ぞれ抵抗容量直列回路の容量に並列接続して、容量の充
放電レベルを論理ゲートを用いて監視することにより、
接点の開閉状態、または伝送回路の断線状態を容易に知
ることができ、また断線検出のための増加コストはIC中
の余剰ゲートの利用により低く抑えられ、実装面積の点
でも有効であるという効果がある。
第１図は本発明の接点データ読み込み回路の一実施例を
示す回路図、第２図は本実施例の動作を説明するタイム
チャート、第３図は接点データ読み込み回路の従来例の
回路図である。 １……接点、２……ダイオード、 ３……伝送回路、4,5……抵抗、 ６……交流電源、 71,72……フォトカプラー、 81,82……抵抗、91,92……容量、 10……負論理オアゲート、 11……ナンドゲート、 12……高位電源、13……接地、 14,15……接合点、ｉ……電流、 ALM……断線信号、ON……開閉信号、 t0〜t3……時刻。
示す回路図、第２図は本実施例の動作を説明するタイム
チャート、第３図は接点データ読み込み回路の従来例の
回路図である。 １……接点、２……ダイオード、 ３……伝送回路、4,5……抵抗、 ６……交流電源、 71,72……フォトカプラー、 81,82……抵抗、91,92……容量、 10……負論理オアゲート、 11……ナンドゲート、 12……高位電源、13……接地、 14,15……接合点、ｉ……電流、 ALM……断線信号、ON……開閉信号、 t0〜t3……時刻。
Claims (1)
- 【請求項１】交流接点およびその両端子間に接続された
ダイオードと、 前記交流接点に接続され、該交流接点が閉じられたとき
は交流電流を、また開かれたときはダイオードを介して
順方向に半波整流電流を導通する伝送回路と、 第１の電位と第２の電位との間に並列に接続された第１
および第２の抵抗容量直列回路と、 入力側が極性を順方向に伝送回路に接続され、出力側が
第１の抵抗容量直列回路の容量に並列接続された第１の
フォトカプラーと、 入力側が極性を逆方向に伝送回路に接続され、出力側が
第２の抵抗容量直列回路の容量に並列接続された第２の
フォトカプラーと、 第１および第２の抵抗容量直列回路それぞれの抵抗と容
量の接合点電位を入力して、交流接点の開閉状態または
伝送回路の断線状態を示すデータを出力する論理ゲート
を有する接点データ読み込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233749A JPH0786522B2 (ja) | 1987-09-19 | 1987-09-19 | 接点データ読み込み回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62233749A JPH0786522B2 (ja) | 1987-09-19 | 1987-09-19 | 接点データ読み込み回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6478172A JPS6478172A (en) | 1989-03-23 |
| JPH0786522B2 true JPH0786522B2 (ja) | 1995-09-20 |
Family
ID=16959974
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62233749A Expired - Lifetime JPH0786522B2 (ja) | 1987-09-19 | 1987-09-19 | 接点データ読み込み回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0786522B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010028711A (ja) * | 2008-07-24 | 2010-02-04 | Yazaki Corp | リレー駆動装置 |
| JP2013215005A (ja) * | 2013-07-17 | 2013-10-17 | Yazaki Corp | リレー駆動装置のリレーの同時オン防止回路 |
| KR101480642B1 (ko) | 2013-10-15 | 2015-01-09 | 엘에스산전 주식회사 | 이벤트 입력모듈 |
-
1987
- 1987-09-19 JP JP62233749A patent/JPH0786522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6478172A (en) | 1989-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0294880A2 (en) | Differential amplifier and current sensing circuit including such an amplifier | |
| KR0135532B1 (ko) | 반도체 디바이스 구동용 회로장치 | |
| JPS6170818A (ja) | なるべく無接触動作する電子スイツチ装置 | |
| US4409538A (en) | Charge control circuit | |
| KR19990013384A (ko) | 재충전가능한 바테리 셀의 충전 및 방전을 제어하는데 적합한양방향 전류 제어 회로 | |
| CN207382017U (zh) | 一种电池管理系统的充电器检测电路以及电池管理系统 | |
| US6967520B2 (en) | Gate drive circuit, which makes the gate-charge flow back to the load and the main power source | |
| US4953070A (en) | Method for transverse-current-free operation of a push-pull circuit, and apparatus for performing the method | |
| CN217954698U (zh) | 一种断线检测电路 | |
| JPH0786522B2 (ja) | 接点データ読み込み回路 | |
| CN113358915B (zh) | 电压信号检测电路、供电装置及用电装置 | |
| CN210629083U (zh) | 一种漏电保护装置及用电设备 | |
| CN115313551B (zh) | 电池充电保护芯片和电池装置 | |
| US4283638A (en) | Field effect transistor switched temperature control circuit | |
| CN112285537B (zh) | 一种用于变频器主电路自诊断的电路及方法 | |
| CN223024085U (zh) | 防反接电路 | |
| JPS59208937A (ja) | 半導体スイツチ素子の駆動制御装置 | |
| JP2573836B2 (ja) | 転轍機出力信号極性検出回路 | |
| JP2681632B2 (ja) | 交流２線式無接点スイッチ | |
| SU1707756A1 (ru) | Безопасный логический элемент | |
| JPH0661962A (ja) | 半導体フライングキャパシタ・マルチプレクサ | |
| JP2656532B2 (ja) | 電路状態検出装置およびそれを用いた電気装置 | |
| SU696434A1 (ru) | Источник питани с защитой | |
| JPS607415B2 (ja) | 検出スイッチ | |
| JP3215020B2 (ja) | バッテリ回路 |