JPH0786748A - 多層回路板の製造法 - Google Patents

多層回路板の製造法

Info

Publication number
JPH0786748A
JPH0786748A JP6807691A JP6807691A JPH0786748A JP H0786748 A JPH0786748 A JP H0786748A JP 6807691 A JP6807691 A JP 6807691A JP 6807691 A JP6807691 A JP 6807691A JP H0786748 A JPH0786748 A JP H0786748A
Authority
JP
Japan
Prior art keywords
circuit
fusible
conductive
forming
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6807691A
Other languages
English (en)
Inventor
Robert Daigle
ロバート・デイグル
Samuel Malbaurn
サミュエル・マルボーン
David Noddin
デイビッド・ノディン
G Robert Traut
ジー・ロバート・トラウト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rogers Corp
Original Assignee
Rogers Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rogers Corp filed Critical Rogers Corp
Publication of JPH0786748A publication Critical patent/JPH0786748A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/015—Fluoropolymer, e.g. polytetrafluoroethylene [PTFE]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/3154—Of fluorinated addition polymer from unsaturated monomers
    • Y10T428/31544—Addition polymer is perhalogenated

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 （修正有） 【目的】 多層回路を形成する方法を提供する。 【構成】 形成した回路を有する誘電基体からなる複数
の回路層を一つを他の上において積重する。誘電基体を
フルオロポリマーを基にした基体の如き溶融結合を受け
ることができるポリマー材料からなる。可融性導電性結
合材料２１（例えばはんだ）を選択露出回路トレース上
に積重前に付与し、次いで全積重体を熱及び圧力の下に
積層させて同時に基体及び導電性層を溶融し、固体導電
性相互接続を有する一体的多層回路を形成する。

Description

【発明の詳細な説明】
【０００１】本発明は一般的に多層回路板及びマルチチ
ツプモジユールの製造法に関する。特に本発明は、回路
層間の相互接続を可融性導電性材料を利用する単一溶融
結合積層工程で達成できる多層回路の新規にして改良さ
れた製造法に関する。好ましい実施態様において、この
溶融結合は中間結合層の必要なしに達成される。
【０００２】多層回路は良く知られており、間隔を置い
た回路トレース上の選択位置間の相互接続を有する積重
された基体／回路トレース集成体の多数からなってい
る。これらの回路はしばしはストリツプライン又はマイ
クロストリツプ回路として形成され、マイクロウエーブ
アンテナ及び他のマイクロウエーブ用途において特に有
用性が見出されている。これらの回路は又マルチチツプ
モジユールの製造にも使用される。多層回路の従来の製
造法は時には完成集成体を作るため多重結合サイクルを
必要としている。基体が共に結合されたら、孔を介して
結合集成体を通って完全に穿孔され、異なる層間に電気
接続を伝達するためめっきされる。これは回路密度及び
基体の数を制限する。基体間に結合フイルムを含有して
もよい結合材料は、高温及び圧力の影響の下で集成体か
ら流出する傾向がある。結合材料が益々流出するに従っ
て、圧力はめっきされた孔に伝達され、めっきされた孔
はつぶれかつ／又は高温によって軟化されている基体中
に押し込まれることがある。
【０００３】米国特許第４７８８７６６号はこれらの問
題を克服していることを計画している。この先行特許に
は、多層集成体を多数の個々の回路板から作り、各板は
対向面上に第一導電性層を形成する基体を有する方法を
記載している。基体は導電性層を絶縁する誘電材料であ
る。第一導電性層、基体及び第二導電性層を通って種々
な位置で孔を形成する。銅の如き外側導電性材料が第一
及び第二導電性結合層上及び孔の側壁上に付与される。
個々の板が形成されたら、層の各対間に置かれた好適な
低温誘電結合層（結合層が回路基体材料より低い軟化温
度を有することを意味する）を用いて予め定めた順序及
び方向でそれらは積重される。誘電結合層は、一つの基
体の導電性層が隣接基体の導電性層と導電性接続を作る
べきである部域に相当する、それを通る整合された孔を
必要とする。かくして、異なる板の導電性層間に電気的
分離及び／又は電気的接続を与えながら、隣接する板を
一体的に結合する。次に板の集成体は各板層間の結合を
行うため熱及び圧力のサイクルを受ける。
【０００４】米国特許第４７８８７６６号の方法は先行
技術の問題点の幾つかを克服したが、この方法は結合層
の溶融温度より上の溶融温度を有する基体を要件とする
ことを含む一定の欠点を有する。換言すると、この先行
特許は、多層回路の熱的等級を制限する低温結合層の使
用を必要としている。更にこの先行技術の方法は結合層
中に整合した孔を必要とし（これは整合問題をもたら
す）、めっきされた通し孔を有する多層回路に限定され
る。
【０００５】前述した問題及び他の問題、及び先行技術
の欠点は本発明の多層回路の形成法によって克服ないし
は軽減される。本発明によれば、上に形成された回路を
有する誘電基体からなる複数の回路層を、一つを他の上
に置いて積重する。誘電基体は、フルオロポリマーを基
にした基体の如き溶融結合を受けることができるポリマ
ー材料からなる。可融性導電性結合材料（例えばはん
だ）を（積重工程前に）選択した露出回路トレース上に
付与し、次いで全積重体を、基体及び導電性層を全て同
時に溶融するための熱及び圧力の下で積層させ、固体導
電性相互接続を有する一体的多層回路を形成する。
【０００６】本発明の第一の実施態様によれば、個々の
回路層をそれぞれ、(1) 除去可能なマンドレルの上にト
レース及びパツドを形成し；(2) 回路及びマンドレルに
誘電層を積層し；(3) 誘電層を通って選択した位置で出
入開口を形成し（レーザー、プラズマ、イオンエツチン
グ又は機械的穿孔法を用いて）、選択した回路位置を露
出し；（4)出入開口の頂部より下のレベルに出入開口中
に導電性ポストを形成し；そして(5) 出入開口中に可融
性導電性材料を設けることによって作る。その後、複数
のこれらの個々の回路層から積重体を作り、かくして露
出した可融性導電性材料が隣接回路上の選択位置に接す
るようにする。次にこの積重体に熱及び圧力を受けさせ
て同時に可融性導電性材料及び誘電性基体の数層を共に
溶融し、凝着溶融した多層回路を得る。
【０００７】本発明の第二の実施態様においては、上に
回路パターンを有する可融性誘電材料を規定するのに好
適な方法を用いて少なくとも一つの個々の回路板を作
る。次に選択した位置を通る開口を有する可融性誘電材
料の層を回路板上に置き、かくして回路パターン上の選
択した位置を露出させる。その後可融性導電性材料のプ
ラグ（例えばはんだ）を開口中に置く（手、機械又は同
様の方法を用い）。次に第二回路板を第一回路板に積重
し、かくして可融性導電性材料のプラグが第二回路板の
回路パターン上の選択した位置に整合し、接触させるよ
うにする。次にこの積重体に、可融性誘電層及び可融性
導電性材料の両方を同時に溶融するための熱及び圧力を
受けさせて凝着溶融多層回路板を作る。
【０００８】前述した実施態様の全てが、低製造コスト
及び増大した回路密度を含む従来の多層回路形成法に関
して重大な特長及び利点を提供する。
【０００９】本発明の前述した及びその他の特長及び利
点は以下の説明及び図面から当業者には判るであろう。
【００１０】ここで図面を参照すると各図面において同
じ素子には同じ数字を付してある。
【００１１】図１〜図５は本発明の第一実施態様による
個々の回路板層の形成を示す逐次横断面図である。
【００１２】図６は図５に示した種類の回路板の積重体
を示す分解図である。
【００１３】図７は本発明の第一実施態様により作った
最終積層多層回路板の横断面図である。
【００１４】図８〜図１２は本発明の第二実施態様によ
る多層回路板を作るための逐次形成法を示す横断面図で
ある。
【００１５】本発明は一般に溶融したポリマー複合結合
を用いる多層回路板又はマルチチツプモジユールの個々
の層を相互に接続する方法に関する。回路板の全内部層
は可融性金属ポスト等を用いて相互接続して固体導電性
相互接続を達成する。これらの可融性ポストは全体が可
融性導電性材料又は非可融性導電性材料と可融性導電性
材料の組合せからなることができる。可融性導電性材料
は、以下に説明する任意の方法を用いて多層回路中に導
入できる。更に本発明は可融性導電性金属と共に誘電基
体の隣接層と溶融する可融性誘電基体を利用する。
【００１６】好適な可融性誘電基体の例には、ＰＴＦＥ
の如きフルオロポリマーを基にした基体材料又は米国特
許第４３３５１８０号、第４６３４６３１号、第４６４
７５０８号又は第４８４９２８４号（これらは全てここ
に引用して組入れる）に記載されたフルオロポリマー基
体を含む。本発明に好適な市場で入手しうる誘電基体の
例には、商品名ＲＴ／ＤＵＲＯＩＤ及びＲＯ−２８００
で市販されている材料を含む、これらはロジヤース・コ
ーポレイシヨンから入手できる。好適な可融性導電性材
料の例には９００°Ｆ未満の融点を有する金属及び金属
合金を含む。かかる可融性材料の特別の例に錫６０％及
び鉛４０％のはんだ組成物がある。
【００１７】ここで図１〜図７を参照して本発明の第一
実施態様を説明する。図１に示した第一工程で、回路ト
レース及びパツド１０のパターンを好適なマンドレル１
２上に形成する。パターンは銅又はアルミニウムの如き
任意の好適な導電性材料から構成するとよい、そして無
電解めっき、電気めっき又は蒸着の如き任意の好適な方
法でマンドレル１２上に形成できる。マンドレル１２は
銅又は他の金属からなるのが好ましい。次に図２に示す
如く、誘電材料１４の層を回路１０及びマンドレル１２
上に積層する。その後パツド又はトレース１０に到達さ
せるため選択した位置で誘電層１４を通って出入開口１
６を設ける（図３参照）。出入開口１６はレーザー、プ
ラズマ、イオンエツチング又は機械穿孔法の如き任意の
既知の方法を用いて形成できる。一つの特に良く適した
方法は１９８８年８月１２日付出願の米国特許出願第２
３１６９３号（これは本願出願人に譲渡されており、こ
こに引用して組入れる）に記載されたレーザーエツチン
グ法である。
【００１８】出入開口１６を形成した後、誘電層１４の
頂面２０のすぐ下のレベルまで開口１６を完全に充填す
るように出入開口１６内に導電性ポスト１８を形成する
（図４参照）。更に図４を参照して、次の工程で、はん
だの如き可融性導電性材料２１を、頂面２０のレベル又
は僅かにそれを越えて延びるように出入開口１６の残余
部分中に置く。個々の回路層を形成する最後の工程で、
既知のエツチング法の如き任意好適な除去方法を用いて
回路及び誘電材料からマンドレル１２を除去する。かく
して完成した個々の回路層を図５に２２で示す。
【００１９】図６を参照して、図１〜図５に示した方法
で形成した複数の回路２２を、図示する方法で一つを他
の上に積重する。勿論、可融性導電性材料２１が隣接回
路パツド又はトレース１０上の選択位置で整合するよう
回路基体２２の任意の数（Ｘｎ）を積重し、整合させ
る。
【００２０】図６に示す如く、個々の回路板を積重した
後、積重体は、誘電基体１４及び可融性導電性材料２１
を同時に溶融するよう充分な温度及び圧力の下に積層さ
せ、これによって固体導電性相互接続を有する一体的で
かつ凝着溶融した多層回路板２６（図７参照）を作る。
【００２１】本発明の第一実施態様との関連において幾
つかの別の工程を利用しうることは認められるであろ
う。例えば図１〜図５に示した回路トレースの形成のた
めの付加処理法の代りに、回路１０を形成するために既
知の減色像形成法を使用できる。また可融性相互接続材
料はスクリーン印刷の如き既知の方法により、又は他の
好適な選択配置法を用いることによって付着させること
ができる。更に個々の回路層２２間に、中に選択的に形
成された出入開口を有する中間結合フイルムを利用でき
る。この中間結合フイルムは、熱及び圧力の下に積層し
たとき図７に示す如き完成多層回路が得られるように、
その中に可融性導電性材料を含有するとよい。更に別の
方法においては、全出入開口１６を可融性導電性材料で
充填できる。
【００２２】ここで図８〜図１２に本発明による第二の
実施態様を示す。この第二実施態様においては、３０で
一般的に示す回路板が既知の方法で形成される。回路板
３０は可融性ポリマー材料からなる誘電基体３２及び基
体３２の上面３６上の回路トレース及びパツド３４のパ
ターンを含む。場合によって誘電層３８を、遮蔽又は他
の目的のため基体３２の底面上に設けてもよい。図９に
示す次の工程で、可融性誘電材料の層４０を誘電基体３
２の上面３６上に設ける。層４０は、回路トレース３４
上の予め選択した位置に相当する予め選択した整合した
開口４２を含む、或いは層４０はレーザーエツチング又
は他の方法を用い、その場で形成した開口４２を回路３
０上に置くことができる。その後、可融性導電性プラグ
４４を開口４２中で選択接触子及びパツド３４に隣接し
て入れる（図１０参照）。導電性プラグ４４は図１０に
４６で示す回路集成体を作るため好適な手又は機械的手
段を用いて開口４２内に置くことができる。
【００２３】次に図１１に示す如く、回路３４′が可融
性導電性材料４４と整合し接触するように回路集成体４
６上に第二回路３０′を配置する。次に図１１における
積重体は前述した如く積層体を溶融するため処理され、
回路３４及び３４′と導電性材料４４の溶融、及び誘電
層３２，３２′及び４０の溶融を生じ、固体導電性相互
接続５０を有する凝着多層回路板４８を作る（図１２参
照）。第一実施態様における如く、任意の数の回路を積
重して所望の多層回路構造を形成できることは判るであ
ろう。
【００２４】本発明の第一及び第二実施態様に対して、
積層温度及び圧力は可融性誘電及び導電性材料の組成で
変化する。下記実施例は第一実施態様（実施例１）及び
第二実施態様（実施例２）を示す。
【００２５】実施例 １ 本発明の第一実施態様に従って６個の個々の回路の積重
体を作った。可融性誘電材料は米国特許第４８４９２８
４号のフルオロポリマーであり、可融性導電性材料はは
んだ（錫６０％及び鉛４０％の組成を有する）であっ
た。溶融結合及び凝着多層回路積層体を作るため、１時
間サイクル時間に対して積層温度は７００°Ｆで圧力は
２５０ｐｓｉであった。
【００２６】実施例 ２ 図８に示す如くして減色法で規定した回路特長を有する
回路積層体を作った。可融性基体は米国特許第４８４９
２８４号に記載され、ロジヤース・コーポレイシヨンに
よって商標ＲＯ−２８００で市販されている材料であっ
た。次に可融性相互接続を形成すべき部域に規定された
孔を有する結合層をこれらの回路特長に整合させ、図９
における如く作った。結合層は商標ＲＯ−２８１０でロ
ジヤース・コーポレイシヨンによって市販されている材
料であった。錫３％、鉛９７％の組成を有するはんだプ
ラグ（直径約１／８ｉｎ）を次に図１０に示す如く孔中
に置いた。別の回路積層体を次に図１１に示す如く加工
した結合層に整合させて積層した。次に凝着多層相互接
続構造体を形成するため別々に溶融させて誘電材料及び
はんだ材料で１時間７３０°Ｆ及び２５０ｐｓｉで積層
した。実施例１及び実施例２における回路材料は銅であ
った。
【００２７】一般に溶融結合は可融性誘電材料の融点と
可融性誘電材料の分解温度の間の温度範囲で生起する。
ＰＴＦＥフルオロポリマーを基にした基体を用いたと
き、この温度は６２０°Ｆと８００°Ｆの間である。好
ましい圧力は２５０〜１７００ｐｓｉである。
【００２８】本発明は意外なことにそして驚いたこと
に、誘電材料が溶融し、従ってある程度の流れを受ける
けれども、この流れは非常に僅かであり、回路層方向及
び層対層整合に悪い効果がないことをもたらす。従って
本発明の方法から精密な多層回路を作ることができる。
【００２９】好ましい実施態様を示したが、本発明の範
囲を逸脱することなく種々の改変及び置換をすることが
できる。従って本発明を例示によって示したので限定す
るものでないことは判るであろう。
【図面の簡単な説明】
【図１】図１は本発明の第一実施態様による個々の回路
板層を形成するための第一工程の横断面図である。
【図２】図２は本発明の第一実施態様による個々の回路
板層を形成するための第二工程の横断面図である。
【図３】図３は本発明の第一実施態様による個々の回路
板層を形成するための第三工程の横断面図である。
【図４】図４は本発明の第一実施態様による個々の回路
板層を形成するための第四工程の横断面図である。
【図５】図５は本発明の第一実施態様による個々の回路
板層を形成するための最終工程の横断面図である。
【図６】図６は図５に示した種類の回路板層の積重体を
示す分解図である。
【図７】図７は本発明の第一実施態様により作った最終
積層多層回路板の横断面図である。
【図８】図８は本発明の第二実施態様による多層回路板
を作るための第一工程の横断面図である。
【図９】図８は本発明の第二実施態様による多層回路板
を作るための第二工程の横断面図である。
【図１０】図１０は本発明の第二実施態様による多層回
路板を作るための第三工程の横断面図である。
【図１１】図１１は本発明の第二実施態様による多層回
路板を作るための第四工程の横断面図である。
【図１２】図１２は本発明の第二実施態様による多層回
路板を作るための最終工程の横断面図である。
【符号の説明】
１０ 回路トレース及びパツド １２ マンドレル １４ 誘電材料層 １６ 出入開口 １８ 導電性ポスト ２０ 誘電層上面 ２１ 可融性導電性材料 ２２ 回路層（基体） ２６ 凝着溶融多層回路板 ３０ 回路板 ３２ 誘電基体 ３４ 回路トレース及びパツド ３６ 基体上面 ４０ 可融性誘電材料 ４２ 開口 ４４ 可融性導電性プラグ ４６ 回路集成体 ４８ 凝着多層回路板 ５０ 固体導電性相互接続
───────────────────────────────────────────────────── フロントページの続き (72)発明者 サミュエル・マルボーン アメリカ合衆国コネチカット州06241、デ イヴィル、スレイター、ヒル、ロード （番地なし) (72)発明者 デイビッド・ノディン アメリカ合衆国ウィスコンシン州54701、 ユウ、クレアー、アパートメント 613、 エルドラド、ブルヴァード 3130 (72)発明者 ジー・ロバート・トラウト アメリカ合衆国コネチカット州06239、ダ ニエルソン、アール．デイ． ２

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも二つの回路板を設け、前記第
    一回路板は可融性誘電材料の第一基体及びその上に形成
    した第一導電性回路から構成し、前記第二回路板は可融
    性誘電材料の第二基体及びその上に形成した第二導電性
    回路から構成し、少なくとも前記第一導電性回路がその
    少なくとも一つの選択位置上に設けた可融性導電性材料
    を含有し；前記第一回路上の前記可融性導電性材料が前
    記第二回路上の選択位置と整合するよう前記少なくとも
    二つの回路板を他の上に一つがくるよう積重し；前記可
    融性誘電材料及び前記可融性導電性材料の両者を溶融さ
    せるために有効な熱及び圧力の下に前記積重回路板を積
    層し、前記第一及び第二回路間の固体導電性相互接続を
    有する凝着多層回路を形成し、前記固体導電性相互接続
    が前記可融性導電性材料によって規定される工程を特徴
    とする多層回路板の製造法。
  2. 【請求項２】 回路パターンを形成し；対向する第一及
    び第二面を有する可融性誘電基体を形成し、前記回路パ
    ターンを前記基体の前記第一面上に位置させ；前記基体
    の前記第二面を通る少なくとも一つの出入開口を形成し
    て前記回路パターン上に選択位置を露出させ；前記出入
    開口を導電性材料で充填し、前記充填出入開口の少なく
    とも上部に可融性導電性材料を含有させる工程を用いて
    前記二つの回路板の少なくとも一つを形成することを特
    徴とする請求項１の方法。
  3. 【請求項３】 前記出入開口の下部が非可融性導電性材
    料を含有することを特徴とする請求項２の方法。
  4. 【請求項４】 前記回路パターン上に前記誘電基体を形
    成する前にマンドレル上に前記回路パターンを形成する
    工程を含むことを特徴とする請求項２の方法。
  5. 【請求項５】 導電性材料で出入開口充填することに続
    いてマンドレルを除去する工程を含むことを特徴とする
    請求項４の方法。
  6. 【請求項６】 前記二つの回路板の間に挟まれる可融性
    誘電材料のシート中にプラグとして前記可融性導電性材
    料を形成する工程を含むことを特徴とする請求項１の方
    法。
  7. 【請求項７】 前記出入開口を、レーザー穿孔、機械的
    穿孔、プラズマエツチング及びイオンエツチングからな
    る群から選択した開口形成法の少なくとも一つで形成す
    ることを特徴とする請求項１の方法。
  8. 【請求項８】 前記可融性誘電材料がフルオロポリマー
    材料を含むことを特徴とする請求項１の方法。
  9. 【請求項９】 前記フルオロポリマー材料がポリテトラ
    フルオロエチレンを基にした材料を含むことを特徴とす
    る請求項８の方法。
  10. 【請求項１０】 前記可融性導電性材料が金属又は金属
    合金を含むことを特徴とする請求項１の方法。
  11. 【請求項１１】 前記可融性導電性材料が９００°Ｆ未
    満の融点を有することを特徴とする請求項１０の方法。
  12. 【請求項１２】 前記熱が６２０〜８００°Ｆの温度範
    囲にあることを特徴とする請求項１の方法。
JP6807691A 1990-03-15 1991-03-06 多層回路板の製造法 Pending JPH0786748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/493,975 US5046238A (en) 1990-03-15 1990-03-15 Method of manufacturing a multilayer circuit board
US493975 1995-06-23

Publications (1)

Publication Number Publication Date
JPH0786748A true JPH0786748A (ja) 1995-03-31

Family

ID=23962494

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6807691A Pending JPH0786748A (ja) 1990-03-15 1991-03-06 多層回路板の製造法

Country Status (4)

Country Link
US (1) US5046238A (ja)
EP (1) EP0446656B1 (ja)
JP (1) JPH0786748A (ja)
DE (1) DE69104750T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087328A (ko) * 2001-05-15 2002-11-22 조수제 전주 구조물 제조를 위한 맨드렐의 제조방법
JP2003051676A (ja) * 2001-08-06 2003-02-21 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板、並びにそれらの製造方法
JP2005317953A (ja) * 2004-03-31 2005-11-10 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2006521708A (ja) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション ３次元全有機相互接続構造体の作製方法
JP2007335701A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 積層基板の製造方法

Families Citing this family (116)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502889A (en) * 1988-06-10 1996-04-02 Sheldahl, Inc. Method for electrically and mechanically connecting at least two conductive layers
US5948533A (en) * 1990-02-09 1999-09-07 Ormet Corporation Vertically interconnected electronic assemblies and compositions useful therefor
US5194698A (en) * 1990-09-11 1993-03-16 Hughes Aircraft Company Apparatus and method using a permanent mandrel for manufacture of electrical circuitry
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5205032A (en) * 1990-09-28 1993-04-27 Kabushiki Kaisha Toshiba Electronic parts mounting apparatus
US5306872A (en) * 1991-03-06 1994-04-26 International Business Machines Corporation Structures for electrically conductive decals filled with organic insulator material
US5338900A (en) * 1991-03-06 1994-08-16 International Business Machines Corporation Structures for electrically conductive decals filled with inorganic insulator material
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
US5282312A (en) * 1991-12-31 1994-02-01 Tessera, Inc. Multi-layer circuit construction methods with customization features
US5440805A (en) * 1992-03-09 1995-08-15 Rogers Corporation Method of manufacturing a multilayer circuit
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5276955A (en) * 1992-04-14 1994-01-11 Supercomputer Systems Limited Partnership Multilayer interconnect system for an area array interconnection using solid state diffusion
US5309629A (en) * 1992-09-01 1994-05-10 Rogers Corporation Method of manufacturing a multilayer circuit board
US5329695A (en) * 1992-09-01 1994-07-19 Rogers Corporation Method of manufacturing a multilayer circuit board
US5274912A (en) * 1992-09-01 1994-01-04 Rogers Corporation Method of manufacturing a multilayer circuit board
US5303862A (en) * 1992-12-31 1994-04-19 International Business Machines Corporation Single step electrical/mechanical connection process for connecting I/O pins and creating multilayer structures
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
WO1994024694A1 (en) * 1993-04-14 1994-10-27 Amkor Electronics, Inc. Interconnection of integrated circuit chip and substrate
US5401913A (en) * 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
US5428190A (en) * 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
US5359767A (en) * 1993-08-26 1994-11-01 International Business Machines Corporation Method of making multilayered circuit board
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
US5480503A (en) * 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US5773195A (en) * 1994-12-01 1998-06-30 International Business Machines Corporation Cap providing flat surface for DCA and solder ball attach and for sealing plated through holes, multi-layer electronic structures including the cap, and a process of forming the cap and for forming multi-layer electronic structures including the cap
US5637834A (en) * 1995-02-03 1997-06-10 Motorola, Inc. Multilayer circuit substrate and method for forming same
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
US5764119A (en) * 1995-10-16 1998-06-09 Kabushiki Kaisha Toshiba Wiring board for high-frequency signals and semiconductor module for high-frequency signals using the wiring board
JP3756580B2 (ja) * 1995-11-07 2006-03-15 セイコープレシジョン株式会社 多層基板の製造方法及びその製造装置
US5839188A (en) * 1996-01-05 1998-11-24 Alliedsignal Inc. Method of manufacturing a printed circuit assembly
US6147870A (en) * 1996-01-05 2000-11-14 Honeywell International Inc. Printed circuit assembly having locally enhanced wiring density
DE19618099A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Leiterverbundsystem und Verfahren zur Herstellung elektrisch leitender Verbindungen zwischen zwei oder mehr Leiterstrukturen
US6112407A (en) * 1996-06-24 2000-09-05 Circuitronics, Inc. Latticework with plurality of overlying lines
US5829127A (en) * 1996-06-24 1998-11-03 Circuitronics, Inc. Latticework with plurality of overlying lines
US5873161A (en) * 1996-07-23 1999-02-23 Minnesota Mining And Manufacturing Company Method of making a Z axis interconnect circuit
US6703565B1 (en) * 1996-09-06 2004-03-09 Matsushita Electric Industrial Co., Ltd. Printed wiring board
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US7149095B2 (en) * 1996-12-13 2006-12-12 Tessera, Inc. Stacked microelectronic assemblies
JP3299679B2 (ja) * 1996-12-27 2002-07-08 新光電気工業株式会社 多層配線基板及びその製造方法
US5832596A (en) * 1996-12-31 1998-11-10 Stmicroelectronics, Inc. Method of making multiple-bond shelf plastic package
WO1998033366A1 (en) 1997-01-29 1998-07-30 Kabushiki Kaisha Toshiba Method and device for manufacturing multilayered wiring board and wiring board
US5792375A (en) * 1997-02-28 1998-08-11 International Business Machines Corporation Method for bonding copper-containing surfaces together
WO1998056219A1 (en) * 1997-06-06 1998-12-10 Ibiden Co., Ltd. Multilayer printed wiring board and method for manufacturing the same
US6043990A (en) * 1997-06-09 2000-03-28 Prototype Solutions Corporation Multiple board package employing solder balis and fabrication method and apparatus
US6018326A (en) * 1997-09-29 2000-01-25 Ericsson Inc. Antennas with integrated windings
US6063647A (en) * 1997-12-08 2000-05-16 3M Innovative Properties Company Method for making circuit elements for a z-axis interconnect
US6099677A (en) 1998-02-13 2000-08-08 Merrimac Industries, Inc. Method of making microwave, multifunction modules using fluoropolymer composite substrates
SG86345A1 (en) 1998-05-14 2002-02-19 Matsushita Electric Industrial Co Ltd Circuit board and method of manufacturing the same
US6565954B2 (en) 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
DE19829248A1 (de) * 1998-06-30 2000-01-05 Thomson Brandt Gmbh Verfahren zur Herstellung eines elektrotechnischen Bauteiles
US6449840B1 (en) * 1998-09-29 2002-09-17 Delphi Technologies, Inc. Column grid array for flip-chip devices
US6163957A (en) * 1998-11-13 2000-12-26 Fujitsu Limited Multilayer laminated substrates with high density interconnects and methods of making the same
US6326555B1 (en) 1999-02-26 2001-12-04 Fujitsu Limited Method and structure of z-connected laminated substrate for high density electronic packaging
US6354000B1 (en) 1999-05-12 2002-03-12 Microconnex Corp. Method of creating an electrical interconnect device bearing an array of electrical contact pads
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
SE521704C2 (sv) * 1999-10-29 2003-11-25 Ericsson Telefon Ab L M Förfarande för att anordna koppling mellan olika skikt i ett kretskort samt kretskort
US6608258B1 (en) * 1999-11-18 2003-08-19 Nortel Networks Limited High data rate coaxial interconnect technology between printed wiring boards
US6413102B2 (en) * 1999-12-22 2002-07-02 Micron Technology, Inc. Center bond flip chip semiconductor carrier and a method of making and using it
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6804881B1 (en) * 2000-05-12 2004-10-19 Shipley Company, L.L.C. Multilayer circuit board manufacturing process
JP4322402B2 (ja) 2000-06-22 2009-09-02 大日本印刷株式会社 プリント配線基板及びその製造方法
US6518514B2 (en) * 2000-08-21 2003-02-11 Matsushita Electric Industrial Co., Ltd. Circuit board and production of the same
US6765455B1 (en) * 2000-11-09 2004-07-20 Merrimac Industries, Inc. Multi-layered spiral couplers on a fluropolymer composite substrate
US6759600B2 (en) * 2001-04-27 2004-07-06 Shinko Electric Industries Co., Ltd. Multilayer wiring board and method of fabrication thereof
JP3826731B2 (ja) * 2001-05-07 2006-09-27 ソニー株式会社 多層プリント配線基板及び多層プリント配線基板の製造方法
JP3729092B2 (ja) * 2001-06-19 2005-12-21 ソニー株式会社 導電性接合材、多層型プリント配線基板及び多層型プリント配線基板の製造方法
EP1296374B1 (en) * 2001-09-14 2012-09-05 STMicroelectronics Srl Process for bonding and electrically connecting microsystems integrated in several distinct substrates
US7080445B2 (en) * 2001-10-31 2006-07-25 Denso Corporation Method for connecting printed circuit boards and connected printed circuit boards
JP2003163458A (ja) * 2001-11-29 2003-06-06 Fujitsu Ltd 多層配線基板及びその製造方法
MY140754A (en) * 2001-12-25 2010-01-15 Hitachi Chemical Co Ltd Connection board, and multi-layer wiring board, substrate for semiconductor package and semiconductor package using connection board, and manufacturing method thereof
JP2005520333A (ja) * 2002-03-14 2005-07-07 ゼネラル ダイナミクス アドバンスド インフォメーション システムズ、インク 多層用基板の積層技術
TW530377B (en) * 2002-05-28 2003-05-01 Via Tech Inc Structure of laminated substrate with high integration and method of production thereof
US6952047B2 (en) * 2002-07-01 2005-10-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
JP2004311909A (ja) * 2002-07-30 2004-11-04 Sumitomo Bakelite Co Ltd 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
KR20040017478A (ko) * 2002-08-21 2004-02-27 한국과학기술원 인쇄회로기판의 제조방법 및 다층 인쇄회로기판
US7246431B2 (en) * 2002-09-06 2007-07-24 Tessera, Inc. Methods of making microelectronic packages including folded substrates
JP3981026B2 (ja) * 2003-01-30 2007-09-26 株式会社東芝 多層配線層を有する半導体装置およびその製造方法
US7320173B2 (en) * 2003-02-06 2008-01-22 Lg Electronics Inc. Method for interconnecting multi-layer printed circuit board
KR100497111B1 (ko) * 2003-03-25 2005-06-28 삼성전자주식회사 웨이퍼 레벨 칩 스케일 패키지, 그를 적층한 적층 패키지및 그 제조 방법
US8123927B1 (en) * 2003-09-23 2012-02-28 Rockstar Bidco, LP Reduced circuit trace roughness for improved signal performance
US8641913B2 (en) * 2003-10-06 2014-02-04 Tessera, Inc. Fine pitch microcontacts and method for forming thereof
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
US7709968B2 (en) * 2003-12-30 2010-05-04 Tessera, Inc. Micro pin grid array with pin motion isolation
JP4345598B2 (ja) * 2004-07-15 2009-10-14 パナソニック株式会社 回路基板の接続構造体とその製造方法
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
KR20070068445A (ko) * 2004-10-06 2007-06-29 테세라 인터커넥트 머터리얼즈, 인크. 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법
US8153901B2 (en) 2005-11-04 2012-04-10 Sumitomo Bakelite Co., Ltd. Method for fabricating multilayer circuit board, circuit plate, and method for fabricating the circuit plate
WO2007056827A1 (en) * 2005-11-21 2007-05-24 Thales Underwater Systems Pty Limited Methods, systems and apparatus for measuring acoustic pressure
US7851921B2 (en) * 2006-07-31 2010-12-14 Sanyo Electric Co., Ltd. Device mounting board having multiple circuit substrates, and semiconductor module with the device mounting board
DE102007034402B4 (de) 2006-12-14 2014-06-18 Advanpack Solutions Pte. Ltd. Halbleiterpackung und Herstellungsverfahren dafür
US8558379B2 (en) 2007-09-28 2013-10-15 Tessera, Inc. Flip chip interconnection with double post
WO2009097489A1 (en) * 2008-01-30 2009-08-06 Innovent Technologies, Llc Method and apparatus for manufacture of via disk
US20100300734A1 (en) * 2009-05-27 2010-12-02 Raytheon Company Method and Apparatus for Building Multilayer Circuits
WO2010141295A1 (en) 2009-06-02 2010-12-09 Hsio Technologies, Llc Compliant printed flexible circuit
US10159154B2 (en) 2010-06-03 2018-12-18 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
WO2015006393A1 (en) 2013-07-11 2015-01-15 Hsio Technologies, Llc Fusion bonded liquid crystal polymer circuit structure
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US8686297B2 (en) * 2011-08-29 2014-04-01 Apple Inc. Laminated flex circuit layers for electronic device components
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
EP2813132B1 (en) * 2012-02-08 2018-04-11 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
US9761520B2 (en) 2012-07-10 2017-09-12 Hsio Technologies, Llc Method of making an electrical connector having electrodeposited terminals
US10506722B2 (en) 2013-07-11 2019-12-10 Hsio Technologies, Llc Fusion bonded liquid crystal polymer electrical circuit structure
US10667410B2 (en) 2013-07-11 2020-05-26 Hsio Technologies, Llc Method of making a fusion bonded circuit structure
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
US10455708B2 (en) * 2015-06-29 2019-10-22 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method for manufacturing the same
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN109385174B (zh) 2017-08-10 2021-04-27 财团法人工业技术研究院 底漆组成物与使用该底漆组成物的铜箔基板
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same
WO2021108724A1 (en) * 2019-11-26 2021-06-03 Hsio Technologies, Llc Stud bumped printed circuit assembly
CN116848631A (zh) 2020-12-30 2023-10-03 美商艾德亚半导体接合科技有限公司 具有导电特征的结构及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1353671A (en) * 1971-06-10 1974-05-22 Int Computers Ltd Methods of forming circuit interconnections
US4335180A (en) * 1978-12-26 1982-06-15 Rogers Corporation Microwave circuit boards
US4647508A (en) * 1984-07-09 1987-03-03 Rogers Corporation Flexible circuit laminate
US4634631A (en) * 1985-07-15 1987-01-06 Rogers Corporation Flexible circuit laminate and method of making the same
DE3541977A1 (de) * 1985-11-28 1986-05-22 Manfred 7341 Amstetten Roth Mehrschicht-laminat zum verpressen von gedruckten schaltungsteilen untereinander oder mit folien
GB8602330D0 (en) * 1986-01-30 1986-03-05 Ici Plc Multilayer systems
DE3639443A1 (de) * 1986-11-18 1988-05-26 Ant Nachrichtentech Leiterplatte und verfahren zu deren herstellung
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
GB8630392D0 (en) * 1986-12-19 1987-01-28 Prestwick Circuits Ltd Producing printed circuit boards
US4849284A (en) * 1987-02-17 1989-07-18 Rogers Corporation Electrical substrate material
US4788766A (en) * 1987-05-20 1988-12-06 Loral Corporation Method of fabricating a multilayer circuit board assembly
US4824511A (en) * 1987-10-19 1989-04-25 E. I. Du Pont De Nemours And Company Multilayer circuit board with fluoropolymer interlayers
US4868350A (en) * 1988-03-07 1989-09-19 International Business Machines Corporation High performance circuit boards

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020087328A (ko) * 2001-05-15 2002-11-22 조수제 전주 구조물 제조를 위한 맨드렐의 제조방법
JP2003051676A (ja) * 2001-08-06 2003-02-21 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板および多層配線板、並びにそれらの製造方法
JP2006521708A (ja) * 2003-03-28 2006-09-21 ジョージア テック リサーチ コーポレーション ３次元全有機相互接続構造体の作製方法
JP2005317953A (ja) * 2004-03-31 2005-11-10 Sumitomo Bakelite Co Ltd 多層配線板および多層配線板の製造方法
JP2007335701A (ja) * 2006-06-16 2007-12-27 Fujitsu Ltd 積層基板の製造方法

Also Published As

Publication number Publication date
EP0446656B1 (en) 1994-10-26
DE69104750T2 (de) 1995-03-16
EP0446656A1 (en) 1991-09-18
US5046238A (en) 1991-09-10
DE69104750D1 (de) 1994-12-01

Similar Documents

Publication Publication Date Title
JPH0786748A (ja) 多層回路板の製造法
US5329695A (en) Method of manufacturing a multilayer circuit board
US5309629A (en) Method of manufacturing a multilayer circuit board
US5274912A (en) Method of manufacturing a multilayer circuit board
US5502889A (en) Method for electrically and mechanically connecting at least two conductive layers
EP0914757B1 (en) Z-axis interconnect method and circuit
TWI345939B (en) Method of manufacturing a multilayer wiring board
US7576288B2 (en) Circuit board, multi-layer wiring boards, method of producing circuit boards and method of producing multilayer wiring boards
US5146674A (en) Manufacturing process of a high density substrate design
US8541687B2 (en) Coreless layer buildup structure
US9351408B2 (en) Coreless layer buildup structure with LGA and joining layer
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
US8536459B2 (en) Coreless layer buildup structure with LGA
JPH11204943A (ja) 電子回路基板およびその製造方法
JPH08153971A (ja) 多層プリント配線基板及びその製造方法
JP2004311909A (ja) 回路基板、多層配線板、回路基板の製造方法および多層配線板の製造方法
JP3482657B2 (ja) 回路基板及びその製造方法
JPH0935614A (ja) チップ型フューズおよびその製造法
JP2002261444A (ja) 積層配線基板およびその製造方法
JPH04139790A (ja) 多層配線基板
JPH10117067A (ja) 多層配線基板及びその製造方法
JPH05259600A (ja) 配線板およびその製造法
JP2005109188A (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2004241719A (ja) 層間絶縁樹脂シートと多層配線基板
JP2005259730A (ja) 回路基板、多層回路基板、回路基板の製造方法および多層回路基板の製造方法