JPH0787300B2 - ピ−ク検波回路 - Google Patents
ピ−ク検波回路Info
- Publication number
- JPH0787300B2 JPH0787300B2 JP60294174A JP29417485A JPH0787300B2 JP H0787300 B2 JPH0787300 B2 JP H0787300B2 JP 60294174 A JP60294174 A JP 60294174A JP 29417485 A JP29417485 A JP 29417485A JP H0787300 B2 JPH0787300 B2 JP H0787300B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- peak detection
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【発明の詳細な説明】 本発明ピーク検波回路を以下の項目に従って説明する。
A.産業上の利用分野 B.発明の概要 C.従来技術［第４図、第５図］ D.発明が解決しようとする問題点 E.問題点を解決するための手段 F.作用 G.実施例［第１図乃至第３図］ a.構成［第１図］ b.動作［第２図、第３図］ H.発明の効果 （A.産業上の利用分野） 本発明は新規なピーク検波回路に関し、特に、回路構成
が簡単でピーク検波電圧の誤差の少ないピーク検波回路
を提供しようとするものである。
が簡単でピーク検波電圧の誤差の少ないピーク検波回路
を提供しようとするものである。
（B.発明の概要） 本発明は、ピーク検波回路において、 入力信号を受けるトランジスタのベース・エミッタ間電
圧によって生じるピーク検波電圧の誤差をなくすため、 互いにエミッタにて直列に接続されたコンプリメントな
２つのトランジスタを有しその一方のトランジスタのコ
レクタ側に負荷抵抗を接続した回路により入力回路を構
成してその２つのトランジスタによって入力と出力を比
較するようにし、上記負荷抵抗の端子電圧により駆動さ
れるトランジスタによりピーク検波用コンデンサの端子
電圧を制御するようにした回路により出力回路を構成
し、上記入力回路の２つのトランジスタにより比較され
る入力と出力との間の直流的なレベルオフセットをバッ
ファ用トランジスタと、帰還用トランジスタにより補償
するようにしたことを特徴とするものである。
圧によって生じるピーク検波電圧の誤差をなくすため、 互いにエミッタにて直列に接続されたコンプリメントな
２つのトランジスタを有しその一方のトランジスタのコ
レクタ側に負荷抵抗を接続した回路により入力回路を構
成してその２つのトランジスタによって入力と出力を比
較するようにし、上記負荷抵抗の端子電圧により駆動さ
れるトランジスタによりピーク検波用コンデンサの端子
電圧を制御するようにした回路により出力回路を構成
し、上記入力回路の２つのトランジスタにより比較され
る入力と出力との間の直流的なレベルオフセットをバッ
ファ用トランジスタと、帰還用トランジスタにより補償
するようにしたことを特徴とするものである。
従って、本発明ピーク検波回路によれば、入力が出力よ
り例えば上ったとき入力回路の２つのトランジスタによ
ってその間の差を増幅しその増幅した信号で出力回路の
トランジスタを駆動することによりピーク検波用コンデ
ンサを急激に充電あるいは放電させることができる。従
って、ピーク検波を迅速に行わせることができる。そし
て、バッファ用トランジスタと、帰還用トランジスタが
あるのでトランジスタのベース・エミッタ電圧による誤
差をなくすことができる。
り例えば上ったとき入力回路の２つのトランジスタによ
ってその間の差を増幅しその増幅した信号で出力回路の
トランジスタを駆動することによりピーク検波用コンデ
ンサを急激に充電あるいは放電させることができる。従
って、ピーク検波を迅速に行わせることができる。そし
て、バッファ用トランジスタと、帰還用トランジスタが
あるのでトランジスタのベース・エミッタ電圧による誤
差をなくすことができる。
（C.従来技術）［第４図、第５図］ アナグロ信号のピーク値を検波し出力するピーク検波回
路として第４図（Ａ）、（Ｂ）に示すようにトランジス
タＱのエミッタ側にピーク検波用コンデンサCl及び抵抗
（充電あるいは放電用）Rlを接続したものが知られてい
る。同図（Ａ）は正ピーク検波回路を、同図（Ｂ）は負
ピーク検波回路をそれぞれ示す。このピーク検波回路の
原理を同図（Ａ）に示す正ピーク検波回路を例に採って
説明すると次のとおりである。
路として第４図（Ａ）、（Ｂ）に示すようにトランジス
タＱのエミッタ側にピーク検波用コンデンサCl及び抵抗
（充電あるいは放電用）Rlを接続したものが知られてい
る。同図（Ａ）は正ピーク検波回路を、同図（Ｂ）は負
ピーク検波回路をそれぞれ示す。このピーク検波回路の
原理を同図（Ａ）に示す正ピーク検波回路を例に採って
説明すると次のとおりである。
先ず、入力電圧Viが高くなるとそれに応じてピーク検波
用コンデンサClの端子電圧が高くなり、その後入力電圧
Viが低くなってもその高くなった端子電圧はピーク検波
用コンデンサClによりホールドされるので、ピークを検
知することができるのである。抵抗Rlは放電用の抵抗で
ある。尚、負のピークを検知する負ピーク検波回路にお
ける抵抗Rlは充電用である。
用コンデンサClの端子電圧が高くなり、その後入力電圧
Viが低くなってもその高くなった端子電圧はピーク検波
用コンデンサClによりホールドされるので、ピークを検
知することができるのである。抵抗Rlは放電用の抵抗で
ある。尚、負のピークを検知する負ピーク検波回路にお
ける抵抗Rlは充電用である。
また、ピーク検波回路として第５図に示すものもある。
この第５図に示すピーク検波回路は正ピーク用のもので
あり、オペアンプA1の非反転入力端子に入力端子Viを印
加し、その出力で逆流防止用ダイオードを介してピーク
検波用コンデンサClを充電し、そのピーク検波用コンデ
ンサClの端子電圧を上記オペアンプA1の反転入力端子へ
帰還するようにしたものである。A2はボルテージホロア
を構成するオペアンプで、バッファとして機能する。
この第５図に示すピーク検波回路は正ピーク用のもので
あり、オペアンプA1の非反転入力端子に入力端子Viを印
加し、その出力で逆流防止用ダイオードを介してピーク
検波用コンデンサClを充電し、そのピーク検波用コンデ
ンサClの端子電圧を上記オペアンプA1の反転入力端子へ
帰還するようにしたものである。A2はボルテージホロア
を構成するオペアンプで、バッファとして機能する。
このピーク検波器はオペアンプA1で入力電圧Viと出力電
圧Voとを比較し、入力電圧Viの方が出力電圧Voよりも高
いときにアンプA1からピーク検波用コンデンサClへ充電
電流を供給する。そして、その充電電流の供給はアンプ
A1の２つの入力が等しくなるまで、即ち、出力電圧Voが
入力電圧Viと等しい値に上昇するまで行われる。
圧Voとを比較し、入力電圧Viの方が出力電圧Voよりも高
いときにアンプA1からピーク検波用コンデンサClへ充電
電流を供給する。そして、その充電電流の供給はアンプ
A1の２つの入力が等しくなるまで、即ち、出力電圧Voが
入力電圧Viと等しい値に上昇するまで行われる。
（D.発明が解決しようとする問題点） ところで、第４図に示すピーク検波回路にはトランジス
タＱのベース・エミッタ間電圧VBEによってピーク検波
電圧Voに誤差が生じるという問題があった。この点につ
いて詳細に説明すると次のとおりである。
タＱのベース・エミッタ間電圧VBEによってピーク検波
電圧Voに誤差が生じるという問題があった。この点につ
いて詳細に説明すると次のとおりである。
第４図のピーク検波回路は入力端子とピーク検波用コン
デンサClの反接地側の端子との間にトランジスタＱのPN
接合が介在する。即ち、入力電圧Viからベース・エミッ
タ間電圧だけシフトした電圧がピーク検波用トランジス
タClに加わる。従って、ピーク検波電圧Voには少なくと
もベース・エミッタ間電圧VBE分の誤差が生じることに
なる。そのため、正確なピーク検波を行うためにはその
誤差を取り除く必要がある。しかし、その誤差を取り除
くことは容易ではない。というのは、ベース・エミッタ
間電圧VBEが常に一定であれば誤差を取り除くことは比
較的容易であるが、ベース・エミッタ間電圧VBEはエミ
ッタ電流によって微妙に変動する。そして、このエミッ
タ電流というのは第４図（Ａ）に示す正ピーク検波回路
ではピーク検波用コンデンサClに対する充電電流［同図
（Ｂ）に示す負ピーク検波回路ではピーク検波用コンデ
ンサClの放電電流］であり、入力電子Viが急激に立ち上
ってピーク検波用コンデンサClに対する充電電流が大き
くなった場合には必然的にベース・エミッタ間電圧VBE
が大きくなるのに対して、入力端子Viが緩慢に立ち上っ
て充電電流があまり大きくならない場合にはベース・エ
ミッタ間電圧VBEがあまり大きくならない。従って、ピ
ーク検波電圧の誤差が変化してしまい、入力電圧の波
形、スルーレート等によってベース・エミッタ間電圧V
BEによる誤差の大きさが異なり、補償することが難し
い。これが第４図に示すピーク検波回路の問題点であっ
た。
デンサClの反接地側の端子との間にトランジスタＱのPN
接合が介在する。即ち、入力電圧Viからベース・エミッ
タ間電圧だけシフトした電圧がピーク検波用トランジス
タClに加わる。従って、ピーク検波電圧Voには少なくと
もベース・エミッタ間電圧VBE分の誤差が生じることに
なる。そのため、正確なピーク検波を行うためにはその
誤差を取り除く必要がある。しかし、その誤差を取り除
くことは容易ではない。というのは、ベース・エミッタ
間電圧VBEが常に一定であれば誤差を取り除くことは比
較的容易であるが、ベース・エミッタ間電圧VBEはエミ
ッタ電流によって微妙に変動する。そして、このエミッ
タ電流というのは第４図（Ａ）に示す正ピーク検波回路
ではピーク検波用コンデンサClに対する充電電流［同図
（Ｂ）に示す負ピーク検波回路ではピーク検波用コンデ
ンサClの放電電流］であり、入力電子Viが急激に立ち上
ってピーク検波用コンデンサClに対する充電電流が大き
くなった場合には必然的にベース・エミッタ間電圧VBE
が大きくなるのに対して、入力端子Viが緩慢に立ち上っ
て充電電流があまり大きくならない場合にはベース・エ
ミッタ間電圧VBEがあまり大きくならない。従って、ピ
ーク検波電圧の誤差が変化してしまい、入力電圧の波
形、スルーレート等によってベース・エミッタ間電圧V
BEによる誤差の大きさが異なり、補償することが難し
い。これが第４図に示すピーク検波回路の問題点であっ
た。
第５図に示すピーク検波回路はオペアンプA1によって入
力電圧Viと出力電圧Voとを直接比較し、入力電圧Viの方
が出力電圧Voよりも大きいときオペアンプA1によってピ
ーク検波用コンデンサClを直ちに充電するようにしたも
ので、これによればベース・エミッタ間電圧VBEを補償
するまでもなく、ピーク検波電圧の誤差を非常に小さく
することができる。その点で非常に優れているといえ
る。
力電圧Viと出力電圧Voとを直接比較し、入力電圧Viの方
が出力電圧Voよりも大きいときオペアンプA1によってピ
ーク検波用コンデンサClを直ちに充電するようにしたも
ので、これによればベース・エミッタ間電圧VBEを補償
するまでもなく、ピーク検波電圧の誤差を非常に小さく
することができる。その点で非常に優れているといえ
る。
しかし、このピーク検波回路はオペアンプをバッファ用
も含めて２個も必要とし、IC化しようとする素子数が非
常に多くなり、ピーク検波回路が高価格化するという欠
点を有している。また、高速ピーク検波動作を行うため
には特にオペアンプA1にスルーレート及び電流能力が高
いことが必要となるという問題もある。
も含めて２個も必要とし、IC化しようとする素子数が非
常に多くなり、ピーク検波回路が高価格化するという欠
点を有している。また、高速ピーク検波動作を行うため
には特にオペアンプA1にスルーレート及び電流能力が高
いことが必要となるという問題もある。
そこで、本発明は徒らに回路構成を複雑にすることなく
ピーク検波電圧の誤差を少なくし且つ高速化することを
目的とするものである。
ピーク検波電圧の誤差を少なくし且つ高速化することを
目的とするものである。
（E.問題点を解決するための手段） 上記問題点を解決するために、本発明ピーク検波回路
は、入力信号を検出するトランジスタと出力信号を検出
し上記トランジスタに対してコンプリメンタリなトラン
ジスタとを互いにエミッタにて直列に接続し、そのうち
の一方のトランジスタのコレクタ側に負荷抵抗を接続し
た入力回路と、上記負荷抵抗の端子電圧により駆動され
るトランジスタと該トランジスタにより端子電圧が制御
されるピーク検波用コンデンサとを備えた出力回路と、
上記負荷抵抗の端子電圧により駆動されるトランジスタ
の出力と、上記出力信号を検出するトランジスタの入力
との間にベース・エミッタが接続された帰還用トランジ
スタと、上記入力回路の前段に設けられ、ベース・エミ
ッタにて上記入力信号をレベルシフトするバッファ用ト
ランジスタと、からなり、上記帰還用トランジスタと、
上記バッファ用トランジスタにより上記入力信号と出力
信号とのレベルオフセットの補償が為されるようにして
なることを特徴とする。
は、入力信号を検出するトランジスタと出力信号を検出
し上記トランジスタに対してコンプリメンタリなトラン
ジスタとを互いにエミッタにて直列に接続し、そのうち
の一方のトランジスタのコレクタ側に負荷抵抗を接続し
た入力回路と、上記負荷抵抗の端子電圧により駆動され
るトランジスタと該トランジスタにより端子電圧が制御
されるピーク検波用コンデンサとを備えた出力回路と、
上記負荷抵抗の端子電圧により駆動されるトランジスタ
の出力と、上記出力信号を検出するトランジスタの入力
との間にベース・エミッタが接続された帰還用トランジ
スタと、上記入力回路の前段に設けられ、ベース・エミ
ッタにて上記入力信号をレベルシフトするバッファ用ト
ランジスタと、からなり、上記帰還用トランジスタと、
上記バッファ用トランジスタにより上記入力信号と出力
信号とのレベルオフセットの補償が為されるようにして
なることを特徴とする。
（F.作用） 従って、本発明ピーク検波回路によれば、入力が出力よ
り例えば上ったとき入力回路の２つのトランジスタによ
ってその間の差を増幅しその増幅した信号で出力回路の
トランジスタを駆動することによりピーク検波用コンデ
ンサを急激に充電あるいは放電させることができる。従
って、ピーク検波を迅速に行わせることができる。そし
て、バッファ用トランジスタと帰還用トランジスタによ
り入出力間のレベルオフセットを補償するのでトランジ
スタのベース・エミッタ電圧による誤差をなくすことが
できる。
り例えば上ったとき入力回路の２つのトランジスタによ
ってその間の差を増幅しその増幅した信号で出力回路の
トランジスタを駆動することによりピーク検波用コンデ
ンサを急激に充電あるいは放電させることができる。従
って、ピーク検波を迅速に行わせることができる。そし
て、バッファ用トランジスタと帰還用トランジスタによ
り入出力間のレベルオフセットを補償するのでトランジ
スタのベース・エミッタ電圧による誤差をなくすことが
できる。
（G.実施例）［第１図乃至第３図］ 以下に、本発明ピーク検波回路を添附図面に示した実施
例に従って説明する。
例に従って説明する。
第１図乃至第３図は本発明ピーク検波回路の実施の一例
を説明するためのものである。
を説明するためのものである。
（a.構成）［第１図］ 第１図（Ａ）、（Ｂ）は本発明ピーク検波回路の回路構
成を示すものであり、同図（Ａ）は正ピーク検波回路を
示し、同図（Ｂ）は負ピーク検波回路を示す。
成を示すものであり、同図（Ａ）は正ピーク検波回路を
示し、同図（Ｂ）は負ピーク検波回路を示す。
先ず、第１図（Ａ）に従って正ピーク検波回路について
説明する。Q1はベースに入力電圧Viを受けるPNP型のバ
ッファ用トランジスタで、コレクタが接地され、エミッ
タは第１の定電流回路I1を介して＋の電源端子Vccに接
続されている。Q2はNPN型の入力検出用トランジスタ
で、そのベースはバッファ用トランジスタQ1のエミッタ
に接続され、コレクタは負荷抵抗R1を介して電源端子Vc
cに接続され、そして、エミッタはPNP型の出力検出用ト
ランジスタQ3のエミッタに接続されている。入力検出用
トランジスタQ2のベースには入力電圧Viがバッファ用ト
ランジスタQ1によりVBEだけ高くレベルシフトされて印
加されることになる。
説明する。Q1はベースに入力電圧Viを受けるPNP型のバ
ッファ用トランジスタで、コレクタが接地され、エミッ
タは第１の定電流回路I1を介して＋の電源端子Vccに接
続されている。Q2はNPN型の入力検出用トランジスタ
で、そのベースはバッファ用トランジスタQ1のエミッタ
に接続され、コレクタは負荷抵抗R1を介して電源端子Vc
cに接続され、そして、エミッタはPNP型の出力検出用ト
ランジスタQ3のエミッタに接続されている。入力検出用
トランジスタQ2のベースには入力電圧Viがバッファ用ト
ランジスタQ1によりVBEだけ高くレベルシフトされて印
加されることになる。
上記出力検出用トランジスタQ3はコレクタが接地され、
ベースが後述する帰還用トランジスタ（Q4）に接続され
ている。
ベースが後述する帰還用トランジスタ（Q4）に接続され
ている。
これらトランジスタQ2、Q3及び負荷抵抗R1により入力回
路が構成される。そして、トランジスタQ1はレベルシフ
ト機能を果し、第１の定電流回路I1はレベルシフト電圧
VBEを一定に保つ役割を果たす。
路が構成される。そして、トランジスタQ1はレベルシフ
ト機能を果し、第１の定電流回路I1はレベルシフト電圧
VBEを一定に保つ役割を果たす。
Q5は上記負荷抵抗R1の端子電圧により駆動されるPNP型
の出力トランジスタで、ベースが負荷抵抗R1と入力検出
用トランジスタQ2との接続点に接続され、エミッタが電
源端子に接続され、コレクタがピーク検波用コンデンサ
Clを介して接地されており、該ピーク検波用コンデンサ
Clに対して放電用抵抗Rlがパラレルに接続されている。
の出力トランジスタで、ベースが負荷抵抗R1と入力検出
用トランジスタQ2との接続点に接続され、エミッタが電
源端子に接続され、コレクタがピーク検波用コンデンサ
Clを介して接地されており、該ピーク検波用コンデンサ
Clに対して放電用抵抗Rlがパラレルに接続されている。
そして、出力トランジスタQ5、ピーク検波用コンデンサ
Cl及び抵抗Rlによりピーク検波回路の出力回路が構成さ
れ、ピーク検波用コンデンサClの端子電圧が出力電圧Vo
となる。
Cl及び抵抗Rlによりピーク検波回路の出力回路が構成さ
れ、ピーク検波用コンデンサClの端子電圧が出力電圧Vo
となる。
Q4は帰還用NPNトランジスタで、レベルシフト手段とし
ても用いられ、そのベースはこのピーク検波回路の出力
端子であるピーク検波用コンデンサClの反接地側の端子
に接続され、コレクタが電源端子に接続され、エミッタ
が第２の定電流回路I2を介して接地されると共に上記入
力回路を構成する出力検出用トランジスタQ3のベースに
も接続されている。しかして、出力検出用トランジスタ
Q3には出力電圧VoがトランジスタQ4によりVBEだけ低く
レベルシフトされて印加されることになる。
ても用いられ、そのベースはこのピーク検波回路の出力
端子であるピーク検波用コンデンサClの反接地側の端子
に接続され、コレクタが電源端子に接続され、エミッタ
が第２の定電流回路I2を介して接地されると共に上記入
力回路を構成する出力検出用トランジスタQ3のベースに
も接続されている。しかして、出力検出用トランジスタ
Q3には出力電圧VoがトランジスタQ4によりVBEだけ低く
レベルシフトされて印加されることになる。
第１図（Ｂ）に示す負ピーク検波回路は同図（Ａ）に示
した正ピーク検波回路とは互いに対応するトランジスタ
どうしが相補的であるという点と、それから派生する点
と、ピーク検波用コンデンサClが抵抗R1を通じて充電さ
れ入力電圧Viが低下したときそれに応じてトランジスタ
Q5により放電されるという点で相違するにすぎず、基本
的な差異がない。
した正ピーク検波回路とは互いに対応するトランジスタ
どうしが相補的であるという点と、それから派生する点
と、ピーク検波用コンデンサClが抵抗R1を通じて充電さ
れ入力電圧Viが低下したときそれに応じてトランジスタ
Q5により放電されるという点で相違するにすぎず、基本
的な差異がない。
即ち、第１図（Ａ）に示す正ピーク検波回路におけると
ころのベースに入力電圧Viを受けるバッファ用トランジ
スタQ1がPNP型であったのに対して同図（Ｂ）に示す負
ピーク検波回路の入力電圧Viを受けるバッファ用トラン
ジスタQ1はNPN型である。
ころのベースに入力電圧Viを受けるバッファ用トランジ
スタQ1がPNP型であったのに対して同図（Ｂ）に示す負
ピーク検波回路の入力電圧Viを受けるバッファ用トラン
ジスタQ1はNPN型である。
従って、そのエミッタ側に接続される第１の定電流回路
I1はQ1のエミッタと接地との間に接続されることにな
る。同様のことがトランジスタQ2〜Q5にもいえる。
I1はQ1のエミッタと接地との間に接続されることにな
る。同様のことがトランジスタQ2〜Q5にもいえる。
そして、電源端子Vccと接地との間にピーク検波用コン
デンサClと抵抗Rlとの直列回路が接続され、出力トラン
ジスタQ5がコンデンサClに対してパラレルに接続されて
いる。これ等以外の点では第１図（Ｂ）のピーク検波回
路は同図（Ａ）に示したピーク検波回路とは相違しない
のでその詳細な説明を省略する。
デンサClと抵抗Rlとの直列回路が接続され、出力トラン
ジスタQ5がコンデンサClに対してパラレルに接続されて
いる。これ等以外の点では第１図（Ｂ）のピーク検波回
路は同図（Ａ）に示したピーク検波回路とは相違しない
のでその詳細な説明を省略する。
（b.動作）［第２図、第３図］ 次に、第１図（Ｂ）に示した負ピーク検波回路を例に取
って回動動作を説明する。
って回動動作を説明する。
先ず、本回路の入力電圧Viのピーク値と出力電圧Voとを
等しくさせるための直流的解析を行うことにする。
等しくさせるための直流的解析を行うことにする。
出力電圧Voは次式で表わすことができる。
Vo＝Vi−VBE1＋VBE2＋VBE3−VBE4 但し、VBE1、VBE2、VBE3、VBE4はトランジスタQ1、Q2、
Q3、Q4のベース・エミッタ間電圧VBEである。
Q3、Q4のベース・エミッタ間電圧VBEである。
そして、NPNトランジスタのIsをIsn、PNPトランジスタ
のIsをIspとすると出力電圧Voは次式（１）で表すこと
ができる。
のIsをIspとすると出力電圧Voは次式（１）で表すこと
ができる。
また、出力電圧Voは次式（２）で表すことができる。
しかして、Vi＝Voとなる為には式（１）から 式（２）からI3・R1＝VBE（Ic＝I5）が満足することが
できれば良い。［尚、 はI1・I2の平方根を表わす。］ 依って、 になるようにI1、I2、R1を選ぶことによって入力信号Vi
と出力信号Voの間のレベルオフセットをなくすことがで
きる。即ち、直流的に入力電圧Viと出力電圧Voとを等し
くすることができる。
できれば良い。［尚、 はI1・I2の平方根を表わす。］ 依って、 になるようにI1、I2、R1を選ぶことによって入力信号Vi
と出力信号Voの間のレベルオフセットをなくすことがで
きる。即ち、直流的に入力電圧Viと出力電圧Voとを等し
くすることができる。
次に、第１図（Ｂ）に示す負ピーク検波回路の検波動作
について説明する。
について説明する。
入力電圧Viが第２図の２点鎖線で示すように変化したと
き出力電圧Voがどのような変化をするかについて第３図
（Ａ）、（Ｂ）に従って説明する。
き出力電圧Voがどのような変化をするかについて第３図
（Ａ）、（Ｂ）に従って説明する。
（Ａ）入力電圧Viがある高いレベルから例えば瞬時に略
０レベルにレベルダウンしたようなときはVi＜Voとな
り、負ピーク検波動作が開始されることになる。トラン
ジスタQ4のエミッタのレベル、即ち、出力電圧Voを検出
する役割を担うトランジスタQ3のベースレベルはVo＋V
BE4に強制されているのに対して、入力電圧Viが低下し
たためトランジスタQlのエミッタのレベル、即ち入力電
圧Viを検出する役割を担うトランジスタQ2のベースレベ
ルが低下し、そのため第３図（Ａ）に示すようにトラン
ジスタQ3、Q2が強制的にドライブされる。その結果、ト
ランジスタQ3、Q2に急激に無限に近いとさえいえる大き
なコレクタ電流が［最大I1・β（但し、βはエミッタ接
地電流増幅率）］が流れる。そして、そのコレクタ電流
は抵抗R1に流れるのでその端子電圧が急激に高まり、こ
の端子電圧によって出力トランジスタQ5が激しく駆動さ
れる。その結果、ピーク検波用コンデンサClがトランジ
スタQ5によって迅速に放電される。
０レベルにレベルダウンしたようなときはVi＜Voとな
り、負ピーク検波動作が開始されることになる。トラン
ジスタQ4のエミッタのレベル、即ち、出力電圧Voを検出
する役割を担うトランジスタQ3のベースレベルはVo＋V
BE4に強制されているのに対して、入力電圧Viが低下し
たためトランジスタQlのエミッタのレベル、即ち入力電
圧Viを検出する役割を担うトランジスタQ2のベースレベ
ルが低下し、そのため第３図（Ａ）に示すようにトラン
ジスタQ3、Q2が強制的にドライブされる。その結果、ト
ランジスタQ3、Q2に急激に無限に近いとさえいえる大き
なコレクタ電流が［最大I1・β（但し、βはエミッタ接
地電流増幅率）］が流れる。そして、そのコレクタ電流
は抵抗R1に流れるのでその端子電圧が急激に高まり、こ
の端子電圧によって出力トランジスタQ5が激しく駆動さ
れる。その結果、ピーク検波用コンデンサClがトランジ
スタQ5によって迅速に放電される。
（Ｂ）そして、ピーク検波用コンデンサClのレベルが入
力電圧Viと同じレベルまでレベルダウンすると同図
（Ｂ）に示すようにトランジスタQ3、Q2はカットオフ状
態になり、抵抗R1には電流が流れない。従って、トラン
ジスタQ5もカットオフ状態になりピーク検波用コンデン
サClが信号（電荷）をホールドする状態になる。
力電圧Viと同じレベルまでレベルダウンすると同図
（Ｂ）に示すようにトランジスタQ3、Q2はカットオフ状
態になり、抵抗R1には電流が流れない。従って、トラン
ジスタQ5もカットオフ状態になりピーク検波用コンデン
サClが信号（電荷）をホールドする状態になる。
このようなピーク検波回路によれば、トランジスタQ2の
電流増幅率βを適宜に大きくし、出力トランジスタであ
るトランジスタQ5の電流能力を大きくすることによりピ
ーク検波の動作速度をきわめて速いものにすることがで
きる。
電流増幅率βを適宜に大きくし、出力トランジスタであ
るトランジスタQ5の電流能力を大きくすることによりピ
ーク検波の動作速度をきわめて速いものにすることがで
きる。
そして、このようなピーク検波回路によれば、トランジ
スタQ2とQ3が第５図に示すピーク検波回路のプリアンプ
A1に相当する機能を果す。即ち、トランジスタQ2はQ3と
共同して入力電圧Viと出力電圧Voとを比較し、Vi＜Vo
（正ピーク検波回路の場合はVo＞Vi）を検出するとその
間の差電圧を増幅して出力トランジスタQ5を駆動するこ
とによりピーク検波用コンデンサClを急速に放電（ある
いは充電）してVoをViに一致せしめる。
スタQ2とQ3が第５図に示すピーク検波回路のプリアンプ
A1に相当する機能を果す。即ち、トランジスタQ2はQ3と
共同して入力電圧Viと出力電圧Voとを比較し、Vi＜Vo
（正ピーク検波回路の場合はVo＞Vi）を検出するとその
間の差電圧を増幅して出力トランジスタQ5を駆動するこ
とによりピーク検波用コンデンサClを急速に放電（ある
いは充電）してVoをViに一致せしめる。
そして、トランジスタQ2、Q3だけだと比較される入出力
間にトランジスタのベース・エミッタ間電圧VBEによる
直流的レベルオフセットが生じるが、そのレベルオフセ
ットはレベルシフト手段たるトランジスタQ1、Q4によっ
て補償することができ、ピーク検波電圧の誤差を非常に
小さくすることができる。そして、本ピーク検波回路の
トランジスタQ1はバッファとしても機能し、該トランジ
スタQ1によって本ピーク検波回路の前段への影響を皆無
に近くすることができる。
間にトランジスタのベース・エミッタ間電圧VBEによる
直流的レベルオフセットが生じるが、そのレベルオフセ
ットはレベルシフト手段たるトランジスタQ1、Q4によっ
て補償することができ、ピーク検波電圧の誤差を非常に
小さくすることができる。そして、本ピーク検波回路の
トランジスタQ1はバッファとしても機能し、該トランジ
スタQ1によって本ピーク検波回路の前段への影響を皆無
に近くすることができる。
（H.発明の効果） 以上に述べたところから明らかなように、本発明ピーク
検波回路の第１のものは、入力信号検出用トランジスタ
と該トランジスタに対してコンプリメンタリな出力検出
用トランジスタとを互いにエミッタにて直列に接続し、
そのうちの一方のトランジスタのコレクタ側に負荷抵抗
を接続した入力回路と、上記負荷抵抗の端子電圧により
駆動される出力トランジスタと該出力トランジスタによ
り端子電圧が制御されるピーク検波用コンデンサとを備
えた出力回路と、上記出力トランジスタの出力と、上記
出力検出用トランジスタの入力との間にベース・エミッ
タが接続された帰還用トランジスタと、上記入力回路の
前段に設けられ、ベース・エミッタにて上記入力信号を
レベルシフトするバッファ用トランジスタと、からな
り、上記帰還用トランジスタと、上記バッファ用トラン
ジスタにより上記入力信号と出力信号とのレベルオフセ
ットの補償が為されるようにしてなることを特徴とす
る。
検波回路の第１のものは、入力信号検出用トランジスタ
と該トランジスタに対してコンプリメンタリな出力検出
用トランジスタとを互いにエミッタにて直列に接続し、
そのうちの一方のトランジスタのコレクタ側に負荷抵抗
を接続した入力回路と、上記負荷抵抗の端子電圧により
駆動される出力トランジスタと該出力トランジスタによ
り端子電圧が制御されるピーク検波用コンデンサとを備
えた出力回路と、上記出力トランジスタの出力と、上記
出力検出用トランジスタの入力との間にベース・エミッ
タが接続された帰還用トランジスタと、上記入力回路の
前段に設けられ、ベース・エミッタにて上記入力信号を
レベルシフトするバッファ用トランジスタと、からな
り、上記帰還用トランジスタと、上記バッファ用トラン
ジスタにより上記入力信号と出力信号とのレベルオフセ
ットの補償が為されるようにしてなることを特徴とす
る。
従って、本発明ピーク検波回路の第１のものによれば、
入力が出力より例えば上ったとき、入力回路を構成する
二つのトランジスタの一方によって入力を検出し、他方
によって出力を帰還用トランジスタを介して検出しその
間の差を増幅した信号で出力回路のトランジスタを駆動
することによりピーク検波用コンデンサを急激に充電あ
るいは放電させることができる。従って、ピーク検波を
迅速に行わせることができる。そして、バッファ用トラ
ンジスタと上記帰還用トランジスタによりトランジスタ
のベース・エミッタ電圧によるレベルオフセットを補償
するので、ピーク検波電圧の誤差をなくすことができ
る。
入力が出力より例えば上ったとき、入力回路を構成する
二つのトランジスタの一方によって入力を検出し、他方
によって出力を帰還用トランジスタを介して検出しその
間の差を増幅した信号で出力回路のトランジスタを駆動
することによりピーク検波用コンデンサを急激に充電あ
るいは放電させることができる。従って、ピーク検波を
迅速に行わせることができる。そして、バッファ用トラ
ンジスタと上記帰還用トランジスタによりトランジスタ
のベース・エミッタ電圧によるレベルオフセットを補償
するので、ピーク検波電圧の誤差をなくすことができ
る。
本発明ピーク検波回路の第２のものは、ベースに入力信
号を受けエミッタが第１の定電流源に接続されたバッフ
ァ用トランジスタと、該バッファ用トランジスタのエミ
ッタにベースが接続された入力検出用トランジスタ、該
入力検出用トランジスタのコレクタに接続された負荷抵
抗及び該入力検出用トランジスタとコンプリメンタリで
あって互いにエミッタにて直列に接続された出力検出用
トランジスタからなる入力回路と、上記負荷抵抗の端子
電圧により駆動される出力トランジスタ及び該トランジ
スタにより端子電圧が制御されるピーク検波用コンデン
サとを備えた出力回路と、上記出力トランジスタの出力
と上記出力検出用トランジスタのベースとの間にベース
・エミッタが接続され、エミッタに第２の定電流源が接
続された帰還用トランジスタと、からなり、上記帰還用
トランジスタと、上記バッファ用トランジスタにより上
記入力信号と出力信号とのレベルオフセットの補償が為
されるようにしてなることを特徴とする。
号を受けエミッタが第１の定電流源に接続されたバッフ
ァ用トランジスタと、該バッファ用トランジスタのエミ
ッタにベースが接続された入力検出用トランジスタ、該
入力検出用トランジスタのコレクタに接続された負荷抵
抗及び該入力検出用トランジスタとコンプリメンタリで
あって互いにエミッタにて直列に接続された出力検出用
トランジスタからなる入力回路と、上記負荷抵抗の端子
電圧により駆動される出力トランジスタ及び該トランジ
スタにより端子電圧が制御されるピーク検波用コンデン
サとを備えた出力回路と、上記出力トランジスタの出力
と上記出力検出用トランジスタのベースとの間にベース
・エミッタが接続され、エミッタに第２の定電流源が接
続された帰還用トランジスタと、からなり、上記帰還用
トランジスタと、上記バッファ用トランジスタにより上
記入力信号と出力信号とのレベルオフセットの補償が為
されるようにしてなることを特徴とする。
従って、本発明ピーク検波回路の第２のものによれば、
本発明ピーク検波回路の第１のものが奏する効果をすべ
て享受することができるほか、バッファ用トランジスタ
及び帰還用トランジスタにそれぞれ定電流回路を接続し
たので、その各トランジスタに流れるエミッタ電流の変
動が生じなくなり、延いては、順方向ベース・エミッタ
間電圧VBEを変動しないようにすることができる。
本発明ピーク検波回路の第１のものが奏する効果をすべ
て享受することができるほか、バッファ用トランジスタ
及び帰還用トランジスタにそれぞれ定電流回路を接続し
たので、その各トランジスタに流れるエミッタ電流の変
動が生じなくなり、延いては、順方向ベース・エミッタ
間電圧VBEを変動しないようにすることができる。
依って、より安定したレベルオフセット補償ができる。
本発明ピーク検波回路の第３のものは、本発明ピーク検
波回路の第２のものにおいて、第１の定電流源の電流と
第２の定電流源の電流との積の平方根をトランジスタの
ベース・エミッタ間順方向電圧VBEを負荷抵抗の抵抗値
で除算した値に略等しくしたことを特徴とする。
波回路の第２のものにおいて、第１の定電流源の電流と
第２の定電流源の電流との積の平方根をトランジスタの
ベース・エミッタ間順方向電圧VBEを負荷抵抗の抵抗値
で除算した値に略等しくしたことを特徴とする。
従って、本発明ピーク検波回路の第３のものによれば、
前述のとおり前記式（１）で求められた入力信号と前記
式（２）で求められた出力信号とが直流的に略等しくな
るので、入出力間のレベルオフセットを略０にすること
ができる。従って、レベルオフセットの完璧な補償がで
きる。
前述のとおり前記式（１）で求められた入力信号と前記
式（２）で求められた出力信号とが直流的に略等しくな
るので、入出力間のレベルオフセットを略０にすること
ができる。従って、レベルオフセットの完璧な補償がで
きる。
第１図乃至第３図は本発明の実施の一例を示すものであ
り、第１図（Ａ）、（Ｂ）はピーク検波回路の回路図
で、同図（Ａ）が正ピーク検波回路を示し、（Ｂ）が負
ピーク検波回路を示し、第２図は入力電圧と出力電圧の
波形図、第３図（Ａ）、（Ｂ）は動作説明図で同図
（Ａ）はピークサンプル動作を説明し、同図（Ｂ）はピ
ークホールド動作を説明し、第４図はピーク検波回路の
第１の従来例を示す回路図で、同図（Ａ）は正ピーク検
波回路を示し、同図（Ｂ）は負ピーク検波回路を示し、
第５図はピーク検波回路の第２の従来例を示す回路図で
ある。 符号の説明 Q1……バッファ用トランジスタ、 Q2……入力検出用トランジスタ、Q3……出力検出用トラ
ンジスタ、 Q4……帰還用トランジスタ、Q5……出力トランジスタ、 R1……負荷抵抗、Cl……ピーク検波用コンデンサ。
り、第１図（Ａ）、（Ｂ）はピーク検波回路の回路図
で、同図（Ａ）が正ピーク検波回路を示し、（Ｂ）が負
ピーク検波回路を示し、第２図は入力電圧と出力電圧の
波形図、第３図（Ａ）、（Ｂ）は動作説明図で同図
（Ａ）はピークサンプル動作を説明し、同図（Ｂ）はピ
ークホールド動作を説明し、第４図はピーク検波回路の
第１の従来例を示す回路図で、同図（Ａ）は正ピーク検
波回路を示し、同図（Ｂ）は負ピーク検波回路を示し、
第５図はピーク検波回路の第２の従来例を示す回路図で
ある。 符号の説明 Q1……バッファ用トランジスタ、 Q2……入力検出用トランジスタ、Q3……出力検出用トラ
ンジスタ、 Q4……帰還用トランジスタ、Q5……出力トランジスタ、 R1……負荷抵抗、Cl……ピーク検波用コンデンサ。
Claims (3)
- 【請求項１】入力信号を検出する入力検出用トランジス
タと出力信号を検出し上記トランジスタに対してコンプ
リメンタリな出力検出用トランジスタとを互いにエミッ
タにて直列に接続し、そのうちの一方のトランジスタの
コレクタ側に負荷抵抗を接続した入力回路と、 上記負荷抵抗の端子電圧により駆動される出力トランジ
スタと該出力トランジスタにより端子電圧が制御される
ピーク検波用コンデンサとを備えた出力回路と、 上記出力トランジスタの出力と、上記出力検出用トラン
ジスタの入力との間にベース・エミッタが接続された帰
還用トランジスタと、 上記入力回路の前段に設けられ、ベース・エミッタにて
上記入力信号をレベルシフトするバッファ用トランジス
タと、 からなり、 上記帰還用トランジスタと、上記バッファ用トランジス
タにより上記入力信号と出力信号とのレベルオフセット
の補償が為されるようにしてなる ことを特徴とするピーク検波回路 - 【請求項２】ベースに入力信号を受けエミッタが第１の
定電流源に接続されたバッファ用トランジスタと、 上記バッファ用トランジスタのエミッタにベースが接続
された入力検出用トランジスタ、該入力検出用トランジ
スタのコレクタに接続された負荷抵抗及び該入力検出用
トランジスタとコンプリメンタリであって互いにエミッ
タにて直列に接続された出力検出用トランジスタからな
る入力回路と、 上記負荷抵抗の端子電圧により駆動される出力トランジ
スタ及び該トランジスタにより端子電圧が制御されるピ
ーク検波用コンデンサを備えた出力回路と、 上記出力トランジスタの出力と上記出力検出用トランジ
スタのベースとの間にベース・エミッタが接続され、更
にエミッタに第２の定電流源が接続された帰還用トラン
ジスタと、 からなり、 上記帰還用トランジスタと、上記バッファ用トランジス
タにより上記入力信号と出力信号とのレベルオフセット
の補償が為されるようにしてなる ことを特徴とするピーク検波回路 - 【請求項３】第１の定電流源の電流と第２の定電流源の
電流との積の平方根がトランジスタのベース・エミッタ
間順方向電圧VBEを負荷抵抗の抵抗値で除算した値に略
等しい ことを特徴とする特許請求の範囲第２項記載のピーク検
波回路
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294174A JPH0787300B2 (ja) | 1985-12-26 | 1985-12-26 | ピ−ク検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60294174A JPH0787300B2 (ja) | 1985-12-26 | 1985-12-26 | ピ−ク検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62154805A JPS62154805A (ja) | 1987-07-09 |
| JPH0787300B2 true JPH0787300B2 (ja) | 1995-09-20 |
Family
ID=17804267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60294174A Expired - Lifetime JPH0787300B2 (ja) | 1985-12-26 | 1985-12-26 | ピ−ク検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787300B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2739800B2 (ja) * | 1992-08-04 | 1998-04-15 | 日本電気株式会社 | 半導体集積回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55156404A (en) * | 1979-05-23 | 1980-12-05 | Mitsubishi Electric Corp | Smoothing circuit |
| JPS5779715A (en) * | 1980-11-04 | 1982-05-19 | Matsushita Electric Ind Co Ltd | Envelope detection circuit |
-
1985
- 1985-12-26 JP JP60294174A patent/JPH0787300B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62154805A (ja) | 1987-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3985954A (en) | DC level control circuit | |
| GB2304480A (en) | Offset reduction in a differential amplifier using a transconductance feedback arrangement | |
| JPS6224975Y2 (ja) | ||
| US6114904A (en) | Fast amplifier output stage | |
| US3562673A (en) | Pulse width modulation to amplitude modulation conversion circuit which minimizes the effects of aging and temperature drift | |
| JPH0787300B2 (ja) | ピ−ク検波回路 | |
| US4142110A (en) | Circuit to eliminate DC bias | |
| US4072907A (en) | Amplifier circuit | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| JP3127878B2 (ja) | クランプ回路 | |
| JP3232560B2 (ja) | 位相比較回路 | |
| JPS6227639B2 (ja) | ||
| KR100271590B1 (ko) | 차동 증폭 장치 | |
| EP0473352B1 (en) | Emitter follower output circuit | |
| US4132907A (en) | Full wave rectifier circuit | |
| JP3321897B2 (ja) | 増幅回路 | |
| KR930004712Y1 (ko) | 홀드전압유지회로 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPS63314904A (ja) | 掛算検波器用広帯域増幅回路 | |
| JPH0436482B2 (ja) | ||
| JPH05150847A (ja) | 電源回路 | |
| KR830001977B1 (ko) | 전력증폭 회로 | |
| JPS6034284B2 (ja) | 増幅回路 | |
| JPH0513047Y2 (ja) | ||
| KR900005945Y1 (ko) | 모니터의 영상 신호 중간 증폭회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |