JPH0787377B2 - デルタ変調器 - Google Patents
デルタ変調器Info
- Publication number
- JPH0787377B2 JPH0787377B2 JP10300988A JP10300988A JPH0787377B2 JP H0787377 B2 JPH0787377 B2 JP H0787377B2 JP 10300988 A JP10300988 A JP 10300988A JP 10300988 A JP10300988 A JP 10300988A JP H0787377 B2 JPH0787377 B2 JP H0787377B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- output
- signal
- potential
- delta modulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はアナログ・デジタル変換器のうち歪の発生を低
減したデルタ変調器に関するものである。
減したデルタ変調器に関するものである。
従来の技術 デルタ変調器はアナログ・デジタル変換器の一種であ
り、一定時間ごとに標本化する際の各標本間の差分に着
目し、この情報を符号化するとともに、生じた誤差を後
続の標本により修正していくものである。
り、一定時間ごとに標本化する際の各標本間の差分に着
目し、この情報を符号化するとともに、生じた誤差を後
続の標本により修正していくものである。
以下、図面を参照しながら上述したような従来のデルタ
変換器について説明を行う。第３図は従来のデルタ変調
器の構成を示したブロック図である。一般にデルタ変調
器は第３図に示すようにアナログ信号入力端子201,減算
器202、比較器203、局部復調器204、デルタ変調信号出
力端子205からなり、入力であるアナログ信号に対し
て、１標本化周期前に標本化した電位と比較して増加し
ているか、減少しているかという情報を１ビットの符号
で出力するものである。
変換器について説明を行う。第３図は従来のデルタ変調
器の構成を示したブロック図である。一般にデルタ変調
器は第３図に示すようにアナログ信号入力端子201,減算
器202、比較器203、局部復調器204、デルタ変調信号出
力端子205からなり、入力であるアナログ信号に対し
て、１標本化周期前に標本化した電位と比較して増加し
ているか、減少しているかという情報を１ビットの符号
で出力するものである。
まずアナログ入力端子201に入力されたアナログ信号は
減算器202に入力される。減算器202において１標本化周
期前に標本化した電位を出力する局部復調器204の出力
との差がとられ、比較器203に入力される。比較器203に
入力される信号がある一定の基準電位に対して大きけれ
ば、アナログ入力信号は１標本化前の電位と比較して増
加したと判断される。また基準電位に対して小さければ
アナログ入力信号は１標本化前の電位と比較して減少し
たと判断される。そして比較器203は増加と判断したと
きは“1"を減少と判断したときは“0"をデルタ変調信号
出力端子205に出力し、これがデルタ変調信号となる。
一方局部復調器204では比較器203の出力であるデルタ変
調信号をもとにアナログ信号を復調し、減算器202に出
力している。
減算器202に入力される。減算器202において１標本化周
期前に標本化した電位を出力する局部復調器204の出力
との差がとられ、比較器203に入力される。比較器203に
入力される信号がある一定の基準電位に対して大きけれ
ば、アナログ入力信号は１標本化前の電位と比較して増
加したと判断される。また基準電位に対して小さければ
アナログ入力信号は１標本化前の電位と比較して減少し
たと判断される。そして比較器203は増加と判断したと
きは“1"を減少と判断したときは“0"をデルタ変調信号
出力端子205に出力し、これがデルタ変調信号となる。
一方局部復調器204では比較器203の出力であるデルタ変
調信号をもとにアナログ信号を復調し、減算器202に出
力している。
第４図は上述した従来のデルタ変調器の一例を示す回路
図である。アナログ信号入力端子206より入力されたア
ナログ信号はコンデンサ207を通して直流成分を除去さ
れ、抵抗208を通して局部復調器215の出力から抵抗209
を通した信号と加算され、Ｄフリップフロップ213のＤ
端子に入力される。ただし、局部復調器215の入力には
Ｄフリップフロップ213の反転出力（）を使用してい
るために、抵抗208と抵抗209は減算器と同じ効果になっ
ている。
図である。アナログ信号入力端子206より入力されたア
ナログ信号はコンデンサ207を通して直流成分を除去さ
れ、抵抗208を通して局部復調器215の出力から抵抗209
を通した信号と加算され、Ｄフリップフロップ213のＤ
端子に入力される。ただし、局部復調器215の入力には
Ｄフリップフロップ213の反転出力（）を使用してい
るために、抵抗208と抵抗209は減算器と同じ効果になっ
ている。
次にＤフリップフロップ213は入力電位によってアナロ
グ入力信号が１標本化前に標本化した電位と比較して増
加・減少の判断をする比較器となっている。Ｄ端子の電
位がスレッシュホールドレベルより高電位ならば増加と
判断し、“1"をＱ端子に、“φ”を端子に出力する。
Ｄ端子の電位がスレッシュホールドレベルより低電位で
あれば減少と判断し、“φ”をＱ端子に、“1"を端子
に出力する。Ｑ端子より出力された信号がデルタ変換信
号であり、デルタ変調信号出力端子214に出力される。
一方、端子より出力された“1",“φ”が反転したデ
ルタ変調信号は局部復調器215に入力される。局部復調
器215は抵抗211とコンデンサ210で構成されており、
“1",“φ”に対応した電位の入力によって抵抗211を介
してコンデンサ210に充放電をする。このとき抵抗211と
コンデンサ210の時定数τが標本化周期Ｔに比べ非常に
大きいとき、この局部復調器215は積分回路となり、積
分した結果が一標本化周期前に標本化したアナログ入力
信号の電位となる。
グ入力信号が１標本化前に標本化した電位と比較して増
加・減少の判断をする比較器となっている。Ｄ端子の電
位がスレッシュホールドレベルより高電位ならば増加と
判断し、“1"をＱ端子に、“φ”を端子に出力する。
Ｄ端子の電位がスレッシュホールドレベルより低電位で
あれば減少と判断し、“φ”をＱ端子に、“1"を端子
に出力する。Ｑ端子より出力された信号がデルタ変換信
号であり、デルタ変調信号出力端子214に出力される。
一方、端子より出力された“1",“φ”が反転したデ
ルタ変調信号は局部復調器215に入力される。局部復調
器215は抵抗211とコンデンサ210で構成されており、
“1",“φ”に対応した電位の入力によって抵抗211を介
してコンデンサ210に充放電をする。このとき抵抗211と
コンデンサ210の時定数τが標本化周期Ｔに比べ非常に
大きいとき、この局部復調器215は積分回路となり、積
分した結果が一標本化周期前に標本化したアナログ入力
信号の電位となる。
発明が解決しようとする課題 しかしながら、上述した従来のデルタ変調器ではＤフリ
ップフロップの特性上歪を発生してしまうという問題点
を持っていた。
ップフロップの特性上歪を発生してしまうという問題点
を持っていた。
第５図はアナログ入力信号がゼロの時の（ａ）クロック
信号、（ｂ）理想的なデルタ変調器のＤフリップフロッ
プのＤ端子入力信号、（ｃ）理想的なデルタ変調器のＤ
フリップフロップのＱ端子の出力信号、（ｄ）従来のデ
ルタ変調器におけるＤフリップフロップのＤ端子入力信
号（第４図のＢ点）、（ｅ）従来のデルタ変調器におけ
るＤフリップフロップのＱ端子の出力信号（第４図のＣ
点）を示す波形図である。
信号、（ｂ）理想的なデルタ変調器のＤフリップフロッ
プのＤ端子入力信号、（ｃ）理想的なデルタ変調器のＤ
フリップフロップのＱ端子の出力信号、（ｄ）従来のデ
ルタ変調器におけるＤフリップフロップのＤ端子入力信
号（第４図のＢ点）、（ｅ）従来のデルタ変調器におけ
るＤフリップフロップのＱ端子の出力信号（第４図のＣ
点）を示す波形図である。
アナログ入力信号がない場合、理想的には出力デルタ変
調信号は第５図（ｃ）のようにＤフリップフロップに供
給されるクロック信号の立上りごとに、“1",“φ”を
繰返す信号となる。あるクロックの立上り時に、Ｄフリ
ップフロップのＤ端子の入力信号がスレッシュホールド
レベルVTHより高電位であった場合、Ｑ端子からは“1"
が出力され、端子からは“φ”が出力される。端子
から“φ”が出力されると局部復調器215では局部復調
器215の抵抗211とコンデンサ210で決まる時定数で放電
が行われ、ＤフリップフロップのＤ端子の入力信号は下
降しはじめVTHより低電位となる。そして次のクロック
信号の立上りではＤフリップフロップのＤ端子の電位が
VTHより低電位なのでＱ端子からは“φ”が出力され、
端子からは“1"が出力される。端子から“1"が出力
されると局部復調器215では充電が行われ、Ｄフリップ
フロップ213のＤ端子の入力信号は上昇しはじめVTHより
高電位となる。このような繰返しによって理想的な動作
ではＤフリップフロップのＱ端子からは“1",“φ”が
繰返し出力される。
調信号は第５図（ｃ）のようにＤフリップフロップに供
給されるクロック信号の立上りごとに、“1",“φ”を
繰返す信号となる。あるクロックの立上り時に、Ｄフリ
ップフロップのＤ端子の入力信号がスレッシュホールド
レベルVTHより高電位であった場合、Ｑ端子からは“1"
が出力され、端子からは“φ”が出力される。端子
から“φ”が出力されると局部復調器215では局部復調
器215の抵抗211とコンデンサ210で決まる時定数で放電
が行われ、ＤフリップフロップのＤ端子の入力信号は下
降しはじめVTHより低電位となる。そして次のクロック
信号の立上りではＤフリップフロップのＤ端子の電位が
VTHより低電位なのでＱ端子からは“φ”が出力され、
端子からは“1"が出力される。端子から“1"が出力
されると局部復調器215では充電が行われ、Ｄフリップ
フロップ213のＤ端子の入力信号は上昇しはじめVTHより
高電位となる。このような繰返しによって理想的な動作
ではＤフリップフロップのＱ端子からは“1",“φ”が
繰返し出力される。
しかしながら、従来のデルタ変調器において実際のＤフ
リップフロップでは、クロックの立上りからＱ端子や
端子に出力されるまでに遅延Δｔが存在するためにデル
タ変調信号であるＤフリップフロップのＱ端子から
“1",“φ”が交互に出力されない状態が発生する。第
５図（ｄ）に示すように、あるクロックの立上り時にＤ
フリップフロップのＤ端子の入力信号がスレッシュホー
ルドレベルVTHより高電位であった場合、遅延Δｔが存
在するために、端子からはΔｔだけ遅れてから“φ”
が出力される。従ってＤフリップフロップのＤ端子の入
力信号はΔｔだけ遅れて電位が下降しはじめる。この場
合次のクロックの立上り時にはＤ端子の入力信号はVTH
よりまだ高電位になる状態が発生する。Ｄ端子の入力信
号がVTHより高電位のときは再び端子から“φ”が出
力され、Ｄ端子の電位はさらに下降し続ける。次のクロ
ックの立上り時にはＤ端子の入力信号はVTHより低電位
となり端子から“1"が出力されるが、さらに次のクロ
ックの立上りでも遅延Δｔのために再び“1"が端子か
ら出力される。つまり、クロックの立上りから端子の
出力までに遅延が存在するためにデルタ変調信号である
Ｑ出力は“1",“φ”が交互に出力されるのではなく、
“1",“1",“φ",“φ”のように理想動作でない判断誤
りを起こしてしまう。
リップフロップでは、クロックの立上りからＱ端子や
端子に出力されるまでに遅延Δｔが存在するためにデル
タ変調信号であるＤフリップフロップのＱ端子から
“1",“φ”が交互に出力されない状態が発生する。第
５図（ｄ）に示すように、あるクロックの立上り時にＤ
フリップフロップのＤ端子の入力信号がスレッシュホー
ルドレベルVTHより高電位であった場合、遅延Δｔが存
在するために、端子からはΔｔだけ遅れてから“φ”
が出力される。従ってＤフリップフロップのＤ端子の入
力信号はΔｔだけ遅れて電位が下降しはじめる。この場
合次のクロックの立上り時にはＤ端子の入力信号はVTH
よりまだ高電位になる状態が発生する。Ｄ端子の入力信
号がVTHより高電位のときは再び端子から“φ”が出
力され、Ｄ端子の電位はさらに下降し続ける。次のクロ
ックの立上り時にはＤ端子の入力信号はVTHより低電位
となり端子から“1"が出力されるが、さらに次のクロ
ックの立上りでも遅延Δｔのために再び“1"が端子か
ら出力される。つまり、クロックの立上りから端子の
出力までに遅延が存在するためにデルタ変調信号である
Ｑ出力は“1",“φ”が交互に出力されるのではなく、
“1",“1",“φ",“φ”のように理想動作でない判断誤
りを起こしてしまう。
以上の例ではアナログ入力信号がゼロの場合について述
べたが、入力信号がある場合、この判断誤りが歪となっ
て発生する。とりわけ第４図の従来のデルタ変調器の回
路図におけるＡ点の電位がＤフリップフロップ213のス
レッシュホールドレベルVTHの近くになっているときに
歪が発生しやすく、電源電圧5V,VTH2.5V,出力“1"レ
ベルが5V,出力“φ”レベルが0VのＤフリップフロッ
プを用いて、アナログ信号入力端子に正弦波を入力した
場合、Ａ点では正弦波の傾きの絶対値が最も大きい点が
2.5Vの電位となるため、この点で歪が発生するためにデ
ルタ変調信号には２次高調波歪が発生してしまう。
べたが、入力信号がある場合、この判断誤りが歪となっ
て発生する。とりわけ第４図の従来のデルタ変調器の回
路図におけるＡ点の電位がＤフリップフロップ213のス
レッシュホールドレベルVTHの近くになっているときに
歪が発生しやすく、電源電圧5V,VTH2.5V,出力“1"レ
ベルが5V,出力“φ”レベルが0VのＤフリップフロッ
プを用いて、アナログ信号入力端子に正弦波を入力した
場合、Ａ点では正弦波の傾きの絶対値が最も大きい点が
2.5Vの電位となるため、この点で歪が発生するためにデ
ルタ変調信号には２次高調波歪が発生してしまう。
本発明はこのような従来の問題点を解消するものであ
り、歪の発生を低減した高性能なデルタ変調器を提供す
るものである。
り、歪の発生を低減した高性能なデルタ変調器を提供す
るものである。
課題を解決するための手段 この目的を達成するために、本発明のデルタ変調器はオ
フセット回路の出力信号の直流電圧レベルが局部復調器
の出力信号の直流電圧レベルより低くなるようにアナロ
グ信号の直流オフセットを制御する構成となっている。
フセット回路の出力信号の直流電圧レベルが局部復調器
の出力信号の直流電圧レベルより低くなるようにアナロ
グ信号の直流オフセットを制御する構成となっている。
作 用 本発明は上記した直流オフセット制御をすることによっ
て比較器入力信号の電位の上昇時の傾きの絶対値と下降
時の傾きの絶対値が異ってくる。即ち、比較器の入力信
号の電位が上昇している場合、傾きが小さく、比較器の
入力信号は何回か連続して比較器基準電位に対して低電
位になる。従って遅延による判断誤りを起こしても、デ
ルタ変調信号はもともと何回か連続して“φ”を出力し
ているので１回の判断誤りによる相対的誤差は小さくな
り、歪発生は小さくなる。また比較器の入力信号の電位
が下降している場合、傾きの絶対値が大きくなり標本化
周期Ｔと遅延Δｔの間（Ｔ−Δｔ）に比較器基準電位よ
り低電位になる確率が高くなり、判断誤りを起こしにく
くなって歪の発生が低減でき、高性能なデルタ変調器が
実現できる。
て比較器入力信号の電位の上昇時の傾きの絶対値と下降
時の傾きの絶対値が異ってくる。即ち、比較器の入力信
号の電位が上昇している場合、傾きが小さく、比較器の
入力信号は何回か連続して比較器基準電位に対して低電
位になる。従って遅延による判断誤りを起こしても、デ
ルタ変調信号はもともと何回か連続して“φ”を出力し
ているので１回の判断誤りによる相対的誤差は小さくな
り、歪発生は小さくなる。また比較器の入力信号の電位
が下降している場合、傾きの絶対値が大きくなり標本化
周期Ｔと遅延Δｔの間（Ｔ−Δｔ）に比較器基準電位よ
り低電位になる確率が高くなり、判断誤りを起こしにく
くなって歪の発生が低減でき、高性能なデルタ変調器が
実現できる。
実施例 以下、本発明の一実施例におけるデルタ変調器について
図面を参照して説明する。第１図は本発明の一実施例に
おけるデルタ変調器の回路図である。なお、第１図に示
す本実施例のデルタ変調器は、基本的には従来のデルタ
変調器と同じ構成であるので、同一構成部分には同一番
号を付して詳細な説明を省略する。第１図において207
はアナログ入力信号の直流成分を除去するコンデンサで
あり、101はアナログ入力信号の直流電圧レベルを局部
復調器215の出力信号の直流電圧レベルより低くするよ
う制御する抵抗である。
図面を参照して説明する。第１図は本発明の一実施例に
おけるデルタ変調器の回路図である。なお、第１図に示
す本実施例のデルタ変調器は、基本的には従来のデルタ
変調器と同じ構成であるので、同一構成部分には同一番
号を付して詳細な説明を省略する。第１図において207
はアナログ入力信号の直流成分を除去するコンデンサで
あり、101はアナログ入力信号の直流電圧レベルを局部
復調器215の出力信号の直流電圧レベルより低くするよ
う制御する抵抗である。
第４図に示した従来例のデルタ変調器のように本実施例
のデルタ変調器も局部復調器215の出力とアナログ入力
信号を加算するのであるが、抵抗101が存在するため
に、抵抗209、抵抗208、抵抗101を通じて接地点へ電流
が流れ局部復調器215のコンデンサ210への充放電による
局部復調器215の出力電位の増加・減少する際の時間変
化の傾きの絶対値が異ってくる。従ってＤフリップフロ
ップ（以下DFFという）213のＤ端子の入力電位は、上昇
時の傾きが小さくなり、また下降時の傾きの絶対値が大
きくなり、DFF213の遅延による歪発生が低減できる。
のデルタ変調器も局部復調器215の出力とアナログ入力
信号を加算するのであるが、抵抗101が存在するため
に、抵抗209、抵抗208、抵抗101を通じて接地点へ電流
が流れ局部復調器215のコンデンサ210への充放電による
局部復調器215の出力電位の増加・減少する際の時間変
化の傾きの絶対値が異ってくる。従ってＤフリップフロ
ップ（以下DFFという）213のＤ端子の入力電位は、上昇
時の傾きが小さくなり、また下降時の傾きの絶対値が大
きくなり、DFF213の遅延による歪発生が低減できる。
以下第２図を用いて詳しく説明すると、第２図（ａ）は
DFF213の標本化クロック信号、（ｂ）はDFF213への入力
信号、（ｃ）は出力されるデルタ変調信号の一例を示す
波形図である。第２図（ｂ）からわかるように、直流オ
フセットを制御することによってDFF213の入力信号の電
位の上昇時の傾きの絶対値と下降時の傾きの絶対値が異
ってくる。DFF213の入力信号の電位が上昇している場
合、傾きが小さくDFF213の入力信号は何回か連続してDF
F213の基準電位に対して低電位になる。従って遅延によ
る判断誤りを起こしても、デルタ変調信号はもともと何
回か連続して“φ”を出力しているので１回の判断誤り
による相対的誤差は小さくなり、歪発生は小さくなる。
またDFF213の入力信号の電位が下降している場合、傾き
の絶対値が大きくなり、標本化周期Ｔと遅延Δｔの間
（Ｔ−Δｔ）にDFF213の基準電位より低電位になる確率
が高くなり、判断誤りを起こしにくくなる。従って歪の
発生が低減でき、高性能なデルタ変調器が実現できる。
DFF213の標本化クロック信号、（ｂ）はDFF213への入力
信号、（ｃ）は出力されるデルタ変調信号の一例を示す
波形図である。第２図（ｂ）からわかるように、直流オ
フセットを制御することによってDFF213の入力信号の電
位の上昇時の傾きの絶対値と下降時の傾きの絶対値が異
ってくる。DFF213の入力信号の電位が上昇している場
合、傾きが小さくDFF213の入力信号は何回か連続してDF
F213の基準電位に対して低電位になる。従って遅延によ
る判断誤りを起こしても、デルタ変調信号はもともと何
回か連続して“φ”を出力しているので１回の判断誤り
による相対的誤差は小さくなり、歪発生は小さくなる。
またDFF213の入力信号の電位が下降している場合、傾き
の絶対値が大きくなり、標本化周期Ｔと遅延Δｔの間
（Ｔ−Δｔ）にDFF213の基準電位より低電位になる確率
が高くなり、判断誤りを起こしにくくなる。従って歪の
発生が低減でき、高性能なデルタ変調器が実現できる。
以上のように、ごくわずかな改良によってアナログ入力
信号のオフセット値を制御し、歪発生を低減した高性能
なデルタ変調器とすることができる。
信号のオフセット値を制御し、歪発生を低減した高性能
なデルタ変調器とすることができる。
なお、本実施例ではアナログ入力信号の直流成分を除去
するコンデンサの直後に抵抗を用いてオフセットを制御
したが、DFF213のＤ端子入力部に抵抗を用いても同様な
効果が得られる。
するコンデンサの直後に抵抗を用いてオフセットを制御
したが、DFF213のＤ端子入力部に抵抗を用いても同様な
効果が得られる。
発明の効果 以上説明したように、本発明のデルタ変調器はアナログ
入力信号の直流オフセットを制御するオフセット回路に
よって、素子の遅延特性によって発生する歪を低減する
ことを可能としたものである。
入力信号の直流オフセットを制御するオフセット回路に
よって、素子の遅延特性によって発生する歪を低減する
ことを可能としたものである。
第１図は本発明の一実施例におけるデルタ変調器の回路
図、第２図はアナログ入力信号がゼロの時の（ａ）標本
化クロック信号、（ｂ）本実施例におけるデルタ変調器
のＤフリップフロップのＤ端子入力信号、（ｃ）同Ｑ端
子出力信号の波形図、第３図は従来のデルタ変調器を示
すブロック図、第４図は従来例におけるデルタ変調器の
回路図、第５図はアナログ入力信号がゼロの時の（ａ）
標本化クロック信号、（ｂ）理想的なデルタ変調器のＤ
フリップフロップのＤ端子入力信号、（ｃ）理想的なデ
ルタ変調器のＤフリップフロップのＱ端子出力信号、
（ｄ）従来例におけるデルタ変調器のＤフリップフロッ
プのＤ端子入力信号、（ｅ）同Ｑ端子出力信号の波形図
である。 101……オフセット回路用抵抗、206……アナログ信号入
力端子、212……標本化クロック入力端子、213……Ｄフ
リップフロップ、214……デルタ変調信号出力端子、215
……局部復調器、201……アナログ信号入力端子、202…
…減算器、203……比較器、204……局部復調器、205…
…デルタ変調信号出力端子、Ｔ……標本化クロックの周
期、VTH……Ｄフリップフロップのスレッシュホールド
レベル、Δｔ……Ｄフリップフロップの遅延時間。
図、第２図はアナログ入力信号がゼロの時の（ａ）標本
化クロック信号、（ｂ）本実施例におけるデルタ変調器
のＤフリップフロップのＤ端子入力信号、（ｃ）同Ｑ端
子出力信号の波形図、第３図は従来のデルタ変調器を示
すブロック図、第４図は従来例におけるデルタ変調器の
回路図、第５図はアナログ入力信号がゼロの時の（ａ）
標本化クロック信号、（ｂ）理想的なデルタ変調器のＤ
フリップフロップのＤ端子入力信号、（ｃ）理想的なデ
ルタ変調器のＤフリップフロップのＱ端子出力信号、
（ｄ）従来例におけるデルタ変調器のＤフリップフロッ
プのＤ端子入力信号、（ｅ）同Ｑ端子出力信号の波形図
である。 101……オフセット回路用抵抗、206……アナログ信号入
力端子、212……標本化クロック入力端子、213……Ｄフ
リップフロップ、214……デルタ変調信号出力端子、215
……局部復調器、201……アナログ信号入力端子、202…
…減算器、203……比較器、204……局部復調器、205…
…デルタ変調信号出力端子、Ｔ……標本化クロックの周
期、VTH……Ｄフリップフロップのスレッシュホールド
レベル、Δｔ……Ｄフリップフロップの遅延時間。
Claims (1)
- 【請求項１】アナログ信号の直流オフセットを制御する
オフセット回路と、 前記オフセット回路の出力と局部復調信号との差をとる
減算器と、 前記減算器の出力を標本化しデルタ変調信号に変換する
比較器と、 前記比較器の出力をアナログ信号に復調する局部復調器
とを備え、 前記オフセット回路の出力信号の直流電圧レベルが前記
局部復調器の出力信号の直流電圧レベルより低くなるよ
うにアナログ信号の直流オフセットを制御することを特
徴とするデルタ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300988A JPH0787377B2 (ja) | 1988-04-26 | 1988-04-26 | デルタ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10300988A JPH0787377B2 (ja) | 1988-04-26 | 1988-04-26 | デルタ変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01273426A JPH01273426A (ja) | 1989-11-01 |
| JPH0787377B2 true JPH0787377B2 (ja) | 1995-09-20 |
Family
ID=14342652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10300988A Expired - Lifetime JPH0787377B2 (ja) | 1988-04-26 | 1988-04-26 | デルタ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787377B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700518B2 (en) | 2000-05-22 | 2004-03-02 | Sharp Kabushiki Kaisha | Digital switching amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT403229B (de) * | 1994-02-10 | 1997-12-29 | Semcotec Handel | Schaltungsanordnung |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5214073B2 (ja) | 2011-01-28 | 2013-06-19 | 三菱電機株式会社 | 無線通信装置および無線通信システム |
-
1988
- 1988-04-26 JP JP10300988A patent/JPH0787377B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5214073B2 (ja) | 2011-01-28 | 2013-06-19 | 三菱電機株式会社 | 無線通信装置および無線通信システム |
Non-Patent Citations (1)
| Title |
|---|
| 特開平１−２８９３２０（ＪＰ，Ａ）） |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700518B2 (en) | 2000-05-22 | 2004-03-02 | Sharp Kabushiki Kaisha | Digital switching amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01273426A (ja) | 1989-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5461381A (en) | Sigma-delta analog-to-digital converter (ADC) with feedback compensation and method therefor | |
| US20030179123A1 (en) | Analog-to-digital conversion using a counter | |
| US6798372B1 (en) | Switched-capacitor frequency-to-current converter | |
| JPH0681048B2 (ja) | Ａ／ｄ変換器 | |
| US6516291B2 (en) | RMS-to-DC converter with fault detection and recovery | |
| JPH0787377B2 (ja) | デルタ変調器 | |
| US7075475B1 (en) | Correlated double sampling modulation system with reduced latency of reference to input | |
| EP0749084B1 (en) | Direct digital synthesizer | |
| JPH0113658B2 (ja) | ||
| JPH0787378B2 (ja) | デルタ変調器 | |
| EP0467509A2 (en) | Integrating voltage to frequency converter | |
| JP2006333053A (ja) | アナログデジタル変換器 | |
| US12580578B2 (en) | Power optimized signal chain for low offset drift | |
| JPH0837461A (ja) | Ａ／ｄ変換器 | |
| JP2581826Y2 (ja) | デルタシグマａ／ｄ変換回路 | |
| US20240410920A1 (en) | Process-voltage sensor with smaller chip area | |
| RU2032269C1 (ru) | Преобразователь напряжения в интервал времени | |
| JPH11163725A (ja) | サンプリングａ／ｄ変換器 | |
| JPH06204880A (ja) | Δςモジュレータ | |
| JP2952916B2 (ja) | Ｆｍ復調回路 | |
| JP3503524B2 (ja) | 二値化回路 | |
| JP2001053586A (ja) | 積分回路およびａ／ｄ変換回路ならびに積分方法 | |
| JP3760502B2 (ja) | クランプ回路 | |
| JP2015186111A (ja) | アナログ‐デジタル変換装置 | |
| JPS646571B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080920 Year of fee payment: 13 |