JPH0787525A - 自動位相制御装置 - Google Patents
自動位相制御装置Info
- Publication number
- JPH0787525A JPH0787525A JP5226958A JP22695893A JPH0787525A JP H0787525 A JPH0787525 A JP H0787525A JP 5226958 A JP5226958 A JP 5226958A JP 22695893 A JP22695893 A JP 22695893A JP H0787525 A JPH0787525 A JP H0787525A
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- signal
- counting
- loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/79—Processing of colour television signals in connection with recording
- H04N9/87—Regeneration of colour television signals
- H04N9/8722—Regeneration of a colour reference signal, e.g. the colour synchronisaton burst signal, the chrominance signal carrier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/12—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
Abstract
(57)【要約】
【目的】 ＶＴＲの色信号周波数変換装置におけるＡＰ
Ｃループの周波数同期状態の検出と補正を、比較的簡単
な回路構成により実現する。 【構成】 計数回路７は、再生輝度信号から分離された
水平同期信号ＨＳの間隔を所定周波数のクロックパルス
で計数する。その計数値から、ＡＰＣループの正常なロ
ック状態における積分回路５ｇの出力に相当する値Ｖｇ
が演算回路８で計算される。検出回路９において、ＡＰ
Ｃループが周波数的に正しく同期しているかが判定さ
れ、検出回路９からの制御信号により、スイッチ５ｄが
制御され、計算値Ｖｇが積分回路５ｇの出力として出力
される。これにより、サイドロック等の誤動作状態にあ
ったＡＰＣループは瞬時に補正される。
Ｃループの周波数同期状態の検出と補正を、比較的簡単
な回路構成により実現する。 【構成】 計数回路７は、再生輝度信号から分離された
水平同期信号ＨＳの間隔を所定周波数のクロックパルス
で計数する。その計数値から、ＡＰＣループの正常なロ
ック状態における積分回路５ｇの出力に相当する値Ｖｇ
が演算回路８で計算される。検出回路９において、ＡＰ
Ｃループが周波数的に正しく同期しているかが判定さ
れ、検出回路９からの制御信号により、スイッチ５ｄが
制御され、計算値Ｖｇが積分回路５ｇの出力として出力
される。これにより、サイドロック等の誤動作状態にあ
ったＡＰＣループは瞬時に補正される。
Description
【０００１】
【産業上の利用分野】本発明は、カラー映像信号の再生
機能を有する民生用ＶＴＲ（ビデオテープレコーダー）
に用いられる自動位相制御装置に関するものである。
機能を有する民生用ＶＴＲ（ビデオテープレコーダー）
に用いられる自動位相制御装置に関するものである。
【０００２】
【従来の技術】民生用ＶＴＲの色信号処理は、低域に周
波数変換して記録された色信号を、再生時に再び周波数
変換して再生する。この処理は、再生低域変換色信号の
搬送波に周波数及び位相が同期した発振信号を発生する
自動位相制御ループ（以下、ＡＰＣループという）によ
り実行される。ＡＰＣループの一つの問題点として、バ
ースト信号が間欠信号であるために、ＡＰＣループが再
生低域変換色信号の搬送周波数から水平走査周波数の整
数倍異なる周波数であってもロックしてしまう現象（以
下、サイドロックという）が知られている。
波数変換して記録された色信号を、再生時に再び周波数
変換して再生する。この処理は、再生低域変換色信号の
搬送波に周波数及び位相が同期した発振信号を発生する
自動位相制御ループ（以下、ＡＰＣループという）によ
り実行される。ＡＰＣループの一つの問題点として、バ
ースト信号が間欠信号であるために、ＡＰＣループが再
生低域変換色信号の搬送周波数から水平走査周波数の整
数倍異なる周波数であってもロックしてしまう現象（以
下、サイドロックという）が知られている。
【０００３】従来の自動位相制御装置としては、例えば
特開平３−６５８９３号公報に示されているように、Ａ
ＰＣループ内の可変周波数発振器の連続波と、自動周波
数制御ループ（以下、ＡＦＣループという）から得られ
た再生低域変換色信号の搬送周波数の連続波を位相比較
することにより、サイドロックの有無及び、可変周波数
発振器の発振周波数が再生低域変換色信号の搬送周波数
に対して、高い周波数側でサイドロックしているか、低
い周波数側でサイドロックしているかを検出し、周波数
上昇あるいは周波数下降の信号を可変周波数発振器へ送
ることにより、ＡＰＣループのサイドロックを正常なロ
ック状態に補正する方法が用いられている。
特開平３−６５８９３号公報に示されているように、Ａ
ＰＣループ内の可変周波数発振器の連続波と、自動周波
数制御ループ（以下、ＡＦＣループという）から得られ
た再生低域変換色信号の搬送周波数の連続波を位相比較
することにより、サイドロックの有無及び、可変周波数
発振器の発振周波数が再生低域変換色信号の搬送周波数
に対して、高い周波数側でサイドロックしているか、低
い周波数側でサイドロックしているかを検出し、周波数
上昇あるいは周波数下降の信号を可変周波数発振器へ送
ることにより、ＡＰＣループのサイドロックを正常なロ
ック状態に補正する方法が用いられている。
【０００４】また、ＡＰＣループの他の問題点として、
ＶＴＲの特殊再生時などに再生低域変換色信号の搬送周
波数が急激に大きく変化するような場合において、ＡＰ
Ｃループが同期状態からはずれてしまい、再び同期する
までの過渡的な非同期状態（同期過程）では、色信号が
正しく再生されないことが知られている。この同期過程
は、周波数同期過程と位相同期過程に大別され、再び同
期するまでの時間は、ＡＰＣループ固有の減衰率や固有
周波数などで決まる過渡応答特性により異なる。
ＶＴＲの特殊再生時などに再生低域変換色信号の搬送周
波数が急激に大きく変化するような場合において、ＡＰ
Ｃループが同期状態からはずれてしまい、再び同期する
までの過渡的な非同期状態（同期過程）では、色信号が
正しく再生されないことが知られている。この同期過程
は、周波数同期過程と位相同期過程に大別され、再び同
期するまでの時間は、ＡＰＣループ固有の減衰率や固有
周波数などで決まる過渡応答特性により異なる。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では、サイドロックの検出にＡＦＣループ回路
が必要であり、回路の構成が複雑になるという問題点を
有していた。さらに、サイドロック補正回路も可変周波
数発振器、位相比較器及びサイドロック検出器からなる
ループを構成しており、ＡＰＣループがサイドロック状
態から正常な同期状態に補正されるまでに時間がかかる
という欠点を有していた。また、ＡＰＣループ固有の減
衰率や固有周波数を変えて過渡特性を改善すれば、同期
状態における雑音特性やジッタ特性などの定常特性が劣
化するという欠点を有していた。
来の構成では、サイドロックの検出にＡＦＣループ回路
が必要であり、回路の構成が複雑になるという問題点を
有していた。さらに、サイドロック補正回路も可変周波
数発振器、位相比較器及びサイドロック検出器からなる
ループを構成しており、ＡＰＣループがサイドロック状
態から正常な同期状態に補正されるまでに時間がかかる
という欠点を有していた。また、ＡＰＣループ固有の減
衰率や固有周波数を変えて過渡特性を改善すれば、同期
状態における雑音特性やジッタ特性などの定常特性が劣
化するという欠点を有していた。
【０００６】本発明は上記従来の問題点を解決するもの
で、ＡＦＣループを用いない比較的簡単な回路構成によ
り、ＡＰＣループのサイドロック等の誤動作や周波数同
期過程の検出が可能であり、同期周波数の補正が瞬時に
行え、ＡＰＣループの定常特性を劣化させることなく過
渡特性を改善することができる自動位相制御装置を提供
することを目的とする。
で、ＡＦＣループを用いない比較的簡単な回路構成によ
り、ＡＰＣループのサイドロック等の誤動作や周波数同
期過程の検出が可能であり、同期周波数の補正が瞬時に
行え、ＡＰＣループの定常特性を劣化させることなく過
渡特性を改善することができる自動位相制御装置を提供
することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の自動位相制御装置は、積分手段を含んで構成
されるループフィルタを有し、閉ループ伝達関数が２次
系となるような自動位相制御ループと、再生輝度信号か
ら分離した水平同期信号の間隔を所定周波数のクロック
パルスで計数する計数手段と、前記計数手段の出力値を
入力とし前記積分手段の出力値に相当する値を演算して
出力する演算手段とを備え、前記演算手段の出力値を前
記積分手段の出力にセットする構成を有する。
に本発明の自動位相制御装置は、積分手段を含んで構成
されるループフィルタを有し、閉ループ伝達関数が２次
系となるような自動位相制御ループと、再生輝度信号か
ら分離した水平同期信号の間隔を所定周波数のクロック
パルスで計数する計数手段と、前記計数手段の出力値を
入力とし前記積分手段の出力値に相当する値を演算して
出力する演算手段とを備え、前記演算手段の出力値を前
記積分手段の出力にセットする構成を有する。
【０００８】また、本発明の自動位相制御装置は、積分
手段を含んで構成されるループフィルタと、可変周波数
発振手段とを有し、閉ループ伝達関数が２次系となるよ
うな自動位相制御ループと、再生輝度信号から分離した
水平同期信号の間隔を所定周波数のクロックパルスで計
数する計数手段と、前記計数手段の出力から前記積分手
段の出力値に相当する値を演算する演算手段と、前記可
変周波数発振手段の発振数を計数することにより前記自
動位相制御ループの誤動作や周波数非同期の状態を検出
する検出手段と、前記検出手段の出力に応じて前記演算
手段の出力値を前記積分手段の出力にセットする手段と
を備える。
手段を含んで構成されるループフィルタと、可変周波数
発振手段とを有し、閉ループ伝達関数が２次系となるよ
うな自動位相制御ループと、再生輝度信号から分離した
水平同期信号の間隔を所定周波数のクロックパルスで計
数する計数手段と、前記計数手段の出力から前記積分手
段の出力値に相当する値を演算する演算手段と、前記可
変周波数発振手段の発振数を計数することにより前記自
動位相制御ループの誤動作や周波数非同期の状態を検出
する検出手段と、前記検出手段の出力に応じて前記演算
手段の出力値を前記積分手段の出力にセットする手段と
を備える。
【０００９】また、本発明の自動位相制御装置は、積分
手段を含んで構成されるループフィルタを有し、閉ルー
プ伝達関数が２次系となるような自動位相制御ループ
と、再生輝度信号から分離した水平同期信号の間隔を所
定周波数のクロックパルスで計数する計数手段と、前記
計数手段の出力から前記積分手段の出力値に相当する値
を演算する演算手段と、前記演算手段の出力値と前記積
分手段の出力値とを比較することにより、前記自動位相
制御ループの誤動作や周波数非同期の状態を検出する検
出手段と、前記検出手段の出力に応じて前記演算手段の
出力値を前記積分手段の出力にセットする手段とを備え
る。
手段を含んで構成されるループフィルタを有し、閉ルー
プ伝達関数が２次系となるような自動位相制御ループ
と、再生輝度信号から分離した水平同期信号の間隔を所
定周波数のクロックパルスで計数する計数手段と、前記
計数手段の出力から前記積分手段の出力値に相当する値
を演算する演算手段と、前記演算手段の出力値と前記積
分手段の出力値とを比較することにより、前記自動位相
制御ループの誤動作や周波数非同期の状態を検出する検
出手段と、前記検出手段の出力に応じて前記演算手段の
出力値を前記積分手段の出力にセットする手段とを備え
る。
【００１０】
【作用】本発明の自動位相制御装置は上記した構成によ
り、再生輝度信号から分離された水平同期信号の間隔を
所定周波数のクロックパルスで計数した値から、ＡＰＣ
ループの積分手段の出力に相当する値を演算し、その演
算値を積分手段の出力にセットすることにより、瞬時に
ＡＰＣループの同期周波数を補正することができる。
り、再生輝度信号から分離された水平同期信号の間隔を
所定周波数のクロックパルスで計数した値から、ＡＰＣ
ループの積分手段の出力に相当する値を演算し、その演
算値を積分手段の出力にセットすることにより、瞬時に
ＡＰＣループの同期周波数を補正することができる。
【００１１】また、本発明の自動位相制御装置は上記し
た構成により、再生輝度信号から分離された水平同期信
号の間隔を所定周波数のクロックパルスで計数した値か
ら、ＡＰＣループの積分手段の出力に相当する値を演算
し、可変周波数発振器の発振数を計数することにより、
ＡＰＣループが正しく再生低域変換色信号の搬送周波数
で同期しているかを判定し、正しく同期していない場合
には、その演算値を積分手段の出力にセットすることに
より、瞬時に同期周波数を補正することができる。
た構成により、再生輝度信号から分離された水平同期信
号の間隔を所定周波数のクロックパルスで計数した値か
ら、ＡＰＣループの積分手段の出力に相当する値を演算
し、可変周波数発振器の発振数を計数することにより、
ＡＰＣループが正しく再生低域変換色信号の搬送周波数
で同期しているかを判定し、正しく同期していない場合
には、その演算値を積分手段の出力にセットすることに
より、瞬時に同期周波数を補正することができる。
【００１２】また、本発明の自動位相制御装置は上記し
た構成により、再生輝度信号から分離された水平同期信
号の間隔を所定周波数のクロックパルスで計数した値か
ら、ＡＰＣループの積分手段の出力に相当する値を演算
し、その演算値と積分手段の出力の値を比較することに
より、ＡＰＣループが正しく再生低域変換色信号の搬送
周波数で同期しているかを判定し、正しく同期していな
い場合には、その演算値を積分手段の出力にセットする
ことにより、瞬時に同期周波数を補正することができ
る。
た構成により、再生輝度信号から分離された水平同期信
号の間隔を所定周波数のクロックパルスで計数した値か
ら、ＡＰＣループの積分手段の出力に相当する値を演算
し、その演算値と積分手段の出力の値を比較することに
より、ＡＰＣループが正しく再生低域変換色信号の搬送
周波数で同期しているかを判定し、正しく同期していな
い場合には、その演算値を積分手段の出力にセットする
ことにより、瞬時に同期周波数を補正することができ
る。
【００１３】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。
照しながら説明する。
【００１４】図１は本発明の第１の実施例における自動
位相制御装置のブロック図を示すものである。図１にお
いて、周波数変換器（Ｃｏｎｖ．）１、ローパスフィル
タ（ＬＰＦ）２、バーストゲート（ＢＧ）３、位相誤差
検出器（ＰＤ）４、ループフィルタ５、可変周波数発振
器（ＶＦＯ）６により、ＡＰＣループが構成されてい
る。ループフィルタ５は、加算器５ｃ、スイッチ５ｄ及
びＤフリップフロップ５ｅからなる積分回路５ｇと、係
数乗算器５ｂ、係数乗算器５ｆ、加算器５ａより構成さ
れる２次のループフィルタである。検出回路（Ｄｅ
ｔ．）９は、ＡＰＣループの誤動作や周波数同期過程を
検出するための回路であり、計数回路（Ｃｏｕｎｔ）７
と演算回路（Ｃａｌ．）８とにより、その補正のための
回路が構成されている。なお、各回路間の結線は、各々
に必要なビット数の並列ディジタル信号線である。
位相制御装置のブロック図を示すものである。図１にお
いて、周波数変換器（Ｃｏｎｖ．）１、ローパスフィル
タ（ＬＰＦ）２、バーストゲート（ＢＧ）３、位相誤差
検出器（ＰＤ）４、ループフィルタ５、可変周波数発振
器（ＶＦＯ）６により、ＡＰＣループが構成されてい
る。ループフィルタ５は、加算器５ｃ、スイッチ５ｄ及
びＤフリップフロップ５ｅからなる積分回路５ｇと、係
数乗算器５ｂ、係数乗算器５ｆ、加算器５ａより構成さ
れる２次のループフィルタである。検出回路（Ｄｅ
ｔ．）９は、ＡＰＣループの誤動作や周波数同期過程を
検出するための回路であり、計数回路（Ｃｏｕｎｔ）７
と演算回路（Ｃａｌ．）８とにより、その補正のための
回路が構成されている。なお、各回路間の結線は、各々
に必要なビット数の並列ディジタル信号線である。
【００１５】以上のように構成された本実施例の自動位
相制御装置について、以下その動作について説明する。
ディジタル信号に変換された再生低域変換色信号（Ｐ．
Ｂ．Ｃ）は、可変周波数発振器６の発振信号と共に、周
波数変換器１に入力され、不要周波数成分を除去するた
めのローパスフィルタ２を通ってベースバンドのディジ
タル色信号として復調される。復調された信号は、バー
ストゲート回路３によってバースト信号成分が抽出さ
れ、位相誤差検出器４において、入力された再生低域変
換色信号の搬送波と可変周波数発振器６の発振信号の位
相誤差が検出され、この位相誤差に応じた値がループフ
ィルタ５を経て可変周波数発振器６に帰還され、可変周
波数発振器６の発振が制御される。このように、ディジ
タル信号処理によって低域変換色信号をベースバンド色
信号に周波数変換するＡＰＣループが構成されている。
相制御装置について、以下その動作について説明する。
ディジタル信号に変換された再生低域変換色信号（Ｐ．
Ｂ．Ｃ）は、可変周波数発振器６の発振信号と共に、周
波数変換器１に入力され、不要周波数成分を除去するた
めのローパスフィルタ２を通ってベースバンドのディジ
タル色信号として復調される。復調された信号は、バー
ストゲート回路３によってバースト信号成分が抽出さ
れ、位相誤差検出器４において、入力された再生低域変
換色信号の搬送波と可変周波数発振器６の発振信号の位
相誤差が検出され、この位相誤差に応じた値がループフ
ィルタ５を経て可変周波数発振器６に帰還され、可変周
波数発振器６の発振が制御される。このように、ディジ
タル信号処理によって低域変換色信号をベースバンド色
信号に周波数変換するＡＰＣループが構成されている。
【００１６】ループフィルタ５においては、位相誤差検
出器４で検出された位相誤差信号が、係数乗算器５ｂに
よって所定の係数倍された位相誤差比例信号が得られ
る。また、位相誤差信号とＤフリップフロップ５ｅの出
力信号を加算する加算器５ｃと、通常加算器５ｃの出力
を選択するように制御されたスイッチ５ｄと、Ｄフリッ
プフロップ５ｅから構成される積分回路５ｇにより、位
相誤差信号が積分され、係数乗算器５ｆによって所定の
係数倍された位相誤差積分信号が得られる。そして、加
算器５ａにより位相誤差比例信号と位相誤差積分信号の
和が算出され、可変周波数発振器６の制御信号として出
力される。ここで、ＡＰＣループが再生低域変換色信号
の搬送波に周波数、位相が同期した状態を考える。この
状態においては、位相誤差検出器４から出力される位相
誤差信号は零となり、係数乗算器５ｂで得られる位相誤
差比例信号は零となる。したがって、位相誤差積分信号
が、可変周波数発振器６の自走発振周波数と再生低域変
換色信号の搬送周波数との差に相当する制御信号とし
て、可変周波数発振器６に供給される。つまり、積分回
路５ｇの出力信号が、可変周波数発振器６の発振周波数
を制御している。したがって、積分回路５ｇの出力信号
によって、ＡＰＣループの周波数の同期状態が観測でき
る。また、ＮＴＳＣ方式の場合、低域変換色信号の搬送
周波数は４０ｆH（ｆHは水平走査周波数）であるので、
再生信号の水平走査周波数がわかれば、正しい同期状態
における可変周波数発振器６の発振すべき周波数、ひい
ては、積分回路５ｇから出力されるべき値がわかる。
出器４で検出された位相誤差信号が、係数乗算器５ｂに
よって所定の係数倍された位相誤差比例信号が得られ
る。また、位相誤差信号とＤフリップフロップ５ｅの出
力信号を加算する加算器５ｃと、通常加算器５ｃの出力
を選択するように制御されたスイッチ５ｄと、Ｄフリッ
プフロップ５ｅから構成される積分回路５ｇにより、位
相誤差信号が積分され、係数乗算器５ｆによって所定の
係数倍された位相誤差積分信号が得られる。そして、加
算器５ａにより位相誤差比例信号と位相誤差積分信号の
和が算出され、可変周波数発振器６の制御信号として出
力される。ここで、ＡＰＣループが再生低域変換色信号
の搬送波に周波数、位相が同期した状態を考える。この
状態においては、位相誤差検出器４から出力される位相
誤差信号は零となり、係数乗算器５ｂで得られる位相誤
差比例信号は零となる。したがって、位相誤差積分信号
が、可変周波数発振器６の自走発振周波数と再生低域変
換色信号の搬送周波数との差に相当する制御信号とし
て、可変周波数発振器６に供給される。つまり、積分回
路５ｇの出力信号が、可変周波数発振器６の発振周波数
を制御している。したがって、積分回路５ｇの出力信号
によって、ＡＰＣループの周波数の同期状態が観測でき
る。また、ＮＴＳＣ方式の場合、低域変換色信号の搬送
周波数は４０ｆH（ｆHは水平走査周波数）であるので、
再生信号の水平走査周波数がわかれば、正しい同期状態
における可変周波数発振器６の発振すべき周波数、ひい
ては、積分回路５ｇから出力されるべき値がわかる。
【００１７】このような考えにもとづいて、ＡＰＣルー
プの誤動作や周波数同期過程の補正回路は、以下のよう
に動作する。
プの誤動作や周波数同期過程の補正回路は、以下のよう
に動作する。
【００１８】計数回路７は、再生輝度信号から分離され
ディジタル信号に変換された水平同期信号ＨＳが入力さ
れると、所定の周波数ｆCKのクロックパルスで水平同期
信号の間隔を計数する。
ディジタル信号に変換された水平同期信号ＨＳが入力さ
れると、所定の周波数ｆCKのクロックパルスで水平同期
信号の間隔を計数する。
【００１９】演算回路８は、その計数値Ｃから、正しく
周波数同期した状態の積分回路５ｇの出力に相当する値
Ｖｇを算出する。Ｖｇを算出する演算式は、計数回路７
の計数値Ｃとクロックパルス周波数ｆCKから、再生信号
の水平走査周波数ｆHがｆCK／Ｃとして求められるの
で、可変周波数発振器６の自走発振周波数をｆV，周波
数変調感度（可変周波数発振器６の入力と入力に対する
発振周波数の変化量の比）をＫv、係数乗算器５ｆの係
数をＫfとすれば、Ｖｇ＝（４０ｆCK／Ｃ−ｆV）／（Ｋ
v・Ｋf）となる。演算回路８は、計数値Ｃをアドレスと
し、その計数値Ｃに対する積分回路５ｇの出力相当値Ｖ
ｇをデータとしてＲＯＭに記述すれば、簡単な構成で容
易に実現できる。
周波数同期した状態の積分回路５ｇの出力に相当する値
Ｖｇを算出する。Ｖｇを算出する演算式は、計数回路７
の計数値Ｃとクロックパルス周波数ｆCKから、再生信号
の水平走査周波数ｆHがｆCK／Ｃとして求められるの
で、可変周波数発振器６の自走発振周波数をｆV，周波
数変調感度（可変周波数発振器６の入力と入力に対する
発振周波数の変化量の比）をＫv、係数乗算器５ｆの係
数をＫfとすれば、Ｖｇ＝（４０ｆCK／Ｃ−ｆV）／（Ｋ
v・Ｋf）となる。演算回路８は、計数値Ｃをアドレスと
し、その計数値Ｃに対する積分回路５ｇの出力相当値Ｖ
ｇをデータとしてＲＯＭに記述すれば、簡単な構成で容
易に実現できる。
【００２０】検出回路９は、ＡＰＣループが周波数的に
正しく同期しているかどうかを検出し、ＡＰＣループの
誤動作あるいは周波数同期過程の状態が検出された場
合、検出回路９からの制御信号により、スイッチ５ｄは
演算回路８の出力信号を選択するように制御され、演算
回路８の出力信号がＤフリップフロップ５ｅを経て積分
回路５ｇの出力としてセットされる。
正しく同期しているかどうかを検出し、ＡＰＣループの
誤動作あるいは周波数同期過程の状態が検出された場
合、検出回路９からの制御信号により、スイッチ５ｄは
演算回路８の出力信号を選択するように制御され、演算
回路８の出力信号がＤフリップフロップ５ｅを経て積分
回路５ｇの出力としてセットされる。
【００２１】これにより、可変周波数発振器６は発振周
波数が正しく再生低域変換色信号の搬送周波数に同期し
た状態で動作するようになり、サイドロック等の誤動作
状態にあったＡＰＣループの同期周波数は瞬時に補正さ
れる。また、周波数同期過程にあったＡＰＣループは瞬
時に周波数同期が完了した状態となり、周波数同期過程
に要する時間が短縮される。この補正回路は、ＡＰＣル
ープが正しく再生低域変換色信号の搬送周波数に同期し
ている状態では動作しないので、ＡＰＣループの定常特
性は変化しない。したがって、ＡＰＣループの定常特性
を劣化させることなく過渡応答特性のみを改善すること
ができる。
波数が正しく再生低域変換色信号の搬送周波数に同期し
た状態で動作するようになり、サイドロック等の誤動作
状態にあったＡＰＣループの同期周波数は瞬時に補正さ
れる。また、周波数同期過程にあったＡＰＣループは瞬
時に周波数同期が完了した状態となり、周波数同期過程
に要する時間が短縮される。この補正回路は、ＡＰＣル
ープが正しく再生低域変換色信号の搬送周波数に同期し
ている状態では動作しないので、ＡＰＣループの定常特
性は変化しない。したがって、ＡＰＣループの定常特性
を劣化させることなく過渡応答特性のみを改善すること
ができる。
【００２２】以上のように本実施例によれば、水平同期
信号ＨＳの間隔を計数する計数回路７と、その計数値か
ら積分回路出力に相当する値を演算する演算回路８と、
積分回路５ｇにスイッチ５ｄを設け、ＡＰＣループのサ
イドロック等の誤動作状態や周波数同期過程の状態を検
出する検出回路９の制御信号により演算回路８の出力が
積分回路にセットされるように構成することにより、瞬
時にＡＰＣループの誤動作を補正することができる。ま
た、ＡＰＣループの周波数同期に要する時間の短縮が図
れるので、過渡応答特性が向上するため特殊再生時など
においても良好な再生画質が得られる。
信号ＨＳの間隔を計数する計数回路７と、その計数値か
ら積分回路出力に相当する値を演算する演算回路８と、
積分回路５ｇにスイッチ５ｄを設け、ＡＰＣループのサ
イドロック等の誤動作状態や周波数同期過程の状態を検
出する検出回路９の制御信号により演算回路８の出力が
積分回路にセットされるように構成することにより、瞬
時にＡＰＣループの誤動作を補正することができる。ま
た、ＡＰＣループの周波数同期に要する時間の短縮が図
れるので、過渡応答特性が向上するため特殊再生時など
においても良好な再生画質が得られる。
【００２３】図２は本発明の第２の実施例における自動
位相制御装置のブロック図を示すものである。図１に示
された第１の実施例と異なる点は、ＡＰＣループの誤動
作や周波数同期過程を検出する回路として、検出回路９
にかわって検出回路１０を備えた点である。図１と同じ
回路には、同一符号を付した。
位相制御装置のブロック図を示すものである。図１に示
された第１の実施例と異なる点は、ＡＰＣループの誤動
作や周波数同期過程を検出する回路として、検出回路９
にかわって検出回路１０を備えた点である。図１と同じ
回路には、同一符号を付した。
【００２４】以上のように構成された本実施例の自動位
相制御装置について、以下その動作について説明する。
ただし、検出回路１０以外の回路の働きは第１の実施例
と同じであるので、それらの動作の説明は省略する。検
出回路１０は、再生輝度信号から分離されディジタル信
号に変換された水平同期信号ＨＳのパルスとパルスの
間、可変周波数発振器６の出力信号からその発振数を計
数することにより、ＡＰＣループが正しく再生低域変換
色信号の搬送周波数に同期しているかどうかを検出し、
ＡＰＣループの誤動作や周波数同期過程の状態を検出し
た場合には、スイッチ５ｄが演算回路８の出力信号を選
択するように制御する。これにより、演算回路８の出力
信号が積分回路５ｇの出力としてセットされ、可変周波
数発振器６は発振周波数が正しく再生低域変換色信号の
搬送周波数に同期した状態で動作するようになる。この
ようにして、第１の実施例と同様に、サイドロック等の
誤動作状態の補正や過渡応答特性の改善ができる。
相制御装置について、以下その動作について説明する。
ただし、検出回路１０以外の回路の働きは第１の実施例
と同じであるので、それらの動作の説明は省略する。検
出回路１０は、再生輝度信号から分離されディジタル信
号に変換された水平同期信号ＨＳのパルスとパルスの
間、可変周波数発振器６の出力信号からその発振数を計
数することにより、ＡＰＣループが正しく再生低域変換
色信号の搬送周波数に同期しているかどうかを検出し、
ＡＰＣループの誤動作や周波数同期過程の状態を検出し
た場合には、スイッチ５ｄが演算回路８の出力信号を選
択するように制御する。これにより、演算回路８の出力
信号が積分回路５ｇの出力としてセットされ、可変周波
数発振器６は発振周波数が正しく再生低域変換色信号の
搬送周波数に同期した状態で動作するようになる。この
ようにして、第１の実施例と同様に、サイドロック等の
誤動作状態の補正や過渡応答特性の改善ができる。
【００２５】また、本実施例の検出回路１０は、可変周
波数発振器６の出力信号からその発振数を計数する構成
としているが、図３に示すように、ループフィルタ５か
らの信号を積分して、のこぎり波状の位相信号を出力す
る積分回路６ｂと、その位相信号を正弦波信号に変換し
て出力する正弦波変換回路６ａとによって可変周波数発
振器６を構成し、その位相信号から発振数を計数する構
成としてもよい。以下、その計数方法の具体例を説明す
る。
波数発振器６の出力信号からその発振数を計数する構成
としているが、図３に示すように、ループフィルタ５か
らの信号を積分して、のこぎり波状の位相信号を出力す
る積分回路６ｂと、その位相信号を正弦波信号に変換し
て出力する正弦波変換回路６ａとによって可変周波数発
振器６を構成し、その位相信号から発振数を計数する構
成としてもよい。以下、その計数方法の具体例を説明す
る。
【００２６】積分回路６ｂと正弦波変換回路６ａの出力
信号波形の様子を図４に示す。実際の出力は離散的なデ
ィジタル信号であるが、図４においては簡単のため連続
な波形として表現している。積分回路６ｂはその出力ビ
ット数で決まる上限値を越えるとオーバーフローするの
で、のこぎり波状の周期波形を出力する。この周期波形
が可変周波数発振器６の発振信号の位相に相当し、一周
期が位相ゼロから２πに対応している。位相信号の最上
位ビットの値は、一周期に一度だけ０から１へ変化す
る。たとえば、可変周波数変換器６が４０ｆH（ＮＴＳ
Ｃの場合）で発振している場合、一水平走査期間に最上
位ビットの値が０から１へ変化する回数は４０回であ
る。したがって、この回数を検出回路１０で計数するこ
とによって可変周波数発振器６の発振周波数がわかり、
ＡＰＣループが正しく再生低域変換色信号の搬送周波数
に同期しているかどうかが検出できる。また、最上位ビ
ットからｎビット下位のビットの値は一周期に２n回、
０から１へ変化する。したがって、下位のビットの値が
０から１へ変化する回数を計数すれば、より精度良くＡ
ＰＣループの周波数同期状態の検出ができる。
信号波形の様子を図４に示す。実際の出力は離散的なデ
ィジタル信号であるが、図４においては簡単のため連続
な波形として表現している。積分回路６ｂはその出力ビ
ット数で決まる上限値を越えるとオーバーフローするの
で、のこぎり波状の周期波形を出力する。この周期波形
が可変周波数発振器６の発振信号の位相に相当し、一周
期が位相ゼロから２πに対応している。位相信号の最上
位ビットの値は、一周期に一度だけ０から１へ変化す
る。たとえば、可変周波数変換器６が４０ｆH（ＮＴＳ
Ｃの場合）で発振している場合、一水平走査期間に最上
位ビットの値が０から１へ変化する回数は４０回であ
る。したがって、この回数を検出回路１０で計数するこ
とによって可変周波数発振器６の発振周波数がわかり、
ＡＰＣループが正しく再生低域変換色信号の搬送周波数
に同期しているかどうかが検出できる。また、最上位ビ
ットからｎビット下位のビットの値は一周期に２n回、
０から１へ変化する。したがって、下位のビットの値が
０から１へ変化する回数を計数すれば、より精度良くＡ
ＰＣループの周波数同期状態の検出ができる。
【００２７】以上のように本実施例によれば、可変周波
数発振器６の発振数を計数することによりＡＰＣループ
のサイドロック等の誤動作状態や周波数同期過程の状態
を検出する検出回路１０の制御信号によって、演算回路
８の出力が積分回路５ｇの出力にセットされるように構
成することにより、ＡＦＣループを用いないでＡＰＣル
ープの誤動作や周波数同期過程の検出、補正が可能とな
る。
数発振器６の発振数を計数することによりＡＰＣループ
のサイドロック等の誤動作状態や周波数同期過程の状態
を検出する検出回路１０の制御信号によって、演算回路
８の出力が積分回路５ｇの出力にセットされるように構
成することにより、ＡＦＣループを用いないでＡＰＣル
ープの誤動作や周波数同期過程の検出、補正が可能とな
る。
【００２８】図５は本発明の第３の実施例における自動
位相制御装置のブロック図を示すものである。図１に示
された第１の実施例と異なる点は、ＡＰＣループの誤動
作や周波数同期過程を検出する回路として、検出回路９
にかわって、検出回路１１を備えた点である。図１と同
じ回路には、同一符号を付した。
位相制御装置のブロック図を示すものである。図１に示
された第１の実施例と異なる点は、ＡＰＣループの誤動
作や周波数同期過程を検出する回路として、検出回路９
にかわって、検出回路１１を備えた点である。図１と同
じ回路には、同一符号を付した。
【００２９】以上のように構成された本実施例の自動位
相制御装置について、以下その動作について説明する。
ただし、検出回路１１以外は、第１の実施例と同じ動作
をするので、詳細な説明は省略する。検出回路１１は、
積分回路５ｇの出力信号と演算回路８の出力信号とを比
較することにより、ＡＰＣループが正しく再生低域変換
色信号の搬送周波数に同期しているかどうかを検出し、
ＡＰＣループの誤動作や周波数同期過程の状態を検出し
た場合には、スイッチ５ｄが演算回路８の出力信号を選
択するように制御する。これにより、演算回路８の出力
信号が積分回路５ｇの出力としてセットされ、可変周波
数発振器６は発振周波数が正しく再生低域変換色信号の
搬送周波数に同期した状態で動作するようになる。この
ようにして、第１の実施例と同様に、サイドロック等の
誤動作状態の補正や定常特性を劣化させることなく過渡
応答特性を改善することができる。
相制御装置について、以下その動作について説明する。
ただし、検出回路１１以外は、第１の実施例と同じ動作
をするので、詳細な説明は省略する。検出回路１１は、
積分回路５ｇの出力信号と演算回路８の出力信号とを比
較することにより、ＡＰＣループが正しく再生低域変換
色信号の搬送周波数に同期しているかどうかを検出し、
ＡＰＣループの誤動作や周波数同期過程の状態を検出し
た場合には、スイッチ５ｄが演算回路８の出力信号を選
択するように制御する。これにより、演算回路８の出力
信号が積分回路５ｇの出力としてセットされ、可変周波
数発振器６は発振周波数が正しく再生低域変換色信号の
搬送周波数に同期した状態で動作するようになる。この
ようにして、第１の実施例と同様に、サイドロック等の
誤動作状態の補正や定常特性を劣化させることなく過渡
応答特性を改善することができる。
【００３０】以上のように本実施例によれば、積分回路
５ｇの出力と演算回路８の出力を比較してＡＰＣループ
の同期周波数の状態を検出する検出回路１１を用いるこ
とにより、簡単な回路構成でＡＰＣループの誤動作や周
波数同期過程の検出が可能となる。
５ｇの出力と演算回路８の出力を比較してＡＰＣループ
の同期周波数の状態を検出する検出回路１１を用いるこ
とにより、簡単な回路構成でＡＰＣループの誤動作や周
波数同期過程の検出が可能となる。
【００３１】
【発明の効果】以上のように本発明は、ＡＦＣループ回
路を用いない比較的簡単な回路構成でＡＰＣループの誤
動作の検出や、周波数同期過程の状態を検出することが
できる。また、誤動作や周波数同期過程を検出した場
合、ＡＰＣループを瞬時に正しい周波数で同期した状態
に補正することができ、サイドロック等の誤動作の補正
や、ＡＰＣループの過渡応答特性の改善を図ることがで
きる。
路を用いない比較的簡単な回路構成でＡＰＣループの誤
動作の検出や、周波数同期過程の状態を検出することが
できる。また、誤動作や周波数同期過程を検出した場
合、ＡＰＣループを瞬時に正しい周波数で同期した状態
に補正することができ、サイドロック等の誤動作の補正
や、ＡＰＣループの過渡応答特性の改善を図ることがで
きる。
【図１】本発明の第１の実施例である自動位相制御装置
の構成を示すブロック図
の構成を示すブロック図
【図２】本発明の第２の実施例である自動位相制御装置
の構成を示すブロック図
の構成を示すブロック図
【図３】図２の可変周波数発振器６の具体構成例のブロ
ック図
ック図
【図４】図３の可変周波数発振器６の出力波形図
【図５】本発明の第３の実施例である自動位相制御装置
の構成を示すブロック図
の構成を示すブロック図
１ 周波数変換器 ２ ローパスフィルタ ３ バーストゲート ４ 位相誤差検出器 ５ ループフィルタ ５ａ，５ｃ 加算器 ５ｂ，５ｆ 係数乗算器 ５ｄ スイッチ ５ｅ Ｄフリップフロップ ５ｇ，６ｂ 積分回路 ６ 可変周波数発振器 ６ａ 正弦波変換器 ７ 計数回路 ８ 演算回路 ９，１０，１１ 検出回路
Claims (3)
- 【請求項１】 積分手段を含んで構成されるループフィ
ルタを有し、閉ループ伝達関数が２次系となるような自
動位相制御ループと、 再生輝度信号から分離した水平同期信号の間隔を所定周
波数のクロックパルスで計数する計数手段と、 前記計数手段の出力値を入力とし前記積分手段の出力値
に相当する値を演算して出力する演算手段とを備え、 前記演算手段の出力値を前記積分手段の出力にセットす
ることを特徴とした自動位相制御装置。 - 【請求項２】 積分手段を含んで構成されるループフィ
ルタと、可変周波数発振手段とを有し、閉ループ伝達関
数が２次系となるような自動位相制御ループと、 再生輝度信号から分離した水平同期信号の間隔を所定周
波数のクロックパルスで計数する計数手段と、 前記計数手段の出力から前記積分手段の出力値に対応す
る値を演算する演算手段と、 前記可変周波数発振手段の発振数を計数することにより
前記自動位相制御ループの誤動作や周波数非同期の状態
を検出する検出手段と、 前記検出手段の出力に応じて前記演算手段の出力値を前
記積分手段の出力にセットする手段とを備えた自動位相
制御装置。 - 【請求項３】 積分手段を含んで構成されるループフィ
ルタを有し、閉ループ伝達関数が２次系となるような自
動位相制御ループと、 再生輝度信号から分離した水平同期信号の間隔を所定周
波数のクロックパルスで計数する計数手段と、 前記計数手段の出力から前記積分手段の出力値に対応す
る値を演算する演算手段と、 前記演算手段の出力値と前記積分手段の出力値とを比較
することにより、前記自動位相制御ループの誤動作や周
波数非同期の状態を検出する検出手段と、 前記検出手段の出力に応じて前記演算手段の出力値を前
記積分手段の出力にセットする手段とを備えた自動位相
制御装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226958A JPH0787525A (ja) | 1993-09-13 | 1993-09-13 | 自動位相制御装置 |
| US08/304,882 US5631708A (en) | 1993-09-13 | 1994-09-13 | Automatic phase control apparatus |
| EP94114338A EP0643540B1 (en) | 1993-09-13 | 1994-09-13 | Automatic phase control apparatus |
| DE69415620T DE69415620T2 (de) | 1993-09-13 | 1994-09-13 | Gerät zur automatischen Phasensteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5226958A JPH0787525A (ja) | 1993-09-13 | 1993-09-13 | 自動位相制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0787525A true JPH0787525A (ja) | 1995-03-31 |
Family
ID=16853291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5226958A Pending JPH0787525A (ja) | 1993-09-13 | 1993-09-13 | 自動位相制御装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5631708A (ja) |
| EP (1) | EP0643540B1 (ja) |
| JP (1) | JPH0787525A (ja) |
| DE (1) | DE69415620T2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6097440A (en) * | 1995-11-17 | 2000-08-01 | Sony Corporation | Synchronous processing device |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4000476A (en) * | 1974-12-19 | 1976-12-28 | Digital Communications Corporation | Phase locked loop with circuit for preventing sidelock |
| EP0253296B1 (en) * | 1986-07-17 | 1992-12-02 | Sanyo Electric Co., Ltd. | Frequency converter for video tape recorder |
| US4769691A (en) * | 1987-03-02 | 1988-09-06 | Rca Licensing Corporation | Burst locked oscillator with side-lock protection |
| JPH0365893A (ja) * | 1989-08-03 | 1991-03-20 | Mitsubishi Electric Corp | 色信号周波数変換装置 |
| JPH05161162A (ja) * | 1991-12-10 | 1993-06-25 | Toshiba Corp | 自動位相制御回路 |
| US5159292A (en) * | 1992-02-25 | 1992-10-27 | Thomson Consumer Electronics, Inc. | Adaptive phase locked loop |
-
1993
- 1993-09-13 JP JP5226958A patent/JPH0787525A/ja active Pending
-
1994
- 1994-09-13 DE DE69415620T patent/DE69415620T2/de not_active Expired - Fee Related
- 1994-09-13 US US08/304,882 patent/US5631708A/en not_active Expired - Fee Related
- 1994-09-13 EP EP94114338A patent/EP0643540B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69415620D1 (de) | 1999-02-11 |
| US5631708A (en) | 1997-05-20 |
| EP0643540A2 (en) | 1995-03-15 |
| DE69415620T2 (de) | 1999-05-20 |
| EP0643540A3 (en) | 1995-10-04 |
| EP0643540B1 (en) | 1998-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4987491A (en) | Jitter compensation circuit for processing jitter components of reproduced video signal | |
| JPS6337550B2 (ja) | ||
| JPH09130823A (ja) | 映像信号処理装置 | |
| US5235422A (en) | Frequency stabilized clock signal generator synchronized to an input video signal | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| US5272532A (en) | Horizontal AFC (automatic frequency control) circuit | |
| JPH0787525A (ja) | 自動位相制御装置 | |
| JPS60134564A (ja) | 水平ａｆｃ回路 | |
| KR100363098B1 (ko) | 비디오 카세트 레코더(ｖｃｒ) 신호 검출장치 및 방법 | |
| JP2884643B2 (ja) | 位相同期クロック生成装置 | |
| JP2808981B2 (ja) | 映像信号処理装置と映像信号の時間軸補正装置 | |
| KR970009468B1 (ko) | 재생 영상 신호의 지터 성분을 처리하는 지터 보정 회로 | |
| KR0130812B1 (ko) | 디지탈 수평동기신호와 위상에러 바랭장치 및 그 방법 | |
| JPS61234139A (ja) | 位相同期回路 | |
| JPH0628382B2 (ja) | 垂直同期信号作成回路 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JPS61234138A (ja) | 位相同期回路 | |
| JPH07226860A (ja) | Ｐｌｌ回路 | |
| JPH0810859B2 (ja) | 位相同期回路 | |
| JPH01103092A (ja) | 色信号処理装置 | |
| JP2006135552A (ja) | 位相同期回路 | |
| KR20000010316A (ko) | 수평동기용 위상고정루프 | |
| JPH0590956A (ja) | 位相同期発振器 | |
| JPS59149465A (ja) | 垂直同期回路 | |
| JPH0793571B2 (ja) | Ｐｌｌ用入力波形整形回路 |