JPH0787543B2

JPH0787543B2 - オ−トフオ−カス回路

Info

Publication number: JPH0787543B2
Application number: JP60247475A
Authority: JP
Inventors: 治飼手
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1985-11-05
Filing date: 1985-11-05
Publication date: 1995-09-20
Anticipated expiration: 2010-09-20
Also published as: JPS62107577A

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明はビデオカメラのオートフオーカス回路の改良に
関する。

（ロ）従来の技術ビデオカメラのオートフオーカス回路として、出願人は
先に特開昭60-97784号を提案している。前記先願技術
は、撮像映像信号の高域成分を絶対値化した後にAD変換
し、これを積算回路にて加算して評価値を導出し、１フ
ィールド前の評価値と比較して、この比較出力によりフ
オーカスモータを制御する構成が開示されている。

（ハ）発明が解決しようとする問題点前記従来技術によると、撮像映像信号の高域成分をAD変
換する際、AD変換回路の下限の基準電圧（VREF−）は通
常ノイズの影響を除去するためノイズレベルより若干高
く設定されている。この場合、高域成分のレベルの小さ
い被写体に対しては、影響はないが、レベルが十分に大
きく前後に共存する被写体の場合、フオーカス評価値の
ピークが、他方の被写体の影響を受けて合成された形と
なり、実際のピント位置よりシフトするためピント精度
の低下を招く。

（ニ）問題点を解決するための手段本発明は、前記先願技術のAD変換回路の下限基準電圧を
積算回路出力のレベルにより制御したり、あるいはAD変
換回路への入力レベルを降下させることを特徴とする。

（ホ）作用本発明は上述の如く構成したので、フオーカス評価値と
しての積分値が十分大きな被写体に対して、背景等の共
存被写体の影響を受けることなく、真の被写体位置に評
価値のピークが現われ、ピント精度の向上が図れる。

（ヘ）実施例以下、図面に従い本発明の一実施例について説明する。

第１図は本実施例の回路図である。

撮像素子より得られる撮像映像信号の輝度信号（Ｙ）は
ハイパスフイルタ（１）に入力されて100KHz以上の高域
成分のみが分離された後、絶対値化回路（２）に入力さ
れる。この絶対値化回路（２）にて絶対値化された絶対
値化出力は、包絡線検波回路（３）に入力され、絶対値
化出力のレベル変化に追随する検波出力に変換され、AD
変換回路（４）に入力される。

一方、輝度信号を入力する同期分離回路（12）からは水
平同期信号（Ｈ）と垂直同期信号（Ｖ）とが導出され、
ゲート制御回路（13）は両同期信号に基づいて画面の水
平方向1/4から3/4までの範囲と垂直方向1/4から3/4まで
の範囲のサンプリングエリアに対応するゲート制御出力
を発し、ゲート回路（14）の開閉を制御している。従っ
て、発振回路（15）から導出される5MHzの発振出力は、
前記ゲート回路（14）を介してAD変換パルスとラッチパ
ルスに変換される。

前記AD変換回路（４）は、変換速度が数MHzとなるため
並列変換方式による高速AD変換器にて構成され、AD変換
の範囲は上限基準電圧（VREF＋）に予め設定されている
が、下限基準電圧は後述の比較回路（16）出力により
（VREF1−）と（VREF2−）に切換可能となっている。
尚、VREF1−＜VREF2−の関係が常時成立する。

尚、このAD変換回路（４）は前記AD変換パルスによって
AD変換を為している。

AD変換回路（４）によってAD変換された8bitのAD変換デ
ータは、次段の積算回路（５）においてフイールド毎に
積算される。

即ち、積算回路（５）中の加算回路（６）はAD変換デー
タとラッチデータとを加算しており、ラッチ回路（７）
はAD変換に遅れて得られる加算データをラッチパルスに
同期してラッチしている。尚、このラッチ回路（７）は
垂直同期信号によってリセットされ、フイールド毎に積
算を繰返す。

AD変換終了後、ラッチデータは積算データとして第１メ
モリ（８）に転送される。更に１フイールド後に第１メ
モリ（８）のデータは第２メモリ（９）に転送される。
従って、比較回路（10）はフイールド周期で、AD変換デ
ータと１フイールド前のAD変換データとを比較して比較
出力をフオーカスモータ制御回路（11）に入力してい
る。

従って、フオーカスモータ制御回路（11）は、周知の山
登制御を為し、フオーカスリングを合焦点位置に移動せ
しめたとき、ラッチデータが一定量以上変化するまでフ
オーカス制御を休止し、一定量以上の変化があったとき
に山登制御を再開して常にフオーカスレンズを合焦点状
態に維持している。

（16）は積算回路（５）にて積算されたフオーカス評価
値を予め設定されたしきい値（VTH）と比較し、フオー
カス評価値がしきい値（VTH）より大きければ、スイッ
チ回路（17）の可動接片（17a）を固定接点（17b）側
に、小さければ固定接点（17c）側に切換える切換信号
を発する比較回路（16）である。尚、固定接点（17b）
（17c）には夫々電圧（VREF1−）（VREF2−）が印加さ
れ、可動接片（17a）はAD変換回路（４）の下限基準電
圧端子（REF−）に接続されている。

AD変換回路（４）を構成するAD変換器は、前述した様に
変換速度が数MHzとなるため、並列変換方式による高速A
D変換器が用いられる。このタイプのAD変換器は上限基
準電圧と下限基準電圧によりAD変換の範囲が設定され
る。つまり、上下限基準電圧間の電圧が2ⁿ分割され、各
コンパレータの基準電圧となる。従って下限基準電圧以
下のレベルの入力信号がデイジタル出力としては“0"と
なる。

次に第２図乃至第５図を参照にして本実施例回路の動作
について説明する。

撮像中の画面が第２図の様な場合、点線で示すフオーカ
スエリア中に遠近距離の異なる２つの被写体、即ち、近
くにある人間（第１被写体）（20）と遠くにある木（第
２被写体）（21）（21）が存在する。この両被写体（2
0）（21）の検波回路（３）出力は、第１被写体（20）
の位置にレンズ位置があると第３図の如く、第１被写体
（20）については極めてレベルが高く、第２被写体（2
1）についてはわずかなレベルUPがみられる。

ここで、下限基準電圧となる（VREF1−）（VREF2−）は
夫々、第２被写体（21）のピークより低いレベルと高い
レベルに設定されている。尚、ノイズレベルはVREF1−
より低いレベルであるとする。

AD変換回路（４）の下限基準電圧は初期状態として（VR
EF1−）に設定されており、フオーカス評価値が低い間
は十分に対応できるが、フオーカス評価値が上昇してく
ると、第４図の如く第１被写体（20）及び第２被写体
（21）の夫々の評価値には、他方の被写体の影響を受
け、評価値のピークは一点鎖線（20について）、点線
（21について）で示す真の評価値のピークの位置より
（ｘ）（ｙ）だけずれる。そこで、評価値がしきい値
（VTH）より大きくなれば、比較回路（16）によりスイ
ッチ回路（17）を切換え、下限基準電圧を（VREF1−）
から（VREF2−）に切換えることにより、フオーカス評
価値とレンズ位置との関係は第５図の様になる。この場
合、両被写体（20）（21）の評価値は夫々独立なものと
なり、互いに影響し合うことはなく、従って評価値のピ
ークは真の合焦位置に来る。

第６図は本発明の他の実施例の回路ブロック図であり、
前記実施例のAD変換回路（４）の上、下限基準電圧を夫
々VREF＋、OVに固定しておき、検波回路（３）とAD変換
回路（４）の間に、比較回路（16）出力に基づき、検波
出力のレベルをシフトするレベルシフト回路（22）を設
けた点以外は前記実施例と同じ構成である。前記レベル
シフト回路（22）は、オペアンプ（30）と抵抗（31）
（32）（33）（34）により構成されるボルテージ・フオ
ロワ回路であり、検波回路（３）出力は抵抗（31）を介
してオペアンプ（30）の正側端子に入力され、スイッチ
回路（17）の可動接片（17a）は抵抗（34）を介してオ
ペアンプ（30）の負側端子に接続される。従って、初期
状態では可動接片（17）は固定接点（17c）と接続して
いるため、オペアンプ（30）出力レベルは検波出力から
VREF1−を差引いた値となる。

積算回路（５）から出力される評価値が、しきい値（VT
H）より大きくなると、可動接片（17a）を固定接点（17
b）側に切換えて、オペアンプ（30）の負側端子のレベ
ルをVREF2−にする。するとオペアンプ（30）の出力レ
ベルは、検波出力からVREF2−を差引いた値となって、A
D変換回路（４）に入力される。

従って、レベルシフト回路（22）は評価値がしきい値
（VTH）より小さい場合には、AD変換されるべき検波出
力のレベルをVREF1−分だけダウンさせ、しきい値（VT
H）より大きい場合には、VREF1−よりも大きいVREF2−
分だけダウンさせる働きを為すことになり、別の被写体
との共存により生ずる高域成分のアップ分は除去され、
結果的には前記実施例と同様に入力レベルを低下させる
ことにより下限基準電圧を上昇させた場合と同様の効果
が得られる。

（ト）発明の効果上述の如く本発明によれば、前後に共存する被写体の場
合、レベルの低い方の被写体の影響が除去できるため、
フオーカス評価値のピークがずれることなく、ピント精
度が向上し、その効果は大である。

【図面の簡単な説明】

第１図乃至第５図は本発明の一実施例に係り、第１図は
回路ブロック図、第２図は画面を示す図、第３図は画面
の水平成分にわたる検波出力を示す図、第４図、第５図
はレンズ位置とフオーカス評価値の関係を示す図であ
る。また、第６図は他の実施例の回路図である。（１）……ハイパスフイルタ、（２）……絶対値化回
路、（４）……AD変換回路、（５）……積算回路、（1
0）……比較回路、（11）……フオーカスモータ制御回
路。

Claims

【特許請求の範囲】

【請求項１】撮像映像信号の輝度信号を入力とするハイ
パスフィルタと、該ハイパスフィルタの出力をA/D変換するA/D変換回路
と、該A/D変換回路の出力信号を所定期間にわたって積算す
る積算回路と、該積算回路の最新の出力と前記所定期間前の出力とを比
較する比較回路と、該比較回路の出力に応じてフォーカス制御を為すフォー
カス手段を備えるオートフォーカス回路において、前記積算回路の出力が所定値を超えた時に前記AD変換回
路の出力信号レベルを低下させるよう制御する回路を設けたことを特徴とするオートフォーカス回路。