JPH0789323B2 - 多重割込制御方式 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置の割込処理に関し、特に割込
処理中にさらに割込を行う多重割込処理における優先順
位の判定と制御の方式に関する。

〔技術環境〕

割込とは優先度が高い処理要求がある時、データ処理装
置が実行中のプログラムを中断して処理要求に対応する
プログラムの処理を開始し、そのプログラム処理が終了
したならば中断したデータ処理を再開することである。

一般に割込を実現するには、ｉ）処理の優先度を判定し
て割込の起動と保留を制御する手段と、ii）実行プログ
ラムの中断と再開させる手段が必要で、本発明は、前者
ｉ）の制御に関する。

後者ii）に関しては、中断するときプログラムのアドレ
ス情報やステータス情報をスタックに記憶させ割込プロ
グラムの終了時にスタックから復帰させるなど各種の方
式が提供されている。

マイクロコンピュータなど集積回路化されたデータ処理
装置は、プログラムにより演算・判断など多様な処理が
可能で、種々の分野で演算・判断に基く制御を行うコン
トローラに応用されている。この制御への応用では、機
能系からの検出信号などリアルタイムで何らかの制御を
必要とする信号に対して割込により時間応答が問題とな
る処理を実行している。また割込処理によれば、単一の
データ処理装置で、複数の作業を優先度に応じて切替え
ながら実行でき、即時性を損うことなく並列処理が可能
である。このため、制御の応用では、割込を起動する信
号数の増加が望まれており、さらに割込プログラムの処
理中により優先度の高い処理を割込させる多重割込の制
御が必要とされている。

従来、割込の優先順位は割込要求を発生するハードウェ
アに対応して決められていたが、割込信号数が増加し、
種々の分野にデータ処理装置が応用されることもない、
優先順位をプログラムにより任意に設定できる多種割込
制御が必要となった。一例として、タイマによる割込と
外部入力による割込の場合で説明すると、タイマの設定
時間ごとに外部に信号を出力しリアルタイムで外部装置
を駆動する応用では、タイマの割込要求を優先に判定
し、タイマの割込要求が発生したら直ちに外部に駆動信
号を出力するプログラムを起動しなけれ設定時間どおり
に外部装置を駆動できない。

逆に、外部信号に同期してデータ入出力する応用では、
外部の割込要求を優先に判定しなければ外部信号に対す
るデータ入出力の応答に遅れが生じデータ転送速度が低
下してしまう。

このように、応用の形態と要求される性能に応じて割込
の優先度が決まり、任意の優先順位が設定できるものが
必要とされる。特にマイクロコンピュータなど集積回路
のデータ処理装置では、回路接続などは固定であるた
め、レジスタなどプログラムにより書き替え可能なハー
ドウェアを使用して優先順位指定する多重割込の制御方
式が望まれている。

〔従来の技術〕

従来、割込の優先順位を指定する技術として第３図に示
す構成のものが知られている。第３図の従来装置は、２
レベル（上位または下位）の割込優先度があり、ｎ個
（ｎは整数）の割込発生源のそれぞれに優先度を指定で
きるものである。

各割込発生激の優先順位を指定する優先順位指定レジス
タ301があり、その出力をもとに切替回路302が動作し
て、各割込発生源からの信号を上位優先度の割込受付回
路303に供給するか下位優先度の割込受付回路304に供給
するかの切替を行っている。

上位優先度の割込受付回路303は、中央処理305が実行し
ているプログラムの優先度が上位の割込サービス中で無
いことを判定し、さらに供給される割込信号がアクティ
ブとなったことを検知して割込の起動を促す。同様に、
下位優先度の割込受付回路304は、実行プログラムの優
先度が上位および下位の割込サービス中で無いことを判
定して割込信号の発生検知で割込の起動を促す。

〔発明が解決しようとする問題点〕

上述した従来技術では、優先順位を指定するレジスタ内
容によって割込発生源からの信号の供給先を切替えて優
先度毎に受付制御している。先に述べた様に、多重割込
が必要とされる背景に割込信号数の増加があり、割込信
号数を容易に増せる構造のものが望まれているが、従来
の多重割込制御方式は、割込発生源から割込受付回路の
間で優先度に応じた信号供給の切替えを行っており、優
先度が２レベルの第３図装置であっても切替回路の入出
力信号数が割込信号数の４倍であり、割込信号数の増加
にともなう配線量の増加がはげしい欠点がある。

また、データ処理装置の応用からは割込の優先順位の数
を増しきめ細かな多重割込処理が行えることが望まれて
いるが、従来の多重割込制御方式では各優先度毎に割込
受付回路を持つため、優先順位数の増加にともない割込
受付回路の回路量が増加する欠点がある。

本発明は、かかる欠点を排除し、割込信号数の増加や優
先順位数の増加の影響を受けにくい新たな多重割込制御
方式を提供することを目的とする。

〔問題点を解決するための手段〕

本発明は、割込処理するのは単一のデータ処理装置であ
り、その実行プログラムの優先度に対する割込発生源の
優先順位を判定して起動要求を発生すれば優先度に対応
した多数の割込受付回路および割込信号の切替回路も不
要となることに鑑みなされたものである。

本発明の多重割込制御方式は、 割込の優先順位を指定する優先順位指定部と， 中央処理装置が実行しているプログラムの優先度記憶部
と， その優先順位指定部と優先度記憶部の情報を大小比較す
る判定部と， 割込要求が発生したことを記憶する割込要求記憶部と， 割込要求を許可又は禁止状態にする割込要求制御部と， 割込要求記憶部に要求発生が記憶され割込要求制御部で
許可状態が指定され且つ判定部が優先順位指定部の指定
優先順位が優先度記憶部のプログラムの優先度より高い
ことを検出すると起動要求信号を発生する起動要求発生
部と， 起動要求信号の発生を検知して中央処理装置に伝達する
と共に起動要求を発生した複数の要求源から単一の要求
源を選択して受付応答信号を出力する制御部を有し、受
付応答信号をもとに受付けられた割込の優先順位指定部
の内容を優先度記憶部に転送して中央処理装置が割込プ
ログラム処理を開始することを特徴としている。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例のブロック図で、ここで割込
発生源はA,B,Cの３種として説明する。図中の番号の添
字A,B,Cは、それぞれ発生源A,B,Cからの割込要求を処理
するのに関与する部分であることを示し、発生源に対応
する部分を破線で囲んでいる。各割込発生源からの割込
要求を処理する部分の構成は同様であり、 以下、割込発生源Ａに対応する部分を代表にして説明す
る。

優先順位指定部10−Ａには、各々の割込の受付優先順位
をプログラム操作により書き込んでおく。

判定部11−Ａは、優先度記憶部２からの中央処理装置が
実行しているプログラムの優先度情報100と各優先順位
指定部10−Ａに記憶される優先順位指定情報とを比較
し、優先順位指定が実行プログラムの優先度より高いと
判定すると判定信号101−Ａを出力する。

起動要求発生部12−Ａは、判定信号101−Ａが出力さ
れ、且つ割込要求制御部13−Ａが割込要求を許可状態に
し、且つ割込要求記憶部14−Ａが割込信号102−Ａの発
生を記憶していることを検出すると、割込の起動要求信
号103−Ａを出力する。

尚、割込発生源B,Cに対応する部分も同様の動作する。
制御部３は、各割込発生源の起動要求信号103−A,B,Cを
もとに割込起動信号104を発生して中央処理装置１に割
込装置１に割込処理を開始させるとともに、起動要求を
出力している割込発生源のうち１つを選択して中央処理
装置１からの割込開始信号105に同期した割込起動応答
信号（106−A,B,Cのいずれか）を発生する。優先順位導
出部15−Ａは、起動応答信号106−Ａが発生されると、
優先順位指定部10−Ａの内容をデータ線107に導出し、
起動された割込プログラムの優先度情報として送り出
す。

優先度記憶部２は、この情報を中央処理装置からの割込
起動の完了信号108が発生される時に記憶する。

これによって、実行中のプログラムの優先度が優先度記
憶部２に保持されることになり、以後の各判定部11−A,
B,Cにおける優先順位判定の条件が変化し多重割込の起
動制御がなされることになる。

つまり、割込信号が発生してその割込要求が割込要求記
憶部14−A,B,Cに保持され、割込要求制御部13−A,B,Cが
割込許可状態であっても、優先順位記憶部11−A,B,Cの
指定内容が、実行中プログラムの優先度より高ければ判
定信号101−A,B,Cおよび起動要求信号103−A,B,Cが発生
され割込を起動できるが、実行中プログラムの優先度よ
り低ければ判定信号101A,B,Cおよび起動要求信号103−
A,B,Cが発生されず、割込起動信号104も出力されないた
め割込処理は開始されないで割込要求が保留されること
になる。

中央処理装置１が、一連の割込プログラム処理を終了し
て中断したプログラム処理を再開する時に、優先度記憶
部２の優先度を、割込プログラム開始前つまり再開プロ
グラムの優先度状態に復帰させる。ここで保留されてい
た割込要求は割込要求記憶部11−A,B,Cに保持されてお
り復帰された優先度によって新たな割込起動の判定がな
されることになる。

次に本発明の第１図に示す実施例の具体的な回路例を第
２図に示す。

第２図は第１図の優先順位指定部10−A,判定部11−A,起
動要求発生部12−A,割込要求制御部13−A,割込要求記憶
部14−A,優先順位導出部15−Ａと優先度記憶部2,制御部
３の論理回路図である。

ラッチ回路201,202は、それぞれ優先順位を２ビットで
表現した時の上記ビット、下位ビットの指定データを記
憶し、一組となって優先順位指定部10−Ａを構成する。
優先順位の値は、中央処理装置１がプログラムを実行し
てラッチ信号241を発生する時に優先順位データ221,222
がラッチ回路201,202に格納されることにより設定され
る。

同様に、ラッチ回路203,204は、優先度記憶部２を構成
し、それぞれ実行中のプログラム優先度の上位ビット、
下位ビット情報を記憶し、中央処理装置１が割込起動の
完了信号108を発生する時に第１図の優先度情報107に相
当する223,224をラッチする。

判定部11−Ａは、３個のAND回路205,206,207とOR回路20
8で構成されラッチ回路201〜204の出力をもとに表１に
示す真理値の判定信号101−Ａを出力する。

表１に示した判定信号101−Ａの論理は、優先順位指定
部10−Ａに記憶される２進データが優先度記憶部２に記
憶される２進データより大きな場合に論理値“1"が出力
されるので，従って優先順位指定部10−Ａの指定が実行
中のプログラムの優先度より高い時に発生される。

ラッチ回路209は、割込要求制御部13−Ａに対応し、中
央処理装置１からラッチ信号242が発生される時、中央
処理装置１からの割込許可信号225を記憶する。割込を
許可したい場合には許可信号225を論理値“1"にし、禁
止したい場合には論理値“0"にしてラッチ信号242を発
生する。

フリップフロップ10は、割込要求記憶部14−Ａに対応
し、割込信号102−Ａが発生する時にセットされ割込要
求があったことを記憶し、制御部３が割込要求を受付け
起動応答信号106−Ａを発生する時にリセットされる。

起動要求発生回路12−Ａは、AND回路であり、判定信号1
01−Ａと割込制御部のラッチ回路209出力と割込要求記
憶部のフリップフロップ210出力の全てが論理値“1"で
ある時に割込起動要求信号103−Ａを出力する。

制御部３は、３個のOR回路211,212,213と３個のAND回路
214,215,216で構成され、各割込要求源からの割込起動
要求信号103−A,B,Cと中央処理部１からの割込保留信号
243、割込開始信号105を入力として表２に示す真理値で
起動信号104と起動応答信号106−A,B,Cを発生して出力
する。

割込保留信号243は、中央処理装置１が割込を受付けら
れない状態であることを示す信号で、論理値“1"を伝達
することにより制御部３の動作を禁止し制御信号104と
起動応答信号106−A,B,Cに論理値“0"を出力させる。

割込保留信号243が論理値“0"のとき制御部３は動作
し、割込起動要求信号103−A,B,Cのうちいずれかが発生
され論理値“1"となれば起動信号104を論理値“1"にし
て中央処理部１に知らせる。さらに、中央処理部１が開
始信号105を論理値“1"にして割込処理を始めたことを
示すと要求源Ａを優先にして、要求源B,要求源Ｃの順番
で割込起動要求を選択して単一の要求源に対して起動応
答信号を論理値“1"にして答える。

優先順位導出部15−Ａは、２個のバッファ回路217,218
で構成され、起動応答信号106−Ａが発生される時バッ
ファ回路217,218が動作しそれぞれラッチ回路201,202の
内容を優先度情報として信号線223,224に送り出す。

ベクタ発生部４は、起動応答信号106−A,B,Cが発生する
と応答を受けた要求源に対するベクタ番地を発生して中
央処理装置１に知らせ割込プログラムの処理を開始させ
る。

〔発明の効果〕

以上説明したように本発明は、中央処理部のプログラム
操作により任意の値に設定できる優先順位指定部を割込
要求源に対応して持っており、データ処理装置の応用に
最適な多重割込の優先順位を設定でき、プログラムの実
行状況に応じて優先順位の変更も可能となる。

また、実行中のプログラムの優先度と指定される優先順
位との比較に基き割込の起動要求を発生するため、中央
処理装置の割込受付のための制御回路も１個で済み優先
順位に応じた割込信号の供給先を切替る回路を不用であ
り回路量、配線数の少い経済的な多重割込制御装置を実
現できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の多重割込制御装置のブロッ
ク構成図、第２図は第１図実施例の要部を示す論理回路
図、第３図は従来装置の多重割込制御に関する部分を示
すブロック図である。 1,305……中央処理装置、２……優先度記憶部、３……
制御部、４……ベクタ発生部、10−A,B,C……優先順位
指定部、11−A,B,C……判定部、12−A,B,C……起動要求
発生部、13−A,B,C……割込要求制御部、14−A,B,C……
割込要求記憶部、15−A,B,C……割込要求記憶部、15−
A,B,C……優先順位導出部、101−A,B,C……判定信号、1
02−A,B,C……割込信号、103−A,B,C……起動要求信
号、104……割込起動信号、105……割込開始信号、106
−A,BB,C……起動応答信号、107,223,224……優先度デ
ータ線、108……割込起動の完了信号、201,202,203,20
4,209……ラッチ回路。205,206,207,214,215,……AND回
路、208,211,212,213……OR回路、210……SRフリップフ
ロップ、221,222,225……データ線、241,242……ラッチ
信号、243……割込保留信号、301……優先順位指定レジ
スタ、302……切替回路、303,304……割込受付回路を示
す。

Claims (1)

【特許請求の範囲】
1. 【請求項１】中央処理装置の実行中の処理に対応する優
   先度情報を格納する優先度記憶部と、複数の割込要求源
   にそれぞれ対応して設けられた複数の割込要求処理装置
   であって、各々が、割込優先順位を可変可能に指定する
   優先順位指定部、前記優先順位指定部で指定された割込
   優先順位と前記優先度記憶部の情報を大小比較する判定
   部、割込要求が発生したことを記憶する割込要求記憶
   部、割込要求を許可又は禁止状態にする割込要求制御
   部、ならびに前記割込要求記憶部に割込要求の発生が記
   憶され前記割込要求制御部で割込要求の許可状態が指定
   され且つ前記判定部が前記優先順位指定部の指定優先順
   位が前記優先度記憶部の優先度情報より高いことを検出
   すると割込の起動要求信号を発生する起動要求発生部を
   有する複数の割込要求処理装置と、発生された前記起動
   要求信号に応答して前記中央処理装置に割込処理を要求
   すると共に、複数の起動要求信号が発生されたときは予
   じめ定まった順序に従って選択した起動要求信号を発生
   している前記割込要求処理装置に受付応答信号を出力す
   る制御部とを備え、前記複数の割込要求処理装置の各々
   は、その出力が前記優先度記憶部に接続されその入力が
   対応する前記優先順位指定部に接続され、前記受付応答
   信号に応答して前記優先順位指定部の内容を前記優先度
   記憶部に転送する優先順位導出部をさらに有することを
   特徴とする多重割込制御方式。