JPH0789744B2 - 電源装置 - Google Patents

Description

【発明の詳細な説明】 《産業上の利用分野》 この発明は、交流電源から安定な直流電源をつくるスイ
ッチング方式の電源装置（AC/DCコンバータ）に関す
る。

《従来の技術》 最近、第２図に示すような力率改善方式のAC/DCコンバ
ータが開発された。第２図において、正弦波の交流入力
はダイオードブリッジからなる整流回路10で全波整流さ
れ、以下に詳述する昇圧型のチョッパ回路20に入力され
る。チョッパ回路20は、PWM（パルス幅制御）回路31に
よって交流電源より充分に高い周波数でオン／オフ駆動
されるスイッチング素子Q1と、スイッチング素子Q1とと
もに整流回路10の出力間に直列接続されたインダクタL1
と、スイッチング素子Q1のオフ時にインダクタL1を通し
て電流が流れるようにスイッチング素子Q1の両端に直列
接続されたダイオードD1とコンデンサC1とを有する。コ
ンデンサC1は相当大きな容量があり、これの両端から平
滑化され電圧安定化（後述）された直流出力が取り出さ
れる。なお、コンデンサC2は高周波リップルを吸収する
ための小容量のコンデンサで、本装置に必須のものでは
ない。

整流回路10の全波整流の出力電圧V1の信号はVCA（電圧
制御型可変利得増幅器）32を経て作動増幅器33に入力さ
れる。チョッパ回路20のインダクタL1を流れる電流11が
変流器34で検出され、その低周波成分の信号が作動増幅
器33に入力される。PWM回路31は、この差動増幅器33の
差動出力に従って動作し、差動出力が最小になるように
スイッチング素子Q1の駆動パルス幅（オン時間）を変化
させる。また、チョッパ回路20の出力電圧V2の基準電圧
Vsに対する誤差が誤差増幅器35で検出され、この出力が
VCA32の制御電圧となる。

以上の構成において、差動増幅器33では、チョッパ回路
20の入力V1の波形と、インダクタL1を流れる電流I1の波
形とが比較され、電流波形が電圧波形に追従して変化す
るように、PWM回路31によってスイッチング素子Q1のオ
ン時間が変えられる。

スイッチング素子Q1がオンのとき、整流回路10からスイ
ッチング素子Q1を通してインダクタL1に電流が流れ、イ
ンダクタL1にエネルギーが蓄積される。このオン期間の
電流増加値は、入力電圧V1に比例するとともにオン時間
に比例する。スイッチング素子Q1がオフすると、これに
蓄積されたエネルギーの放出による電流が整流回路10の
出力に重畳されてコンデンサC1側に供給される。

入力電圧波形とインダクタL1の電流波形との比較による
パルス幅制御は、結果として、入力電圧V1が大きいほど
スイッチング素子Q1のオン時間を短くするように作用す
る。この制御によって電流波形の変化が、入力電圧の全
波整流波形にほぼ等しくなる。つまり、交流入力側から
見ると、入力電圧と入力電流とがほぼ同じ波形で位相差
もなくなり、あたかも負荷が抵抗である場合とほぼ同じ
状態になる。以上が第１の制御手段の作用である。

また、第２の制御手段は次のように作用する。出力電圧
V2が基準電圧Vsより大きいほどVCA32のゲインが小さく
なり、V2がVsより小さいほどVCA32のゲインが大きくな
る。このVCA32は第１の制御手段における入力電圧の波
形信号が通る回路であり、これのゲインは第１の制御手
段の基底的なパラメータとなる。つまり、出力電圧V2が
高すぎるとスイッチング素子Q1のオン時間が短縮され、
反対に低すぎるとオン時間が伸長され、出力電圧V2を基
準電圧Vsに近ずけるように作用する。

以上詳細に説明したように、この方式の電源装置では、
入力電流が交流入力電圧にほぼ追従して変化し、位相差
のないほぼ正弦波状になり、交流電源側から見た電圧と
電流の関係が抵抗負荷の場合とほぼ同様になる（力率が
改善される）。従って、従来のコンデンサ・インプット
型整流回路のように短時間に集中的に大きなパルス電流
が流れることがなく、回路素子の耐電流特性の面の制約
が緩和されるとともに、交流電源ラインに様々な悪影響
を及ぼすノイズを低減することができる。

また、前記チョッパ回路の昇圧作用と、第２の制御手段
による出力電圧のフィードバック制御作用とによって、
交流入力の電圧が変動したり、あるいは電圧ランクを変
更した場合でも、出力電圧を一定に保つことができる。
その結果、まったく切り換えを必要とせず、例えば交流
100V電源から交流200V電源まで適合する電源装置が容易
に構成できるようになる。

また第２図の従来装置においては、トランジスタQ1、イ
ンダクタL1、ダイオードD1などに過電流が流れるのを防
止するために、前記VCA32の出力端にツェナーダイオー
ド36を接続し、VCA32の出力電圧が設定値Vzを超えない
ようにしている。

VCA32の出力は電流波形の目標信号であり、変流器34で
検出される実際の電流信号とこの目標信号との偏差に従
ってPWM回路31が動作し、スイッチング素子Q1の駆動パ
ルス幅を制御している。従って、VCA32の出力（電流の
目標信号）が大きくなるとインダクタL1を流れる電流I1
が目標値と等しくなるようにスイッチング素子Q1が制御
される。VCA32の出力をツェナーダイオード36によって
一定値Vzに制限することで、PWM回路31によるスイッチ
ング動作が制約され、電流I1がツェナーダイオード36に
よる設定値Vzに対応した値を超えないようにしている。

《発明が解決しようとする課題》 前述した従来の電源装置では、ツェナーダイオード36を
用いた過電流防止機能が確実でないという問題があっ
た。つまり、VCA32の出力波形は入力電圧V1に対応した
全波整流波形であり、そのピーク値がツェナーダイオー
ド36による設定値Vzを超えようとすると、Vzでクリップ
される。電流I1の目標信号と検出信号との差を増幅する
差動増幅器33は、制御誤差を少なくするために非常に大
きなゲインを有し、また制御を安定化させるために周波
数特性はある程度低くなっている。そのためVCA32の出
力（電流I1の目標信号）がツェナーダイオード36でクリ
ップされると、クリップによる目標信号の変曲に制御系
が完全には応答できず、電流I1の実際の波形にはオーバ
ーシュートやアンダーシュートが発生する。つまり電流
I1をツェナーダイオード36による設定値Vzで完全には制
限できず、過度応答として目標値以上の電流が流れるの
を避けることができなかった。

また、この種の力率改善方式の電源装置では広い電圧範
囲の交流電源に使用できるという特徴があるが、従来の
装置では使用する交流電源電圧の大小に関係なく一定の
過電流防止回路を設けている。そのため、例えば入力電
圧が100Vのときに合わせて電流の最大値を定めたとする
と、入力電圧を200Vにした場合も同じ電流で過電流防止
機能が働くので、電力で比較すると200Vの場合は100Vの
場合の２倍の電力でないと保護が働かない。素子の保護
を考えた場合、素子に供給される電力がある範囲を超え
ないようにしなけばならないが、従来装置ではそのよう
になっていなかった。

この発明は前記の問題点に鑑みなされたもので、その目
的は、確実に動作する信頼性の高い過電流保護機能を実
現するとともに、使用する交流電源電圧に合わせて過電
流保護特性が変化するようにした電源装置を提供するこ
とにある。

《課題を解決するための手段》 そこでこの発明では、前述した力率改善方式の電源装置
において、前記整流回路または前記インダクタまたは前
記スイッチング素子を流れる電流の低周波レベルが設定
レベルを超えたときに、そのレベル差が大きいほど前記
スイッチング素子の駆動パルス幅を小さくする第３の制
御手段と、前記交流電源の振幅が大きいほど前記第３の
制御手段における前記設定レベルを小さくする関数発生
手段とを付加した。

《作 用》 前記第３の制御手段は前述した第１の制御手段および第
２の制御手段と並列に動作し、前記電流の低周波レベル
が前記設定レベルを超えると、そのレベル差に応じてス
イッチング素子の駆動パルス幅を小さくするように機能
し、前記電流を抑制する。この電流抑制動作は、第１お
よび第２の制御手段のフィードバック系の増幅利得や周
波数特性に直接的な影響は受けない。

また、使用する交流電源の電圧（振幅）が大きく変更さ
れると、前記関数発生手段によって前記設定レベルが小
さく設定され、より小さな電流値で過電流防止機能が働
く。

《実施例》 第１図は本発明の一実施例の構成を示すもので、第２図
の従来装置におけるツェナーダイオード36をなくし、過
電流防止用の第３の制御手段として以下の構成を設けた
ものである。なお、電源装置それ自体の構成と動作は既
に詳しく説明したので、以下では本発明による新規な部
分を抽出して説明する。

過電流防止用の第３の制御手段他の主体は差動増幅器37
である。前記インダクタL1を流れる電流I1が変流器34で
検出されるが、その検出出力をろ波した信号（電流I1の
低周波レベル）と、適宜に設定した基準電圧信号Vrとが
差動増幅器37の入力となる。電流I1の検出信号が基準電
圧信号Vrを超えると、その差動増幅出力が逆流阻止用の
ダイオード38を介して前記差動増幅器33の出力に加算さ
れ、その加算信号がPWM回路31の入力となる。なお差動
増幅器37の出力が負になるときには、当該出力はPWM回
路31の制御入力とはならない。

前述したように、差動増幅器33では電流I1の目標信号と
検出信号との差が増幅され、その差動出力が大きい程PW
M回路31はスイッチング素子Q1の駆動パルス幅を小さく
し、電流I1を小さくするように動作する。電流I1の検出
信号が基準電圧信号Vrより大きくなると、両者の差分が
差動増幅器33の出力に加算されてPWM回路31に入力され
るので、差動増幅器37の差動出力分だけスイッチング素
子Q1の駆動パルス幅が小さくなる。このように電流I1が
大きくなるほど第３の制御手段である差動増幅器37の系
が働いてスイッチング素子Q1のパルス幅をより小さく
し、各素子に過電流が流れるのを防止する。ここで差動
増幅器37は差動増幅器33のように周波数応答性を低くす
る必要はなく、差動増幅器33の制御系に影響されずに過
電流を抑制することができる。

差動増幅器37に入力される基準電圧信号Vrは関数発生器
40から与えられる。この関数発生器40の関数特性を第３
図に示している。整流回路10の出力電圧V1はろ波回路39
で平滑化され、その平滑出力電圧Vaが関数発生器40の入
力となる。この入力電圧Vaは交流電源の振幅（電圧）に
比例した値である。第３図に示すように、関数発生器40
は、入力電圧Vaのある範囲内において電圧Vaにほぼ反比
例した電圧Vrを出力するもので入力電圧Vaが大きいほど
出力電圧Vrが小さくなる。

従って、100Vの交流電源から200Vの交流電源に接続変更
した場合、差動増幅器37に入力される基準電圧信号Vrは
100Vの場合の約半分になり、200Vの場合の電流値で過電
流抑制機能が働き始める。その結果本装置に供給される
電力が過大にならないように保護機能が働くことにな
る。

なお、第１図の実施例においては、変流器34で検出した
信号を差動増幅器33および差動増幅器37の両方の入力に
利用しているが、それぞれの電流検出手段を別々にして
もよく、また電流検出する位置および構成も実施例に限
定されるものではない。

また、以上説明した実施例のチョッパ回路20は昇圧型で
あるが、極性反転型や昇圧−降圧型などの他の方式のチ
ョッパ回路でも本発明を実施することができる。

《発明の効果》 以上詳細に説明したように、この発明の電源装置におい
て、整流回路またはインダクタまたはスイッチング素子
を流れる電流の低周波レベルが設定値を超えたときに、
そのレベル差が大きいほど前記スイッチング素子の駆動
パルス幅を小さくする過電流防止用の第３の制御手段を
設け、この第３の制御手段を第１および第２の制御手段
と並列的に動作させるようにしたので、第１および第２
の制御手段の増幅利得や周波数特性に影響されず、入力
電流を設定値以下に確実に抑える信頼性の高い過電流保
護が実現できる。

また、使用する交流電源の電圧に応じて過電流保護機能
の働く電流値が変化し、入力電圧にかかわらずほぼ一定
の電力で保護が働くので、この面でも広い入力電圧範囲
に対いて無調整で使用することができ、使用上のフェイ
ルセーフ性が向上する。

【図面の簡単な説明】

第１図は本発明の一実施例による電源装置の構成図、第
２図は従来の電源装置の構成図、第３図は第１図におけ
る関数発生器の特性図である。 10……整流回路 20……チョッパ回路 31……PWM回路 32……VCA 33……差動増幅器 34……変流器 35……差動増幅器 36……ツェナーダイオード（従来） 37……差動増幅器 40……関数発生器

Claims (1)

【特許請求の範囲】
1. 【請求項１】交流電源を全波整流して脈流出力を得る整
   流回路と； 前記交流電源より充分に高い周波数でオン／オフ駆動さ
   れるスイッチング素子と、このスイッチング素子ととも
   に前記整流回路の出力間に直列接続されたインダクタ
   と、このインダクタを介して供給される電流を平滑して
   安定な直流出力を得るコンデンサとを有するチョッパ回
   路と； 前記インダクタまたは前記スイッチング素子を流れる電
   流の低周波成分の波形が前記整流回路の出力電圧の波形
   に追従して変化するように前記スイッチング素子の駆動
   パルス幅を制御する第１の制御手段と； 前記チョッパ回路の出力電圧と基準電圧との誤差を小さ
   くするように前記スイッチング素子の駆動パルス幅を制
   御する第２の制御手段と； 前記整流回路または前記インダクタまたは前記スイッチ
   ング素子を流れる電流の低周波レベルが設定レベルを超
   えたときに、そのレベル差が大きいほど前記スイッチン
   グ素子の駆動パルス幅を小さくする第３の制御手段と； 前記交流電源の振幅が大きいほど前記第３の制御手段に
   おける前記設定レベルを小さくする関数発生手段と； を備えたことを特徴とする電源装置。