JPH079094U - チョッパ形直流変換装置 - Google Patents
チョッパ形直流変換装置Info
- Publication number
- JPH079094U JPH079094U JP3459893U JP3459893U JPH079094U JP H079094 U JPH079094 U JP H079094U JP 3459893 U JP3459893 U JP 3459893U JP 3459893 U JP3459893 U JP 3459893U JP H079094 U JPH079094 U JP H079094U
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- power supply
- switching element
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Control Of Electrical Variables (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】 チョッパ形直流変換装置の出力電圧波形のオ
ーバーシュート等を低減する。 【構成】 直流電源３の一端と出力端子９との間に接続
されたリアクトル４及びダイオード５の直列回路と、出
力端子９の両端に接続された平滑コンデンサ８と、リア
クトル４及びダイオード５の接続点と直流電源３の他端
との間に接続されたＭＯＳ-ＦＥＴ６と、ＭＯＳ-ＦＥＴ
６をオン・オフ制御するＲ-Ｓフリップフロップと、Ｍ
ＯＳ-ＦＥＴ６に流れる電流に対応した電圧を検出する
電流検出用抵抗７と、ＭＯＳ-ＦＥＴ６に流れる電流を
制限する過電流制限回路とを備え、前記過電流制限回路
に、直流電源３の電圧を検出する電圧検出回路２２と、
電圧検出回路２２の検出電圧に略反比例した電圧を出力
する反転増幅器１８と、電流検出用抵抗７の検出電圧及
び反転増幅器１８の出力電圧を比較してその比較出力を
Ｒ-Ｓフリップフロップに付与する電流制限用コンパレ
ータ１６を設けている。
ーバーシュート等を低減する。 【構成】 直流電源３の一端と出力端子９との間に接続
されたリアクトル４及びダイオード５の直列回路と、出
力端子９の両端に接続された平滑コンデンサ８と、リア
クトル４及びダイオード５の接続点と直流電源３の他端
との間に接続されたＭＯＳ-ＦＥＴ６と、ＭＯＳ-ＦＥＴ
６をオン・オフ制御するＲ-Ｓフリップフロップと、Ｍ
ＯＳ-ＦＥＴ６に流れる電流に対応した電圧を検出する
電流検出用抵抗７と、ＭＯＳ-ＦＥＴ６に流れる電流を
制限する過電流制限回路とを備え、前記過電流制限回路
に、直流電源３の電圧を検出する電圧検出回路２２と、
電圧検出回路２２の検出電圧に略反比例した電圧を出力
する反転増幅器１８と、電流検出用抵抗７の検出電圧及
び反転増幅器１８の出力電圧を比較してその比較出力を
Ｒ-Ｓフリップフロップに付与する電流制限用コンパレ
ータ１６を設けている。
Description
本考案はチョッパ形直流変換装置、特に過電流制限回路を具備したチョッパ形 直流変換装置に関するものである。
【０００２】
従来のチョッパ形直流変換装置は、図４に示すように、フィルタ１及び整流ダ イオードブリッジ２からなる直流電源３の一端と出力端子９との間に接続された リアクトル４とダイオード５（整流素子）との直列回路と、出力端子９の両端に 接続された平滑コンデンサ８と、リアクトル４及びダイオード５の接続点と直流 電源３の他端との間に接続されたスイッチング素子としてのＭＯＳ-ＦＥＴ６と 、ＭＯＳ-ＦＥＴ６と直列に接続されかつＭＯＳ-ＦＥＴ６に流れる電流を前記電 流に対応した電圧として検出する電流検出用抵抗７（電流検出手段）とを備えて いる。出力端子９とＭＯＳ-ＦＥＴ６のゲート端子（制御端子）との間には制御 回路１０が接続されている。制御回路１０は、ＭＯＳ-ＦＥＴ６のゲート端子（ 制御端子）に制御信号を付与してＭＯＳ-ＦＥＴ６をオン・オフ制御するＲ-Ｓフ リップフロップ１１（制御信号発生手段）と、電流検出用抵抗７により検出され た電圧の最大値が制限電流値に対応する電圧に達したときにＲ-Ｓフリップフロ ップ１１のリセット端子に電流制限信号を付与してＭＯＳ-ＦＥＴ６に流れる電 流を制限する電流制限用コンパレータ１６と電流制限用コンパレータ１６に前記 制限電流値に対応する電圧を与える基準電源１７とからなる過電流制限回路と、 出力端子９の電圧と基準電源１５の基準電圧とを比較増幅する演算増幅器１４と 、演算増幅器１４の出力電圧と直流電源３の出力電圧とを乗算処理する乗算器１ ３と、乗算器１３の出力電圧と電流検出用抵抗７による電圧の最大値とを比較し てその比較出力をＲ-Ｓフリップフロップ１１のリセット端子に付与するパルス 幅制御用コンパレータ１２とを備えている。Ｒ-Ｓフリップフロップ１１のセッ ト端子には、リアクトル４の１次巻線４aに蓄積されたエネルギの放出後に２次 巻線４bに誘起される電圧が付与される。
【０００３】 Ｒ-Ｓフリップフロップ１１のセット端子に２次巻線４bの電圧が付与されたと きはＲ-Ｓフリップフロップ１１がセット状態になり、ＭＯＳ-ＦＥＴ６がオン状 態となる。また、Ｒ-Ｓフリップフロップ１１のリセット端子にパルス幅制御用 コンパレータ１２の比較出力が付与されたときはＲ-Ｓフリップフロップ１１が リセット状態になり、ＭＯＳ-ＦＥＴ６がオフ状態となる。また、過電流制限回 路内の電流制限用コンパレータ１６から電流制限信号がＲ-Ｓフリップフロップ １１のリセット端子に付与されたときにもＲ-Ｓフリップフロップ１１がリセッ ト状態になり、ＭＯＳ-ＦＥＴ６がオフ状態となる。このため、ＭＯＳ-ＦＥＴ６ に流れる電流を所要の値に制限して、チョッパ形直流変換装置を構成する各素子 を過電流から保護することができる。
【０００４】 図５(Ａ)〜(Ｅ)は、それぞれ図４の回路のＡ点における直流電源３の出力電圧 ＶAの波形、ＭＯＳ-ＦＥＴ６に流れる電流ＩDSの波形、直流電源３の入力電流Ｉ IN の波形、出力端子９における出力電圧ＶOUTの波形、ＭＯＳ-ＦＥＴ６のドレイ ン−ソース端子間の電圧ＶDSの波形を示す。図５(Ａ)に示すように、図５の回路 のＡ点における直流電源３の出力電圧ＶAは、商用周波数５０Ｈz又は６０Ｈzの 交流電圧をフィルタ１を介して整流ダイオードブリッジ２にて全波整流した後の 脈流電圧であり、商用交流電圧の変化と共に変動する。図５(Ｂ)に示すＭＯＳ- ＦＥＴ６に流れる電流ＩDSは、電流検出用抵抗７により検出され、電流ＩDSの最 大値は図中の破線に示す乗算器１３の出力電圧波形の変化にしたがって変動する 。図５(Ａ)に示す直流電源３の出力電圧ＶAが低下すると、図５(Ｂ)に示すよう にＭＯＳ-ＦＥＴ６に流れる電流ＩDSの波形の勾配が緩やかになり、スイッチン グ周波数が下がると共にデューティ比が大きくなる。この動作は、一般的なチョ ッパ形直流変換装置の動作と同一である。
【０００５】 図６(Ａ)〜(Ｃ)は、過電流制限回路の電流制限用コンパレータ１６が作動した 場合の図５(Ａ)〜(Ｃ)と同一箇所の波形を示す。電流検出用抵抗７により検出さ れた電流ＩDSの最大値が基準電源１７の電圧、即ち制限電流値に達すると、電流 制限用コンパレータ１６からＲ-Ｓフリップフロップ１１のリセット端子に電流 制限信号が付与され、図６(Ｂ)に示すようにＭＯＳ-ＦＥＴ６に流れる電流ＩDS の最大値が略一定となり、電流ＩDSが制限される。
【０００６】
ところで、図４のチョッパ形直流変換装置では、過電流制限回路の制限電流値 が基準電源１７の電圧として予め設定されているため、図６(Ａ)及び(Ｂ)に示す ように直流電源３の出力電圧ＶAの高低に関係なく制限電流値、即ちＭＯＳ-ＦＥ Ｔ６に流れる電流ＩDSの最大値は一定である。このため、直流電源３の出力電圧 ＶAの高低により、ＭＯＳ-ＦＥＴ６に過電流が流れたときの電力に著しい差が生 ずる欠点があった。特に、装置の起動時及び瞬時停電後の装置の復帰時にはＭＯ Ｓ-ＦＥＴ６に過電流が流れるから、その影響は大きい。例えば図７(Ａ)及び(Ｂ )に示すように、瞬時停電後の装置の復帰時における制限電流値、即ち直流電源 ３の入力電流ＩINの最大値は直流電源３の入力電圧の高低に関係なく同一値に制 限されるため、電力の差が著しく、入力電圧が高い場合、入力電圧が低い場合に 比較して出力端子９における出力電圧ＶOUTの波形にオーバーシュートが多く発 生する。特に、入力波形を正弦波状に制御する場合は、応答スピードが著しく遅 くなるため、出力端子９における出力電圧ＶOUTの波形のオーバーシュートが非 常に大きくなる欠点があった。
【０００７】 そこで、本考案はスイッチング素子に過電流が流れたときの電力を入力電圧の 高低に関係なく同一の電力に制限して出力電圧波形のオーバーシュート等を低減 できるチョッパ形直流変換装置を提供することを目的とする。
【０００８】
本考案によるチョッパ形直流変換装置は、直流電源の一端と出力端子との間に 接続されたリアクトルと整流素子との直列回路と、前記出力端子の両端に接続さ れた平滑コンデンサと、前記リアクトル及び前記整流素子の接続点と前記直流電 源の他端との間に接続されたスイッチング素子と、該スイッチング素子の制御端 子に制御信号を付与して前記スイッチング素子をオン・オフ制御する制御信号発 生手段と、前記スイッチング素子に流れる電流を該電流に対応した電圧として検 出する電流検出手段と、該電流検出手段により検出された前記電圧が制限電流値 に対応した電圧に達したときに前記制御信号発生手段に電流制限信号を付与して 前記スイッチング素子に流れる電流を制限する過電流制限回路とを備え、前記過 電流制限回路に、前記直流電源の電圧を検出する電圧検出手段と、前記電圧検出 手段の検出電圧に略反比例した電圧を出力する電圧反転手段と、前記電流検出手 段による電圧及び前記電圧反転手段による電圧を比較して該比較出力を前記制御 信号発生手段に付与する電圧比較手段とを設け、前記電圧反転手段により前記直 流電源の電圧変化に略反比例して前記スイッチング素子の制限電流値を変化させ る。
【０００９】
電流検出手段により検出されたスイッチング素子に流れる電流に対応した電圧 と電圧検出手段により検出された直流電源の電圧に略反比例した電圧反転手段の 出力電圧とを電圧比較手段により比較する。スイッチング素子に過電流が流れた とき、電圧比較手段の比較出力を電流制限信号として制御信号発生手段に付与し てスイッチング素子に流れる電流を制限することにより、直流電源の電圧変化に 略反比例してスイッチング素子の制限電流値を変化させることができる。これに より、スイッチング素子に過電流が流れたときの電力を入力電圧の高低に関係な く同一の電力に制限して出力電圧波形のオーバーシュート等を低減することが可 能となる。
【００１０】
以下、本考案によるチョッパ形直流変換装置の実施例を図１及び図２に基づい て説明する。但し、図１では図４に示す箇所と同一の部分には同一の符号を付し 、その説明を省略する。 本実施例のチョッパ形直流変換装置は、図１に示すように、フィルタ１及び整 流ダイオードブリッジ２からなる直流電源３の一端と出力端子９との間に接続さ れたリアクトル４とダイオード５（整流素子）との直列回路と、出力端子９の両 端に接続された平滑コンデンサ８と、リアクトル４及びダイオード５の接続点と 直流電源３の他端との間に接続されたスイッチング素子としてのＭＯＳ-ＦＥＴ ６と、ＭＯＳ-ＦＥＴ６と直列に接続されかつＭＯＳ-ＦＥＴ６に流れる電流を前 記電流に対応した電圧として検出する電流検出用抵抗７（電流検出手段）とを備 えている。また、出力端子９とＭＯＳ-ＦＥＴ６のゲート端子（制御端子）との 間には制御回路１０が接続されている。
【００１１】 制御回路１０は、ＭＯＳ-ＦＥＴ６のゲート端子（制御端子）に制御信号を付 与してＭＯＳ-ＦＥＴ６をオン・オフ制御するＲ-Ｓフリップフロップ１１（制御 信号発生手段）と、出力端子９の電圧と基準電源１５の基準電圧とを比較増幅す る演算増幅器１４と、演算増幅器１４の出力電圧と直流電源３の出力電圧とを乗 算処理する乗算器１３と、乗算器１３の出力電圧と電流検出用抵抗７による電圧 の最大値とを比較してその比較出力をＲ-Ｓフリップフロップ１１のリセット端 子に付与するパルス幅制御用コンパレータ１２と、電流検出用抵抗７により検出 された電圧の最大値が制限電流値に対応する電圧に達したときにＲ-Ｓフリップ フロップ１１のリセット端子に電流制限信号を付与してＭＯＳ-ＦＥＴ６に流れ る電流を制限する後述の過電流制限回路とを備えている。Ｒ-Ｓフリップフロッ プ１１のセット端子には、リアクトル４の１次巻線４aに蓄積されたエネルギの 放出後に２次巻線４bに誘起される電圧が付与される。
【００１２】 過電流制限回路には、直流電源３の出力電圧を検出する平均値電圧検出回路２ ２（電圧検出手段）と、平均値電圧検出回路２２の検出電圧に略反比例した電圧 を出力する反転増幅器１８（電圧反転手段）と、電流検出用抵抗７による電圧及 び反転増幅器１８による電圧を比較してその比較出力をＲ-Ｓフリップフロップ １１のリセット端子に付与する電流制限用コンパレータ１６（電圧比較手段）が 設けられている。本実施例では、反転増幅器１８及び電流制限用コンパレータ１ ６は制御回路１０内に設けられ、平均値電圧検出回路２２は制御回路１０内の反 転増幅器１８に接続されている。また、平均値電圧検出回路２２は２つの抵抗１ ９、２０とコンデンサ２１とから構成される。
【００１３】 上記の構成において、ＭＯＳ-ＦＥＴ６に過電流が流れたとき、電流制限用コ ンパレータ１６が作動し、電流検出用抵抗７により検出された電圧の最大値及び 反転増幅器１８の出力電圧が比較される。電流検出用抵抗７の検出電圧の最大値 が反転増幅器１８の出力電圧に達したとき、電流制限用コンパレータ１６から電 流制限信号がＲ-Ｓフリップフロップ１１のリセット端子に付与されてＭＯＳ-Ｆ ＥＴ６がオフ状態となり、ＭＯＳ-ＦＥＴ６に流れる電流が制限される。このと きの反転増幅器１８の出力電圧は、平均値電圧検出回路２２により検出されたＡ 点における直流電源３の出力電圧ＶAに略反比例した電圧であるから、例えば直 流電源３の入力電圧の上昇に伴って出力電圧ＶAが上昇すると反転増幅器１８の 出力電圧は降下する。また、反転増幅器１８の出力電圧はＭＯＳ-ＦＥＴ６の制 限電流値に対応した電圧であるから、反転増幅器１８により直流電源３の入力及 び出力電圧の変化に略反比例してＭＯＳ-ＦＥＴ６の制限電流値を変化させるこ とができる。このため、例えば直流電源３の入力電圧の上昇に伴って出力電圧Ｖ A が上昇するとその電圧に略反比例して反転増幅器１８の出力電圧が降下するか ら、ＭＯＳ-ＦＥＴ６の制限電流値が小さくなる。 図２(Ａ)及び(Ｂ)に示すように、入力電圧が高いとき（(Ｂ)の場合）の瞬時停 電後の装置の復帰時における直流電源３の入力電流ＩINの最大値、即ち制限電流 値は入力電圧が低いとき（(Ａ)の場合）の約半分の値に制限されている。このた め、入力電圧が変化しても同一の電力に制限できると共に出力側の各素子に過渡 的な大きな電流が流れず、出力端子９における出力電圧ＶOUTの波形のオーバー シュートの発生がない。 なお、通常時の動作については、前述の図４の回路における図５(Ａ)〜(Ｅ)に 示す動作と全く同様であるので、説明は省略する。
【００１４】 上記のように、本実施例では反転増幅器１８により直流電源３の入力電圧の変 化に略反比例してＭＯＳ-ＦＥＴ６の制限電流値を変化させるので、ＭＯＳ-ＦＥ Ｔ６に過電流が流れたときの電力を入力電圧の高低に関係なく同一の電力に制限 して出力電圧波形のオーバーシュートの発生を防止することができる。
【００１５】 本考案の実施態様は前記の実施例に限定されず種々の変更が可能である。例え ば、図１の回路は図３に示すように構成してもよい。図３の回路は、図１の回路 における２つのコンパレータ１２、１６を１つで構成して、２つのダイオード２ ３、２４により乗算器１３の出力と反転増幅器１８の出力との論理和を演算して その演算値をＭＯＳ-ＦＥＴ６の制限電流値に対応させたものである。また、上 記の実施例ではスイッチング素子としてＭＯＳ-ＦＥＴを使用した例を示したが 、Ｊ-ＦＥＴ（接合形電界効果トランジスタ）、バイポーラ形トランジスタ、Ｓ ＣＲ（逆阻止３端子サイリスタ）等の他のスイッチング素子を使用してもよい。 更に、上記の実施例のようにスイッチング素子に流れる電流の最大値を検出する 代わりに平均値又は実効値を検出するようにしてもよい。
【００１６】
以上のように、本考案によれば、電圧反転手段により直流電源の電圧変化に略 反比例してスイッチング素子の制限電流値を変化させるので、スイッチング素子 に過電流が流れたときの電力を入力電圧の高低に関係なく同一の電力に制限して 出力電圧波形のオーバーシュート等を低減できる。このため、出力コンデンサの 耐圧及び出力端子に接続される負荷装置の耐圧を小さくできる利点がある。
【図１】 本考案によるチョッパ形直流変換装置の実施
例を示す電気回路図
例を示す電気回路図
【図２】 図１の回路の過電流制限回路が作動したとき
の出力電圧及び入力電流を示す波形図
の出力電圧及び入力電流を示す波形図
【図３】 本考案の他の実施例を示す電気回路図
【図４】 従来のチョッパ形直流変換装置を示す電気回
路図
路図
【図５】 図４の回路の各部の電圧及び電流を示す波形
図
図
【図６】 図４の回路の過電流制限回路が作動したとき
の各部の電圧及び電流を示す波形図
の各部の電圧及び電流を示す波形図
【図７】 図４の回路の過電流制限回路が作動したとき
の出力電圧及び入力電流を示す波形図
の出力電圧及び入力電流を示す波形図
１．．．フィルタ、２．．．整流ダイオードブリッジ、
３．．．直流電源、４．．．リアクトル、４a．．．１
次巻線、４b．．．２次巻線、５．．．ダイオード(整流
素子)、６．．．ＭＯＳ-ＦＥＴ（スイッチング素子）、
７．．．電流検出用抵抗（電流検出手段）、８．．．平
滑コンデンサ、９．．．出力端子、１０．．．制御回
路、１１．．．Ｒ-Ｓフリップフロップ（制御信号発生
手段）、１２．．．パルス幅制御用コンパレータ、１
３．．．乗算器、１４．．．演算増幅器、１５、１
７．．．基準電源、１６．．．電流制限用コンパレータ
（電圧比較手段）、１８．．．反転増幅器（電圧反転手
段）、２２．．．平均値電圧検出回路（電圧検出手段）
３．．．直流電源、４．．．リアクトル、４a．．．１
次巻線、４b．．．２次巻線、５．．．ダイオード(整流
素子)、６．．．ＭＯＳ-ＦＥＴ（スイッチング素子）、
７．．．電流検出用抵抗（電流検出手段）、８．．．平
滑コンデンサ、９．．．出力端子、１０．．．制御回
路、１１．．．Ｒ-Ｓフリップフロップ（制御信号発生
手段）、１２．．．パルス幅制御用コンパレータ、１
３．．．乗算器、１４．．．演算増幅器、１５、１
７．．．基準電源、１６．．．電流制限用コンパレータ
（電圧比較手段）、１８．．．反転増幅器（電圧反転手
段）、２２．．．平均値電圧検出回路（電圧検出手段）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０２Ｍ 7/06 Ａ 9180−5Ｈ
Claims (1)
- 【請求項１】 直流電源の一端と出力端子との間に接続
されたリアクトルと整流素子との直列回路と、前記出力
端子の両端に接続された平滑コンデンサと、前記リアク
トル及び前記整流素子の接続点と前記直流電源の他端と
の間に接続されたスイッチング素子と、該スイッチング
素子の制御端子に制御信号を付与して前記スイッチング
素子をオン・オフ制御する制御信号発生手段と、前記ス
イッチング素子に流れる電流を該電流に対応した電圧と
して検出する電流検出手段と、該電流検出手段により検
出された前記電圧が制限電流値に対応した電圧に達した
ときに前記制御信号発生手段に電流制限信号を付与して
前記スイッチング素子に流れる電流を制限する過電流制
限回路とを備えたチョッパ形直流変換装置において、 前記過電流制限回路に、前記直流電源の電圧を検出する
電圧検出手段と、前記電圧検出手段の検出電圧に略反比
例した電圧を出力する電圧反転手段と、前記電流検出手
段による電圧及び前記電圧反転手段による電圧を比較し
て該比較出力を前記制御信号発生手段に付与する電圧比
較手段とを設け、 前記電圧反転手段により前記直流電源の電圧変化に略反
比例して前記スイッチング素子の制限電流値を変化させ
ることを特徴とするチョッパ形直流変換装置。 【０００１】
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3459893U JPH079094U (ja) | 1993-06-25 | 1993-06-25 | チョッパ形直流変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3459893U JPH079094U (ja) | 1993-06-25 | 1993-06-25 | チョッパ形直流変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH079094U true JPH079094U (ja) | 1995-02-07 |
Family
ID=12418788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3459893U Pending JPH079094U (ja) | 1993-06-25 | 1993-06-25 | チョッパ形直流変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH079094U (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006204008A (ja) * | 2005-01-20 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2006296157A (ja) * | 2005-04-14 | 2006-10-26 | Shindengen Electric Mfg Co Ltd | 力率改善回路 |
| KR101485730B1 (ko) * | 2014-01-06 | 2015-01-28 | 대성전기공업 주식회사 | 열전 소자를 기반으로 동작하는 dc-dc 컨버터에 구현 방법 및 장치 |
-
1993
- 1993-06-25 JP JP3459893U patent/JPH079094U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006204008A (ja) * | 2005-01-20 | 2006-08-03 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置 |
| JP2006296157A (ja) * | 2005-04-14 | 2006-10-26 | Shindengen Electric Mfg Co Ltd | 力率改善回路 |
| KR101485730B1 (ko) * | 2014-01-06 | 2015-01-28 | 대성전기공업 주식회사 | 열전 소자를 기반으로 동작하는 dc-dc 컨버터에 구현 방법 및 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3517849B2 (ja) | 直流電源装置 | |
| JPH11150952A (ja) | スイッチング型直流電源装置 | |
| JPS6245794B2 (ja) | ||
| JPH079094U (ja) | チョッパ形直流変換装置 | |
| JPH077953A (ja) | 過電流制限回路 | |
| JPH1132480A (ja) | スイッチング型直流電源装置 | |
| JP2990867B2 (ja) | 順変換装置 | |
| JPH10309078A (ja) | スイッチング型直流電源装置 | |
| JP3139682B2 (ja) | 電源装置 | |
| JP2968670B2 (ja) | 保護回路付きｄｃ−ｄｃコンバータ | |
| JP3402362B2 (ja) | チョッパ型ｄｃ−ｄｃコンバータ | |
| JP2762907B2 (ja) | スイッチングレギュレータの過電流保護装置 | |
| JPH0686553A (ja) | 電源回路 | |
| JPH04368471A (ja) | 電源装置 | |
| JP3404881B2 (ja) | インバータ装置 | |
| JP3202284B2 (ja) | スイッチングレギュレータ | |
| JPH028552Y2 (ja) | ||
| JPH06233541A (ja) | スイッチングレギュレータ | |
| JPH0644308Y2 (ja) | 直流電源装置の平滑回路 | |
| JPH07312861A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0474929B2 (ja) | ||
| JPS589513Y2 (ja) | 過電流保護装置 | |
| JPH0684797U (ja) | 電源回路 | |
| JP2000166239A (ja) | 可変電圧コンバータとこの可変電圧コンバータを用いた空気調和機 | |
| JPS6248263A (ja) | Ｄｃ−ｄｃコンバ−タ |