JPH0792490A - 薄膜トランジスタ付き液晶表示素子の検査方法 - Google Patents
薄膜トランジスタ付き液晶表示素子の検査方法Info
- Publication number
- JPH0792490A JPH0792490A JP23511293A JP23511293A JPH0792490A JP H0792490 A JPH0792490 A JP H0792490A JP 23511293 A JP23511293 A JP 23511293A JP 23511293 A JP23511293 A JP 23511293A JP H0792490 A JPH0792490 A JP H0792490A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film transistor
- crystal display
- lines
- common electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【目的】 薄膜トランジスタ付き液晶表示素子自体の液
晶特性を検査することができるとともに、ドライブ回路
実装前に点欠陥を検査することができる薄膜トランジス
タ付き液晶表示素子の検査方法を提供すること。 【構成】 薄膜トランジスタ付き液晶表示素子における
コモン電極線９と付加容量線１０とを別配線とする。コ
モン電極線９及び付加容量線１０に１８０°位相のずれ
た電圧を印加する。これにより、液晶容量ＣLCと付加容
量ＣS との容量比に基づいて決定される電圧を液晶層４
に直接印加し、薄膜トランジスタ付き液晶表示素子自体
の液晶特性及び点欠陥を検査することができる。
晶特性を検査することができるとともに、ドライブ回路
実装前に点欠陥を検査することができる薄膜トランジス
タ付き液晶表示素子の検査方法を提供すること。 【構成】 薄膜トランジスタ付き液晶表示素子における
コモン電極線９と付加容量線１０とを別配線とする。コ
モン電極線９及び付加容量線１０に１８０°位相のずれ
た電圧を印加する。これにより、液晶容量ＣLCと付加容
量ＣS との容量比に基づいて決定される電圧を液晶層４
に直接印加し、薄膜トランジスタ付き液晶表示素子自体
の液晶特性及び点欠陥を検査することができる。
Description
【０００１】
【産業上の利用分野】本発明は、薄膜トランジスタ付き
液晶表示素子の検査方法、詳しくは、液晶特性及び点欠
陥を検査するための薄膜トランジスタ付き液晶表示素子
の検査方法に関する。
液晶表示素子の検査方法、詳しくは、液晶特性及び点欠
陥を検査するための薄膜トランジスタ付き液晶表示素子
の検査方法に関する。
【０００２】
【従来の技術】近年、各画素毎に薄膜トランジスタ（以
下、ＴＦＴともいう。）を付加した液晶表示素子を組み
込んだマトリクス型液晶表示装置は、ＴＦＴのスイッチ
ング作用により、クロストークの無い高コントラストの
表示が得られることから、画像、文字表示装置としての
利用が進められている。
下、ＴＦＴともいう。）を付加した液晶表示素子を組み
込んだマトリクス型液晶表示装置は、ＴＦＴのスイッチ
ング作用により、クロストークの無い高コントラストの
表示が得られることから、画像、文字表示装置としての
利用が進められている。
【０００３】一般に、上記のような液晶表示装置の製造
ラインにおいては、薄膜トランジスタ付き液晶表示素子
の液晶特性（具体的には、電圧保持特性、ＶＴ特性等）
を検査することが行なわれている。なお、周知のよう
に、電圧保持特性とは、ＴＦＴがオフにスイッチングし
た時点から液晶層がどの程度電圧を保持することができ
るかの定量的数値による液晶層の特性をいい、ＶＴ特性
とは、印加電圧に対する透過率を表わした液晶層の特性
をいう。
ラインにおいては、薄膜トランジスタ付き液晶表示素子
の液晶特性（具体的には、電圧保持特性、ＶＴ特性等）
を検査することが行なわれている。なお、周知のよう
に、電圧保持特性とは、ＴＦＴがオフにスイッチングし
た時点から液晶層がどの程度電圧を保持することができ
るかの定量的数値による液晶層の特性をいい、ＶＴ特性
とは、印加電圧に対する透過率を表わした液晶層の特性
をいう。
【０００４】従来、薄膜トランジスタ付き液晶表示素子
を検査する方法として、各画素毎の構成及び等価回路が
それぞれ図３(A) 及び図３(B) で表わされる薄膜トラン
ジスタ付き液晶表示素子を製造すると共に、各画素毎の
構成及び等価回路がそれぞれ図４(A) 及び図４(B) で表
わすことができるような品質管理用の液晶表示素子（図
４(A) ，(B) から明らかなように、ＴＦＴが付加されて
いない構成の液晶表示素子）を同一ロットにて製造し、
この品質管理用液晶表示素子の液晶層に電圧を直接印加
してその液晶特性を検査することにより、薄膜トランジ
スタ付き液晶素子の液晶特性の検査を間接的に行なうよ
うにした検査方法が知られている。なお、図３(A) ，
(B) において、１は透明絶縁基板（例えばガラス基
板）、２はカラーフィルタ、３はコモン電極、４は液晶
層、５は透明絶縁基板（例えばガラス基板）、６は薄膜
トランジスタ（ＴＦＴ）、６ａはＴＦＴ６のソース電
極、６ｂはＴＦＴ６のドレイン電極、６ｃはＴＦＴ６の
ゲート電極、７は画素電極、８は付加容量、８ａは付加
容量電極、９はコモン電極線、１０は付加容量線、ＣLC
は液晶層４の容量すなわち液晶容量、ＣS は付加容量を
それぞれ表わしている。また、図４(A) ，(B) におい
て、１１は透明絶縁基板（例えばガラス基板）、１２は
コモン電極、１３は液晶層、１４は透明絶縁基板（例え
ばガラス基板）、１５は画素電極、ＣLCは液晶層１３の
容量すなわち液晶容量をそれぞれ表わしている。
を検査する方法として、各画素毎の構成及び等価回路が
それぞれ図３(A) 及び図３(B) で表わされる薄膜トラン
ジスタ付き液晶表示素子を製造すると共に、各画素毎の
構成及び等価回路がそれぞれ図４(A) 及び図４(B) で表
わすことができるような品質管理用の液晶表示素子（図
４(A) ，(B) から明らかなように、ＴＦＴが付加されて
いない構成の液晶表示素子）を同一ロットにて製造し、
この品質管理用液晶表示素子の液晶層に電圧を直接印加
してその液晶特性を検査することにより、薄膜トランジ
スタ付き液晶素子の液晶特性の検査を間接的に行なうよ
うにした検査方法が知られている。なお、図３(A) ，
(B) において、１は透明絶縁基板（例えばガラス基
板）、２はカラーフィルタ、３はコモン電極、４は液晶
層、５は透明絶縁基板（例えばガラス基板）、６は薄膜
トランジスタ（ＴＦＴ）、６ａはＴＦＴ６のソース電
極、６ｂはＴＦＴ６のドレイン電極、６ｃはＴＦＴ６の
ゲート電極、７は画素電極、８は付加容量、８ａは付加
容量電極、９はコモン電極線、１０は付加容量線、ＣLC
は液晶層４の容量すなわち液晶容量、ＣS は付加容量を
それぞれ表わしている。また、図４(A) ，(B) におい
て、１１は透明絶縁基板（例えばガラス基板）、１２は
コモン電極、１３は液晶層、１４は透明絶縁基板（例え
ばガラス基板）、１５は画素電極、ＣLCは液晶層１３の
容量すなわち液晶容量をそれぞれ表わしている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の検査方法によると、品質管理用液晶表示素子を製造
するための工程が増加し、また、品質管理用液晶表示素
子を検査することで薄膜トランジスタ付き液晶表示素子
を間接的に検査していることから、検査結果が薄膜トラ
ンジスタ付き液晶表示素子自体の液晶特性とは必ずしも
一致しないという問題があった。
来の検査方法によると、品質管理用液晶表示素子を製造
するための工程が増加し、また、品質管理用液晶表示素
子を検査することで薄膜トランジスタ付き液晶表示素子
を間接的に検査していることから、検査結果が薄膜トラ
ンジスタ付き液晶表示素子自体の液晶特性とは必ずしも
一致しないという問題があった。
【０００６】また、通常、薄膜トランジスタ付き液晶表
示素子の不良の大半は点欠陥によるものであるが、従
来、この点欠陥の検査は、薄膜トランジスタ付き液晶表
示素子のドライブ回路を実装した後でなければ行なうこ
とができず、このため、点欠陥が発見された場合、高価
なドライブ回路を無駄にしてしまうという問題もあっ
た。なお、この点欠陥の検査方法の他の例として、ドラ
イブ回路実装前に、薄膜トランジスタ付き液晶表示素子
の全電極端子（通常、数千端子からなり、ピッチは１０
０μｍ〜３００μｍである。）にプローブ（針）を立て
て検査する方法があるが、この検査方法は、高精細化
（ピッチ１００μｍ以下）につれてその実施が困難にな
りつつある。
示素子の不良の大半は点欠陥によるものであるが、従
来、この点欠陥の検査は、薄膜トランジスタ付き液晶表
示素子のドライブ回路を実装した後でなければ行なうこ
とができず、このため、点欠陥が発見された場合、高価
なドライブ回路を無駄にしてしまうという問題もあっ
た。なお、この点欠陥の検査方法の他の例として、ドラ
イブ回路実装前に、薄膜トランジスタ付き液晶表示素子
の全電極端子（通常、数千端子からなり、ピッチは１０
０μｍ〜３００μｍである。）にプローブ（針）を立て
て検査する方法があるが、この検査方法は、高精細化
（ピッチ１００μｍ以下）につれてその実施が困難にな
りつつある。
【０００７】本発明は、上記問題点を解決するためにな
されたものであり、その目的とするところは、薄膜トラ
ンジスタ付き液晶表示素子自体の液晶特性を検査するこ
とができるとともに、ドライブ回路実装前に点欠陥を検
査することができる薄膜トランジスタ付き液晶表示素子
の検査方法を提供することにある。
されたものであり、その目的とするところは、薄膜トラ
ンジスタ付き液晶表示素子自体の液晶特性を検査するこ
とができるとともに、ドライブ回路実装前に点欠陥を検
査することができる薄膜トランジスタ付き液晶表示素子
の検査方法を提供することにある。
【０００８】
【課題を解決するための手段】上記課題を解決するため
に、本発明に係る薄膜トランジスタ付き液晶表示素子の
検査方法は、コモン電極線と付加容量線とを別配線と
し、該コモン電極線及び付加容量線に１８０°位相のず
れた電圧を印加することにより、液晶容量と付加容量と
の容量比に基づいて決定される電圧を液晶層に直接印加
するようにしたことを特徴とする。
に、本発明に係る薄膜トランジスタ付き液晶表示素子の
検査方法は、コモン電極線と付加容量線とを別配線と
し、該コモン電極線及び付加容量線に１８０°位相のず
れた電圧を印加することにより、液晶容量と付加容量と
の容量比に基づいて決定される電圧を液晶層に直接印加
するようにしたことを特徴とする。
【０００９】
【実施例】以下、本発明の一実施例を図１及び図２に基
づいて説明する。
づいて説明する。
【００１０】図１(A) 及び図１(B) は、それぞれ、一実
施例に係る薄膜トランジスタ付き液晶表示素子の検査方
法を説明するための、薄膜トランジスタ付き液晶表示素
子の各画素毎の構成図及び等価回路図を示している。ま
た、図２は、同じく上記検査方法を説明するための、薄
膜トランジスタ付き液晶表示素子全体の平面図を示して
いる。なお、図１(A) ，(B) 及び図２において、図３
(A) ，(B) に示す符号と同一の符号は、図３(A) ，(B)
と同一のものを表わしている。
施例に係る薄膜トランジスタ付き液晶表示素子の検査方
法を説明するための、薄膜トランジスタ付き液晶表示素
子の各画素毎の構成図及び等価回路図を示している。ま
た、図２は、同じく上記検査方法を説明するための、薄
膜トランジスタ付き液晶表示素子全体の平面図を示して
いる。なお、図１(A) ，(B) 及び図２において、図３
(A) ，(B) に示す符号と同一の符号は、図３(A) ，(B)
と同一のものを表わしている。
【００１１】本検査方法を実施するにあたっては、図１
(A) ，(B) に示すように、製造ライン途中にある薄膜ト
ランジスタ付き液晶表示素子のコモン電極線９と付加容
量線１０とを電気的に接続されない別配線とし、図３
(A) ，(B) に示すような、コモン電極線９と付加容量線
１０とを電気的に接続して同一配線を形成するものとは
しない。
(A) ，(B) に示すように、製造ライン途中にある薄膜ト
ランジスタ付き液晶表示素子のコモン電極線９と付加容
量線１０とを電気的に接続されない別配線とし、図３
(A) ，(B) に示すような、コモン電極線９と付加容量線
１０とを電気的に接続して同一配線を形成するものとは
しない。
【００１２】さらに、図２に示すように、各画素毎の付
加容量線１０は短絡させ、また、各ライン毎のソース配
線１６及びゲート配線１７も、それぞれ短絡させる。
加容量線１０は短絡させ、また、各ライン毎のソース配
線１６及びゲート配線１７も、それぞれ短絡させる。
【００１３】そして、薄膜トランジスタ６をオフ状態に
保持しながら、コモン電極線９及び付加容量線１０に、
１８０°位相のずれた電圧を印加する。ここで、薄膜ト
ランジスタ６をオフ状態に保持するためには、ソース電
極６ａ及びゲート電極６ｂに逆方向の直流バイアス電圧
を印加するようにすればよい。しかし、液晶工程の間、
薄膜トランジスタ６を静電気から保護するために、ソー
ス配線１６とゲート配線１７とを接続することが通常行
なわれるため、上記のようなバイアス電圧印加を特別に
行なわなくても薄膜トランジスタ６をオフ状態に保持す
ることができる。従って、液晶層４には、液晶容量ＣLC
と付加容量ＣS との容量比に基づいた電圧が直接印加さ
れるようになる。例えば、液晶容量ＣLCが１ｐＦ、付加
容量ＣSが０．８ｐＦであり、コモン電極３、付加容量
電極８ａ間に１０Ｖの電圧を印加した場合、液晶層４に
は、４．４Ｖ（＝１０×０．８／（１＋０．８））の電
圧が印加されることになる。なお、このような駆動方法
によると、全ての画素に対し共通の電圧が印加されるこ
とになるため、ラスタ表示となる。
保持しながら、コモン電極線９及び付加容量線１０に、
１８０°位相のずれた電圧を印加する。ここで、薄膜ト
ランジスタ６をオフ状態に保持するためには、ソース電
極６ａ及びゲート電極６ｂに逆方向の直流バイアス電圧
を印加するようにすればよい。しかし、液晶工程の間、
薄膜トランジスタ６を静電気から保護するために、ソー
ス配線１６とゲート配線１７とを接続することが通常行
なわれるため、上記のようなバイアス電圧印加を特別に
行なわなくても薄膜トランジスタ６をオフ状態に保持す
ることができる。従って、液晶層４には、液晶容量ＣLC
と付加容量ＣS との容量比に基づいた電圧が直接印加さ
れるようになる。例えば、液晶容量ＣLCが１ｐＦ、付加
容量ＣSが０．８ｐＦであり、コモン電極３、付加容量
電極８ａ間に１０Ｖの電圧を印加した場合、液晶層４に
は、４．４Ｖ（＝１０×０．８／（１＋０．８））の電
圧が印加されることになる。なお、このような駆動方法
によると、全ての画素に対し共通の電圧が印加されるこ
とになるため、ラスタ表示となる。
【００１４】次に、主要な検査項目毎に検査方法を説明
する。
する。
【００１５】 電圧保持特性の検査 非常にインピーダンスの高い電圧計を用い、上記のよう
にコモン電極線９及び付加容量線１０に、１８０°位相
のずれた電圧を印加し、その後、印加を解除して電圧計
をモニタする。
にコモン電極線９及び付加容量線１０に、１８０°位相
のずれた電圧を印加し、その後、印加を解除して電圧計
をモニタする。
【００１６】 点欠陥の検査 1) 画素電極７とソース配線１６との短絡による点欠陥
の検査 ソース電圧を変動させて画素の明るさが変化したかどう
かを検査する。
の検査 ソース電圧を変動させて画素の明るさが変化したかどう
かを検査する。
【００１７】2) 画素電極７とゲート配線１７との短絡
による点欠陥の検査 ゲート電圧を変動させて画素の明るさが変化したかどう
かを検査する。
による点欠陥の検査 ゲート電圧を変動させて画素の明るさが変化したかどう
かを検査する。
【００１８】3) 画素電極７と付加容量線１０との短絡
による点欠陥の検査 液晶層４の印加電圧が大きくなるため、画素が黒くなる
のが早い。
による点欠陥の検査 液晶層４の印加電圧が大きくなるため、画素が黒くなる
のが早い。
【００１９】4) 画素電極７とコモン電極３との短絡に
よる点欠陥の検査 液晶層４に電圧が印加されないため画素が黒くならな
い。
よる点欠陥の検査 液晶層４に電圧が印加されないため画素が黒くならな
い。
【００２０】5) 薄膜トランジスタ６の不良による点欠
陥の検査 上記点欠陥1)〜4)のいずれにもよらない点欠陥が生じた
ときは、薄膜トランジスタ６の不良による点欠陥と判断
する。
陥の検査 上記点欠陥1)〜4)のいずれにもよらない点欠陥が生じた
ときは、薄膜トランジスタ６の不良による点欠陥と判断
する。
【００２１】以上説明したように、本実施例の検査方法
によると、薄膜トランジスタ付き液晶表示素子自体の液
晶特性を検査できるようになるとともに、ドライブ回路
を実装することなく点欠陥を検査することができるよう
になる。また、点欠陥の検査は、プローブを立てること
なく行なうことができるため、高精細化された液晶表示
素子に対しても容易に検査を行なうことができるように
なる。なお、本実施例による駆動方法は上述したように
ラスタ表示しかできないが、最終的にドライブ回路によ
り駆動するときには、従来と同様、コモン電極３及び付
加容量電極８ａに同一信号を入力させる。
によると、薄膜トランジスタ付き液晶表示素子自体の液
晶特性を検査できるようになるとともに、ドライブ回路
を実装することなく点欠陥を検査することができるよう
になる。また、点欠陥の検査は、プローブを立てること
なく行なうことができるため、高精細化された液晶表示
素子に対しても容易に検査を行なうことができるように
なる。なお、本実施例による駆動方法は上述したように
ラスタ表示しかできないが、最終的にドライブ回路によ
り駆動するときには、従来と同様、コモン電極３及び付
加容量電極８ａに同一信号を入力させる。
【００２２】なお、上述した実施例は、一般によく使用
される、独立して付加容量を設けた構造の薄膜トランジ
スタ付き液晶表示素子に対する検査方法であるが、本発
明はこれに限定されるものではなく、その他、付加容量
線を省略し、付加容量を１つ前の画素のゲート配線を利
用して形成したタイプの薄膜トランジスタ付き液晶表示
素子を検査対象とすることができ、この場合には、ゲー
ト信号（付加容量信号）とソース信号とを、コモン信号
に対して１８０°位相をずらして入力することで検査す
ることができる。
される、独立して付加容量を設けた構造の薄膜トランジ
スタ付き液晶表示素子に対する検査方法であるが、本発
明はこれに限定されるものではなく、その他、付加容量
線を省略し、付加容量を１つ前の画素のゲート配線を利
用して形成したタイプの薄膜トランジスタ付き液晶表示
素子を検査対象とすることができ、この場合には、ゲー
ト信号（付加容量信号）とソース信号とを、コモン信号
に対して１８０°位相をずらして入力することで検査す
ることができる。
【００２３】
【発明の作用効果】以上説明したように、本発明は、コ
モン電極線と付加容量線とを別配線とし、該コモン電極
線及び付加容量線に１８０°位相のずれた電圧を印加す
ることにより、液晶容量と付加容量との容量比に基づい
て決定される電圧を液晶層に直接印加するようにしたた
め、薄膜トランジスタ付き液晶表示素子自体の液晶特性
を検査することができるとともに、ドライブ回路実装前
に点欠陥を検査することができる。
モン電極線と付加容量線とを別配線とし、該コモン電極
線及び付加容量線に１８０°位相のずれた電圧を印加す
ることにより、液晶容量と付加容量との容量比に基づい
て決定される電圧を液晶層に直接印加するようにしたた
め、薄膜トランジスタ付き液晶表示素子自体の液晶特性
を検査することができるとともに、ドライブ回路実装前
に点欠陥を検査することができる。
【図１】一実施例に係る薄膜トランジスタ付き液晶表示
素子の検査方法を説明するための、薄膜トランジスタ付
き液晶表示素子の各画素毎の構成図及び等価回路図
素子の検査方法を説明するための、薄膜トランジスタ付
き液晶表示素子の各画素毎の構成図及び等価回路図
【図２】上記薄膜トランジスタ付き液晶表示素子全体の
平面図
平面図
【図３】従来からの、薄膜トランジスタ付き液晶表示素
子の検査方法を説明するための、薄膜トランジスタ付き
液晶表示素子の各画素毎の構成及び等価回路
子の検査方法を説明するための、薄膜トランジスタ付き
液晶表示素子の各画素毎の構成及び等価回路
【図４】同じく、従来方法を説明するための、品質管理
用の液晶表示素子の各画素毎の構成及び等価回路
用の液晶表示素子の各画素毎の構成及び等価回路
４ 液晶層 ６ 薄膜トランジスタ ９ コモン電極線 １０ 付加容量線 ＣLC 液晶容量 ＣS 付加容量
Claims (1)
- 【請求項１】 コモン電極線と付加容量線とを別配線と
し、該コモン電極線及び付加容量線に１８０°位相のず
れた電圧を印加することにより、液晶容量と付加容量と
の容量比に基づいて決定される電圧を液晶層に直接印加
するようにしたことを特徴とする薄膜トランジスタ付き
液晶表示素子の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23511293A JPH0792490A (ja) | 1993-09-21 | 1993-09-21 | 薄膜トランジスタ付き液晶表示素子の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23511293A JPH0792490A (ja) | 1993-09-21 | 1993-09-21 | 薄膜トランジスタ付き液晶表示素子の検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0792490A true JPH0792490A (ja) | 1995-04-07 |
Family
ID=16981239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23511293A Pending JPH0792490A (ja) | 1993-09-21 | 1993-09-21 | 薄膜トランジスタ付き液晶表示素子の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0792490A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8130187B2 (en) | 2000-07-19 | 2012-03-06 | Toshiba Matsushita Display Technology Co., Ltd. | OCB liquid crystal display with active matrix and supplemental capacitors and driving method for the same |
-
1993
- 1993-09-21 JP JP23511293A patent/JPH0792490A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8130187B2 (en) | 2000-07-19 | 2012-03-06 | Toshiba Matsushita Display Technology Co., Ltd. | OCB liquid crystal display with active matrix and supplemental capacitors and driving method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289174A (en) | Liquid crystal display device | |
| US7456647B2 (en) | Liquid crystal display panel and testing and manufacturing methods thereof | |
| EP0321073A2 (en) | Liquid crystal display device | |
| KR101090255B1 (ko) | 표시 장치용 표시판 및 표시 장치의 검사 방법 | |
| US6256076B1 (en) | Liquid crystal displays having switching elements and storage capacitors and a manufacturing method thereof | |
| US20110057679A1 (en) | Liquid crystal display device with data switching thin film transistor for inspection and inspection method thereof | |
| JPH11142888A (ja) | 液晶表示装置及びその検査方法 | |
| KR100225569B1 (ko) | 액티브 매트릭스 액정 패널의 결함을 검출하는 방법 | |
| KR101238337B1 (ko) | 어레이 기판 및 이를 갖는 액정표시장치 | |
| US5714770A (en) | Thin film transistor substrate for a liquid crystal display | |
| CN100354918C (zh) | 平面显示装置及平面显示装置的检验方法 | |
| JP4128677B2 (ja) | 液晶表示装置の検査方法 | |
| JP4515659B2 (ja) | 液晶表示パネル | |
| JPH0792490A (ja) | 薄膜トランジスタ付き液晶表示素子の検査方法 | |
| KR100646778B1 (ko) | 액정 표시장치 | |
| JPH11149092A (ja) | 液晶表示装置及びその検査方法 | |
| JPH04346318A (ja) | 液晶表示装置 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JP3428317B2 (ja) | 液晶パネルの検査方法 | |
| JP3302623B2 (ja) | アクティブマトリックス型液晶パネルの検査方法 | |
| JP3179319B2 (ja) | マトリクス型表示装置の欠陥検出方法 | |
| JP2002341379A (ja) | 液晶表示装置及びその製造方法 | |
| JP2002350896A (ja) | 液晶表示装置 | |
| JPH07109459B2 (ja) | アクティブマトリックスアレイ及び液晶表示装置 | |
| JPH01277820A (ja) | 薄膜トランジスタ |