JPH0792682B2

JPH0792682B2 - パルス周期制御装置

Info

Publication number: JPH0792682B2
Application number: JP3090413A
Authority: JP
Inventors: 宏田中
Original assignee: Shimadzu Corp
Current assignee: Shimadzu Corp
Priority date: 1991-04-22
Filing date: 1991-04-22
Publication date: 1995-10-09
Anticipated expiration: 2010-10-09
Also published as: JPH04321102A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、制御入力信号によって
パルス波出力の平均値をコントロールし、例えば液体ク
ロマトグラフ装置の温度調整等を図る装置に関する。

【０００２】

【従来の技術】制御入力信号によってパルス波出力の平
均値をコントロールするために、従来はパルス幅制御回
路を用いてきた。図６はこのパルス幅制御回路を示すブ
ロック図であり、図７は図６の各部の波形を示したもの
である。図６に示すごとく制御電圧Ｘと三角波である比
較基準電圧Ｒは比較器４１の入力端子に加えられ、比較
器４１の出力は、パルス切換回路４２に加えられる。こ
こで、比較器４１は制御電圧Ｘと比較基準電圧Ｒの比較
をし、その比較結果に応じてパルス切換回路４２の出力
を切り換える回路である。そして、制御電圧Ｘより比較
基準電圧Ｒの方が高ければ、パルス切換回路４２が
「０」のレベルのパルスを出力し、逆に比較基準電圧Ｒ
の方が低ければ「１」のレベルのパルスを出力するよう
構成されている。

【０００３】以上の回路によってパルス幅が制御できる
ことを示したのが図７の波形図である。図７の（ａ）に
おけるＲは、比較基準電圧の時間的変化を図示したもの
であり、また、Ｘ１、Ｘ２は各々制御電圧Ｘのレベルを
示している。尚、比較基準電圧Ｒの振幅は、制御電圧Ｘ
の変化する範囲より大きくなるよう設定されている。図
７の（ｂ）、図７の（ｃ）は出力パルスＹの時間的変化
を図示したものであり、Ｙ１は制御入力Ｘ１に対する出
力パルス波を、またＹ２は制御入力Ｘ２に対する出力パ
ルス波をそれぞれ示している。

【０００４】前述したように、制御電圧Ｘより比較基準
電圧Ｒの方が高くなると、出力パルスＹは「０」レベル
となる。そして図７の（ａ）において、制御電圧Ｘ１の
方が制御電圧Ｘ２より高いので、出力パルスＹ１のパル
ス幅の方が出力パルスＹ２のパルス幅より広くなる。ま
た、ここで、比較基準電圧Ｒの電圧変化が直線的であれ
ば、出力パルスＹのパルス幅は制御入力Ｘの電圧レベル
に比例するので、結局、図６の回路でパルス幅の制御が
出来ることになる。

【０００５】

【発明が解決しようとする課題】上記した従来のパルス
幅制御回路を用いて、例えば温度制御をする場合には、
次の問題点がある。まず、制御電圧Ｘの微弱な変化に対
応して精密に温度を制御するためには、出力パルスＹの
パルス幅をなるべく広く（従って比較基準電圧の周期を
なるべく長く）しなければならない。なぜなら、三角波
たる比較基準電圧の周期が短く、三角波の傾斜が急であ
ると、制御対象の応答速度が厳しくなり、従って、高分
解能の温度制御ができないからである。

【０００６】一方、比較基準電圧の周期を長くすると、
出力パルスＹのパルス幅や周期が長くなってしまい、制
御対象に大きな温度的ゆらぎが生じてしまうことにな
る。なぜなら、パルス幅の平均値はたとえ同じでも、パ
ルス幅やパルス周期が長いと、例えばＯＮ／ＯＦＦ制御
の時間間隔が長くなり、大きく温度を上げ、大きく温度
を下げることになるからである。

【０００７】以上説明したように、従来の回路では細か
な温度制御をし、かつ温度的ゆらぎの小さい制御するこ
とが不可能であった。この発明は、この問題点に着目し
てなされたものであって、出力パルス波のパルス幅をあ
る適当な値に固定し、その周波数のみ変化させ（すなわ
ちパルス波の平均値を変化させ）、温度等を円滑に制御
できる装置を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、このパルス周期制御装置は、図１に示すように、制
御入力を一方の入力端に受けて、他方の入力端に加えら
れる入力と加算する加算手段ａと、この加算手段ａの出
力を同期信号に同期して記憶する置数手段ｂと、この置
数手段ｂの出力を２値信号のデータ「１」と比較し、置
数手段ｂの出力の方が高ければ２値信号のデータ「１」
を出力信号として出力し、逆に、置数手段ｂの出力の方
が低ければ２値信号のデータ「０」を出力信号として出
力する比較手段ｃと、前記置数手段ｂの出力からこの比
較手段ｃの出力を減算し、その結果を前記加算手段ａの
他方の入力端に加える減算手段ｄとで構成されている。

【０００９】

【作用】以下の説明では全ての値は数値データであると
し、また、制御入力値「ｘ」は「０」から「１」の範囲
内のデータであるとする。初期状態で減算手段ｄの出力
は「０」であるから、制御入力値「ｘ」は、最初の同期
信号で、その値のまま置数手段ｂに記憶される。また、
出力値「ｙ」も初期状態で「０」であるから、この置数
手段ｂの出力はその値のまま減算手段ｄの出力となり、
加算手段ａに加わることになる。従って、加算手段ａ
は、制御入力値「ｘ」と減算手段ｄの出力「ｘ」を加算
し、その加算結果「２ｘ」が、次の同期信号で置数手段
ｂに記憶されることになる。以下同様に、同期信号に従
って上記の動作が繰り返されるので、ｎ番目の同期信号
によって置数手段ｂに記憶されるデータは「ｎｘ」とな
る。

【００１０】ところで、この置数手段ｂの出力データは
比較手段ｃでデータ「１」と逐一比較されており、置数
手段ｂの出力データが「１」以上であれば、比較手段ｃ
が出力パルスとして「１」を出力する。従って、例えば
ｎ番目の同期信号で、置数手段ｂの出力データ「ｎｘ」
が「１」以上になると、比較手段ｃの出力パルス「ｙ」
は「０」から「１」に変わる。そして比較手段ｃの出力
パルス「ｙ」の値が「１」となったことから、減算手段
ｄによって置数手段ｂの出力から「１」が減算され、
「ｎｘ−１」のデータが加算手段ａに加わることにな
る。そしてこのデータ「ｎｘ−１」は、加算手段ａによ
って制御入力値「ｘ」と加算されるので、ｎ＋１番目の
同期信号で、置数手段ｂには「（ｎ＋１）ｘ−１」のデ
ータが記憶される。そして、この値が「１」より小さい
と、（ｎ＋１）番目の同期信号で比較手段の出力パルス
「ｙ」は「０」になる。

【００１１】これ以降についても以上と同様の動作によ
って、制御入力値「ｘ」が置数手段ｂに積算されてゆ
く。そして、例えばｍ番目の同期信号で、置数手段の出
力「ｍｘ−１」が再び「１」以上となれば、前記と同様
の動作により同期信号の一周期の間、「１」のレベルの
パルスが出力される。以上のように本発明では、置数手
段ｂの出力を制御入力に比例して階段状に増加させ、置
数手段ｂの出力が「１」を越えるタイミングで同期信号
の一周期の間だけ出力パルスを「１」にしている。

【００１２】

【実施例】図２は本発明の一実施例を示すブロック図で
ある。図２に示すごとく制御入力「ｘ」と、出力パルス
「ｙ」と、レジスタ２の出力は、計算手段１に加えられ
ている。この計算手段１の出力はレジスタ２に加えら
れ、レジスタ２の出力は前記計算手段１と、比較器３に
加えられている。この比較器３のもう一方の入力端子に
は「１」のレベルの値が入力されており、比較器３の出
力信号はパルス切換器４に加えられている。

【００１３】ここで、比較器３は、レジスタ２の出力が
「１」以上であれば出力パルス切換器４の出力が「１」
となるよう動作するものであり、逆にレジスタ２の出力
が「１」未満であれば出力パルス切換器４の出力が
「０」となるよう動作するものである。また、レジスタ
２は同期信号に従って計算手段１の出力を記憶してゆく
ものである。

【００１４】尚、本実施例における計算手段１は、レジ
スタ２の出力と出力パルス「ｙ」の差を求める減算手段
と、その減算結果を制御入力「ｘ」に加える加算手段と
からなっている。また、この制御入力「ｘ」は「０」か
ら「１」の範囲内のデータである。図３は図２に例示し
たパルス周期制御装置の動作を説明するための波形図で
ある。図３の（ａ）は同期信号を示すもの、図３の
（ｂ）は制御入力「ｘ」が「０．３」のときのレジスタ
の出力値を図示したもの、図３の（ｃ）は制御入力
「ｘ」が「０．３」のときの出力パルス「ｙ」の波形を
示したものである。尚、図３の（ｄ）は図３の（ｃ）と
の比較のため、制御入力「ｘ」が「０．６」のときの出
力パルス「ｙ」の波形を示したものである。次に図
２、図３に従って本装置の動作を説明する。初期状態で
レジスタ２の出力と出力パルス「ｙ」の値は共に「０」
である。従って同期信号に同期して入力データ「０．
３」がレジスタ２に積算されてゆく。そのため、レジス
タ２の出力は、図３の（ｂ）に示すように階段状に増加
してゆき、４番目の同期信号で「１．２」となる。そし
て、この値は「１」以上であるので比較器３の出力が変
化し、従って出力パルス切換器４のスイッチが４_-2に切
り換わり、出力パルスが「１」となる。このため、５番
目の同期信号でレジスタ２に加わるデータは、レジスタ
２の出力「１．２」から出力パルスの値「１」を引いた
「０．２」に、制御入力「０．３」を加えたもの、すな
わち「０．５」である。そしてこのデータは「１」より
小さいので比較器３の出力が先程とは逆の変化し、出力
パルスは「１」から「０」に戻る。これ以降も以上と同
様の動作を繰り返すので、出力パルスの波形は図３の
（ｃ）のようになる。この波形から明らかなように、制
御入力「ｘ」が「０．３」の場合は、同期信号の１０区
間のうち３区間が「１」のレベルの値である。図３の
（ｄ）は参考のため制御入力「ｘ」が「０．６」の場合
の出力パルスの波形を示したものであり、同期信号の１
０区間のうち６区間が「１」のレベルである。図３の
（ｄ）を図３の（ｃ）と比べれば、パルス波の平均値が
制御入力「ｘ」に比例していることは明らかである。

【００１５】なお、「ｘ」が「０」の場合は、レジスタ
２の値が全て「０」となるので、出力パルスは常に
「０」になる。また、「ｘ」が「１」の場合は、レジス
タ２の値は、常に「１」となるので、出力パルスは常に
「１」となる。図４は、本発明をコンピュータソフトウ
ェアで実現した場合の一実施例を示すフローチャートで
ある。

【００１６】以下、本装置の動作をフローチャートに従
って説明する。変数Ｄの値は、制御入力ｘと加算され、
その結果が変数Ｄに改めて記憶される（ステップＳＴ
（以下ＳＴと略すことがある）１）。この変数Ｄの値は
「１」と比較され（ＳＴ２）、変数Ｄが「１」より小さ
ければ本装置から「０」を出力し（ＳＴ３）、変数Ｄが
「１」以上なら本装置から「１」を出力する（ＳＴ
４）。そして、「１」を出力した場合は変数Ｄから
「１」を減算して、その結果を新しい変数Ｄの値とする
（ＳＴ５）。そして、ステップＳＴ３とステップＳＴ５
はステップＳＴ６で合流し、適当な時間待ちをした後
（ＳＴ６），ステップＳＴ１に戻る。

【００１７】ここでＳＴ１が、加算手段と置数手段に対
応し、ＳＴ２とＳＴ３とＳＴ４が比較手段に対応する。
また、ＳＴ５は減算手段に対応し、ＳＴ６は同期信号に
対応する。尚、同期信号の周期は一定であるのが望まし
いので、例えば、クロック割り込みを利用してＳＴ６の
処理を実現し、ＳＴ１からＳＴ５の処理を、一定の周期
で実行できるようにすればよい。

【００１８】

【発明の効果】以上説明したように、本発明を用いれ
ば、例えば温度制御をする場合、精密で温度的ゆらぎの
少ない制御が、比較的簡単な構成で実現出来る。以下こ
の点を図５によって更に説明する。図５は入力制御信
号が「０．５」の場合の出力パルスを図示したものであ
り、図５の（ａ）は従来例のパルス幅制御回路の出力電
圧、図５の（ｂ）は本装置の出力電圧を示している。本
装置の出力電圧を従来例のパルス幅制御回路の出力電圧
と比べると、結局、本装置の出力電圧は、従来回路の出
力パルスの「１」の区間を時間軸上に分散させたことに
なる。このことから明らかなように、本装置では、パル
スの幅が同期信号によって制限されるので、図５の
（ａ）の波形で制御した場合のように、大きく温度が上
がり、大きく温度が下がるようなことがない。

【００１９】従って、装置の動作周波数も上げることな
く（精度を落とすことなく）、ゆらずきの少ない制御を
行うことができる。

【図面の簡単な説明】

【図１】クレーム対応図である。

【図２】本発明の一実施例を示すブロック図である。

【図３】図２に示す装置の動作を説明する波形図であ
る。

【図４】本発明をプログラムで実現する場合のフローチ
ャートである。

【図５】従来技術を示す回路ブロック図である。

【図６】図５の回路動作を説明する波形図である。

【図７】本発明の効果を説明するための波形図である。

【符号の説明】１計算手段２レジスタ３比較器４パルス切換器４_-1 パルス切換器の０を出力する接点４_-2 パルス切換器の１を出力する接点

Claims

【特許請求の範囲】

【請求項１】制御入力を一方の入力端に受けて、他方の
入力端に加えられる入力と加算する加算手段と、この加
算手段の出力を同期信号に同期して記憶する置数手段
と、この置数手段の出力を２値信号のデータ「１」と比
較し、置数手段の出力の方が高ければ２値信号のデータ
「１」を出力信号として出力し、逆に、置数手段の出力
の方が低ければ２値信号のデータ「０」を出力信号とし
て出力する比較手段と、前記置数手段の出力からこの比
較手段の出力を減算し、その結果を前記加算手段の他方
の入力端に加える減算手段とからなるパルス周期制御装
置。