JPH0793037B2 - 半導体記憶装置 - Google Patents

半導体記憶装置

Info

Publication number
JPH0793037B2
JPH0793037B2 JP29396488A JP29396488A JPH0793037B2 JP H0793037 B2 JPH0793037 B2 JP H0793037B2 JP 29396488 A JP29396488 A JP 29396488A JP 29396488 A JP29396488 A JP 29396488A JP H0793037 B2 JPH0793037 B2 JP H0793037B2
Authority
JP
Japan
Prior art keywords
data storage
memory
signal
storage area
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29396488A
Other languages
English (en)
Other versions
JPH02141999A (ja
Inventor
憲次 香田
泰宏 興梠
浩泰 牧原
毅 外山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP29396488A priority Critical patent/JPH0793037B2/ja
Priority to DE3919185A priority patent/DE3919185A1/de
Publication of JPH02141999A publication Critical patent/JPH02141999A/ja
Priority to US07/646,508 priority patent/US5058071A/en
Publication of JPH0793037B2 publication Critical patent/JPH0793037B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/88—Masking faults in memories by using spares or by reconfiguring with partially good memories

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体記憶装置に関し、特に不良部分を含む
場合の救済手段を備えた半導体記憶装置に関する。
［従来の技術］ 第10図は、従来のEPROM（Erasable and Programmable
Read Only Memory）の構成を示すブロック図であ
る。第10図に示すように、メモリセルアレイ100は、デ
ータ用メモリ領域１およびコード用メモリライン２を含
む。メモリセルアレイ100内には、第11図に示すよう
に、複数のワード線WLおよび複数のビット線BLが互いに
交差するように配置されており、それらの交点にメモリ
セルMCが設けられている。第10図において、メモリセル
アレイ100は、16個のメモリセルアレイブロックBKに分
割されている。Ｙゲート部３は、複数のメモリセルアレ
イブロックBKに対応して、複数のＹゲート30を含む。デ
ータ入出力部４は、複数のメモリセルアレイブロックBK
に対応して、複数のデータ入出力回路40を含む。
アドレス入力回路５には、外部からアドレス信号A0〜A1
6が与えられる。Ｘデコーダ６にはアドレス入力回路５
からＸアドレス信号が与えられ、Ｙデコーダ７にはアド
レス入力回路５からＹアドレス信号が与えられる。Ｘデ
コーダ６は、Ｘアドレス信号に応答して、メモリセルア
レイ100内の複数のワード線WLのうち１つを選択する。
Ｙデコーダ７は、Ｙアドレス信号に応答して、複数のメ
モリセルアレイブロックBK内のそれぞれ１つのビット線
BLを選択する。複数のＹゲート30は、それぞれ対応する
メモリセルアレイブロックBKにおいて選択されたビット
線BLを、対応するデータ入出力回路40に接続する。この
ようにして選択されたワード線WLおよびビット線BLの交
点に設けられたメモリセルMCが選択される。
データの読出時には、このようにして選択された16個の
メモリセルMCからＹゲート部３およびデータ入出力部４
を介してデータD0ないしD15が読出される。一方、デー
タの書込時には、データ入出力部４およびＹゲート部３
を介して、選択された16個のメモリセルMCにデータD0〜
D15が書込まれる。
なお、制御回路８は、外部から与えられる各種制御信号
▲▼，▲▼，▲▼等に応答して、各種タ
イミング信号を発生し、EPROMの各部分の動作を制御す
る。
メモリセルアレイ100内のメモリセルMCの各々は、第12
図に示されるメモリトランジスタからなる。メモリトラ
ンジスタは、Ｐ型半導体基板21上に形成されたN+層から
なるソース22およびドレイン23、フローティングゲート
24、およびコントロールゲート25からなる。
データの書込時には、コントロールゲート25に書込用電
源の電源電位VPPが印加される。書込用電源の電源電位V
PPは12.5Vに設定される。このとき、ソース22は0Vに設
定され、ドレイン23は約８ボルトに設定される。また、
データの読出時には、コントロールゲート25に電源電位
VCCが印加される。このとき、ソース22は0Vとなり、ド
レイン23は約1Vとなる。電源電位VCCは、通常約5Vに設
定される。
第13図は、メモリトランジスタのコントロールゲートの
ゲート電圧VGとドレイン電流IDとの関係を示す図であ
る。このメモリトランジスタにおいては、フローティン
グゲート24に電子が蓄積されているか否かによってデー
タ“0"またはデータ“1"が記憶される。すなわち、上記
書込動作によってフローティングゲート24に電子が蓄積
されると、このメモリトランジスタのしきい値電圧が高
くなる。これにより、コントロールゲート25に読出電圧
VRを印加した場合にソース22およびドレイン23間が非導
通状態となる。この状態は、メモリトランジスタにデー
タ“0"が記憶されていることを示す。逆に、消去動作に
よってフローティングゲート24から電子が引抜かれたと
きには、このメモリトランジスタのしきい値電圧は低く
なる。これにより、コントロールゲート25に読出電圧VR
を印加した場合にソース22およびドレイン23間が導通状
態となる。この状態は、メモリトランジスタにデータ
“1"が記憶されていることを示す。
第10図において、メモリセルアレイ100のコード用メモ
リライン２には、製造メーカーコードおよびデバイスコ
ードが記憶される。通常、これらの製造メーカーコード
およびデバイスコードは、EPROMにデータの書込を行な
うための書込装置において書込の設定条件を自動認識す
るために使用される。すなわち、製造メーカーごとおよ
びデバイスの種類ごとにデータの書込方式および書込電
圧が異なるので、製造メーカーコードおよびデバイスコ
ードを用いることにより書込装置において書込に必要な
設定を自動的に行なうことができる。
次に、コード用メモリライン２に記憶されている製造メ
ーカーコードおよびデバイスコードを読出す場合の動作
について説明する。アドレス信号A9を入力するためのア
ドレス入力端子に約12Vの高電圧が印加されると、高電
圧入力検出回路９が動作する。これにより、製造メーカ
ーコードおよびデバイスコードを記憶するコード用メモ
リライン２が選択されるとともに、Ｘデコーダ６が非選
択状態になる。その結果、コード用メモリライン２を構
成する複数のメモリセルに記憶された製造メーカーコー
ドまたはデバイスコードが、ビット線、Ｙゲート部３お
よびデータ入出力部４を介して外部に出力れさる。アド
レス信号A0が「Ｌ」レベルのときには、EPROMの製造メ
ーカーコードが出力され、アドレス信号A0が「Ｈ」レベ
ルのときには、そのEPROMのデバイスコードが出力され
る。
ところで、上記のような半導体記憶装置の製造工程中
に、メモリセルアレイに欠陥が生じることがある。この
欠陥による不良を救済し歩留りを向上するために、冗長
回路を備えた半導体記憶装置が近年増加している。しか
しながら、半導体記憶装置の大容量化が進みチップサイ
ズが大きくなるに従って、冗長回路を設けても歩留りの
向上にはある程度の限界があると考えられる。
そこで、不良のメモリセルが存在する場合に、その不良
部分を使用せずに記憶容量の小さなメモリとして用いる
ことが可能な半導体記憶装置が開発されている。このよ
うな半導体記憶装置は、たとえば、特開昭59−40392号
公報および特開昭58−501564号公報に記載されている。
特開昭59−40392号公報には、アドレスデータを“1"ま
たは“0"に固定してメモリの２分の１の領域のみを使用
することによって、不良のチップを救済することが記載
されている。また、特開昭58−501564号公報には、アド
レスコードを指定してメモリの２分の１の領域を使用す
ることにより不良のチップを救済することが記載されて
いる。
このような半導体記憶装置は、その一部に欠陥が存在す
る場合には、２分の１の記憶容量を有するメモリとして
使用することが可能となる。
［発明が解決しようとする課題］ しかし、上記の従来の半導体記憶装置に関しては、実際
には同一のウエハ上に、すべての記憶領域が使用可能な
チップと半分の記憶領域が使用可能なチップとが混在し
ている。これらのチップのパッケージングの際に、各チ
ップがすべての記憶領域が使用可能なチップであるか半
分の記憶領域のみが使用可能なチップであるかを判別し
てそれらを別々のパッケージにアセンブリすることは困
難であり、また、それを行なうことは効率が悪い。
また、すべての記憶領域が使用可能なチップと半分の記
憶領域のみが使用可能なチップとは同一の外観を有して
いるので、書込装置によりデータの書込を行なう際に、
各チップがすべての記憶領域が使用可能なチップである
か半分の記憶領域のみが使用可能なチップであるかを自
動的に認識することは不可能である。
この発明の目的は、半導体記憶装置の記憶領域の一部に
不良部分が存在する場合に、その半導体記憶装置を正規
の記憶容量よりも小さい記録容量の半導体記憶装置とし
て使用することを可能とし、かつその半導体記憶装置が
正規の記憶容量を有する半導体記憶装置として使用可能
であるか正規の記憶容量よりも小さい記憶容量を有する
半導体記憶装置として使用可能であるかを電気的に認識
することを可能とすることである。
［課題を解決するための手段］ この発明にかかる半導体記憶装置は、複数のメモリセル
からなるメモリセルアレイ、第１の選択手段、および第
２の選択手段を備える。メモリセルアレイは、第１のデ
ータ記憶領域、第２のデータ記憶領域、第１の識別コー
ド記憶領域、および第２の識別コード記憶領域を含む。
第１の識別コード記憶領域は、第１および第２のデータ
記憶領域の両方が正常であることを示す識別コードを記
憶する。第２の識別コード記憶領域は、第１および第２
のデータ記憶領域の一方が正常であることを示す識別コ
ードを記憶する。
第１の選択手段は、第１および第２のデータ記憶領域の
両方が正常であるときに、外部から与えられるアドレス
信号に応答して、第１または第２のデータ記憶領域内の
メモリセルを選択し、第１および第２のデータ記憶領域
のいずれか一方が正常であるときに、外部から与えられ
るアドレス信号に応答して、第１および第２のデータ記
憶領域のうち正常なデータ記憶領域内のメモリセルを選
択する。
第２の選択手段は、第１および第２のデータ記憶領域の
両方が正常であるときに、第１の識別コード記憶領域を
選択し、第１および第２のデータ記憶領域のいずれか一
方が正常であるときに、第２の識別コード記憶領域を選
択する。
［作用］ この発明にかかる半導体記憶装置においては、メモリセ
ルアレイの第１および第２のデータ記憶領域のいずれに
も不良部分が存在しない場合には、メモリセルアレイの
第１および第２のデータ記憶領域の両方が使用可能とな
る。また、メモリセルアレイの第１および第２のデータ
記憶領域のいずれか一方に不良部分が存在する場合に
は、不良部分が存在しないデータ記憶領域のみが使用可
能となる。すなわち、この半導体記憶装置は、メモリセ
ルアレイに不良部分が存在しない場合には正規の記憶容
量を有する半導体記憶装置として使用することができ、
メモリセルアレイに不良部分が存在する場合には正規の
記憶容量よりも小さい記憶容量を有する半導体記憶装置
として使用することができる。
また、この発明の半導体記憶装置が正規の記憶容量を有
する半導体記憶装置として使用可能な場合には、第１の
識別コード記憶領域から識別コードが読出され、この半
導体記憶装置が正規の記憶容量よりも小さい記憶容量を
有する半導体記憶装置として使用可能な場合には、第２
の識別コード記憶領域から識別コードが読出される。し
たがって、この半導体記憶装置が正規の記憶容量を有す
る半導体記憶装置として使用可能であるかまたは正規の
記憶容量よりも小さい記憶容量を有する半導体記憶装置
として使用可能であるかを、電気的に認識することがで
きる。
［実施例］ 以下、この発明の一実施例を図面を用いて詳細に説明す
る。
第１図は、この発明の一実施例によるEPROMの構成を示
すブロック図である。第１図に示すように、このEPROM
は、メモリセルアレイ100、Ｙゲート部３、データ入出
力部４、アドレス入力回路５、Ｘデコーダ６、Ｙデコー
ド７および制御回路８および高電圧入力検出回路９に加
えて、最上位アドレス入力回路5a、最上位アドレス切換
回路10およびメモリライン切換回路11を備える。メモリ
セルアレイ100内には、第11図に示すように、複数のワ
ード線WLおよび複数のビット線BLが互いに交差するよう
に配置されており、それらの交点にメモリセルMCが設け
られている。メモリセルMCの各々は、第12図に示したメ
モリトランジスタからなる。メモリセルアレイ100は、
第10図のEPROMと同様に、16個のメモリセルアレイブロ
ックBKを含む。Ｙゲート部３は、複数のメモリセルアレ
イブロックBKに対応して、複数のＹゲート30を含む。デ
ータ入出力部４は、複数のメモリセルアレイブロックBK
に対応して、複数のデータ入出力回路40を含む。制御回
路８には、外部から各種制御信号▲▼，▲▼，
▲▼が与えられる。
メモリセルアレイ100は、第１のデータ用メモリ領域1
a、第２のデータ用メモリ領域1b、2Mコード用メモリラ
イン2aおよび1Mコード用メモリライン2bを含む。最上位
のアドレス信号A16が“1"（「Ｈ」レベル）のときに
は、Ｘデコーダ６により第１のデータ用メモリ領域1aが
選択され、最上位のアドレス信号A16が“0"（「Ｌ」レ
ベル）のときには、Ｘデコーダ６により第２のデータ用
メモリ領域1bが選択される。2Mコード用メモリライン2a
および1Mコード用メモリライン2bの各々には、製造メー
カーコードおよびデバイスコードが記憶される。2Mコー
ド用メモリライン2aには、第１および第２のデータ用メ
モリ領域1a,1bが両方とも正常である場合に、このEPROM
が2MビットEPROMとして使用されることを示すデバイス
コードが記憶される。また、1Mコード用メモリライン2b
には、第１および第２のデータ用メモリ領域1a,1bのい
ずれか一方に不良部分が存在する場合に、このEPROMが1
MビットEPROMとして使用されることを示すデバイスコー
ドが記憶される。
第１図のEPROMの通常の読出動作および書込動作は、第1
0図のEPROMと同様である。ここでは、第１図はEPROMに
特有な動作について説明する。
第１および第２のデータ用メモリ領域1aおよび1bのいず
れにも欠陥が存在しない場合には、最上位アドレス切換
回路10が2Mモードに設定される。この場合、このEPROM
は2MビットEPROMとして使用される。アドレス信号A9を
入力するためのアドレス入力端子に約12Vの高電圧が印
加されると、高電圧入力検出回路９が動作する。それに
より、メモリライン切換回路11により2Mコード用メモリ
ライン2aが選択されるとともに、Ｘデコーダ６が非選択
状態になる。アドレス信号A0が「Ｌ」レベルのときに
は、2Mコード用メモリライン2aに記憶された製造メーカ
ーコードがＹゲート部３およびデータ入出力部４を介し
て外部に出力される。アドレス信号A0が「Ｈ」レベルの
ときには、2Mコード用メモリライン2aに記憶されたデバ
イスコードがＹゲート部３およびデータ入出力部４を介
して外部に出力される。そのデバイスコードによりEPRO
Mが2MビットEPROMとして使用可能であることを確認する
ことができる。
次に、第１のデータ用メモリ領域1aに欠陥が存在せず、
第２のデータ用メモリ領域1bに欠陥が存在すると仮定す
る。すなわち、このEPROMは、通常の読出動作および書
込動作において最上位のアドレス信号A16が“1"のとき
に良品になると仮定する。この場合、最上位アドレス切
換回路10が、1Mモードに仮定される。これにより、この
EPROMは1MビットEPROMとして使用される。最上位アドレ
ス入力回路5aは、最上位アドレス切換回路10の出力に応
答して、入力される最上位のアドレス信号A16を無効に
し、Ｘデコーダ６に与えるアドレス信号を“1"に固定す
る。また、メモリライン切換回路11は、最上位アドレス
切換回路10の出力に応答して、2Mコード用メモリライン
2aを選択可能な状態から1Mコード用メモリライン2bを選
択可能な状態に切換えられる。
ここで、アドレス信号A9を入力するためのアドレス入力
端子に約12Vの高電圧が印加されると、高電圧入力検出
回路９が動作する。これにより、メモリライン切換回路
11が1Mコード用メモリライン2bを選択するとともに、Ｘ
デコーダ６が非選択状態になる。その結果、1Mコード用
メモリライン2bに記憶された製造メーカーコードまたは
デバイスコードが、Ｙゲート部３およびデータ入出力部
４を介して外部に出力される。このデバイスコードによ
って、このEPROMが1MビットEPROMとして使用可能である
ことを認識することができる。この場合には、Ｘデコー
ダ６に与えられる最上位のアドレス信号が、外部から与
えられるアドレス信号A16によらず内部で固定されてい
るので、Ｘデコーダ６は第１のデータ用メモリ領域1aし
か選択することができず、欠陥が存在する第２のデータ
用メモリ領域1bを選択することはできない。したがっ
て、このEPROMは、1Mビットの記憶容量を有するEPROMと
して動作可能になる。
逆に、第１のデータ用メモリ領域1aに欠陥が存在する場
合には、最上位アドレス入力回路5aからＸデコーダ６に
与えられる最上位のアドレス信号が“0"に固定される。
そのため、Ｘデコーダ６は第２のデータ用メモリ領域1b
のみを選択することができる。その他の動作は、第２の
データ用メモリ領域1bに欠陥が存在する場合の動作と同
様である。
第２図は、最上位アドレス切換回路10、高電圧入力検出
回路９、メモリライン切換回路11および最上位アドレス
入力回路5aの構成を示す回路図である。
最上位アドレス切換回路10は、第１の信号発生回路10a
および第２の信号発生回路10bからなる。第１の信号発
生回路10aは、インバータG1,G2、ＰチャネルMOSトラン
ジスタQ1、キャパシタC1,C3およびヒューズａを含む。
第２の信号発生回路10bは、インバータG3,G4、Ｐチャネ
ルMOSトランジスタQ2、キャパシタC2,C4およびヒューズ
ｂを含む。ヒューズａおよびｂはポリシリコン等により
形成される。ヒューズａが切断されていないときには、
インバータG2から出力される第１の信号Ａは「Ｌ」レベ
ルとなり、ヒューズａがレーザトリミング装置等により
切断されると、インバータG2から出力される第１の信号
Ａは「Ｈ」レベルとなる。また、同様に、ヒューズｂが
切断されていないときは、インバータG4から出力される
第２の信号Ｂは「Ｌ」レベルとなり、ヒューズｂが切断
されると、インバータG4から出力される第２の信号Ｂは
「Ｈ」レベルとなる。
また、高電圧入力検出回路９は、バッファG5およびイン
バータG6,G7を含む。入力端子9aに通常の「Ｈ」レベル
または「Ｌ」レベルのアドレス信号A9が与えられたとき
には、インバータG7の出力は「Ｌ」レベルとなる。入力
端子9aに12Vの高電圧が印加されると、インバータG7の
出力は「Ｈ」レベルとなる。
メモリライン切換回路11は、インバータG8,G10,G12およ
びNANDゲートG9,G11を含む。ノードN1には高電圧入力検
出回路９の出力が与えられ、ノードN2には最上位アドレ
ス切換回路10からの第２の信号Ｂが与えられる。
電圧入力検出回路９の入力端子9aに12Vの高電圧が与え
られると、ノードN1から「Ｈ」レベルの制御信号Xdisが
出力される。Ｘデコーダ６（第１図）は、「Ｈ」レベル
の制御信号Xdisに応答して非活性状態となる。最上位ア
ドレス切換回路10から出力される第２の信号Ｂが「Ｌ」
レベルのときには、第４図に示すように、メモリライン
切換回路11は2Mデバイス識別モードとなる。この場合、
インバータG10から出力される切換信号SS1は「Ｌ」レベ
ルとなり、インバータG12から出力される切換信号SS2は
「Ｈ」レベルとなる。その結果、第１図に示される2Mコ
ード用メモリライン2aが選択される。逆に、最上位アド
レス切換回路10から出力される第２の信号Ｂが「Ｈ」レ
ベルであると、メモリライン切換回路11は1Mデバイス識
別モードになる。この場合、切換信号SS1が「Ｈ」レベ
ルとなり、切換信号SS2が「Ｌ」レベルとなる。その結
果、第１図に示される1Mコード用メモリライン2bが選択
される。
一方、高電圧入力検出回路９の入力端子9aに通常の
「Ｈ」レベルまたは「Ｌ」レベルのアドレス信号A9が与
えられると、、ノードN1からは「Ｌ」レベルの制御信号
Xdisが出力される。これにより、Ｘデコーダ６が活性状
態となる。この場合、第４図に示すように、第２の信号
Ｂのレベルにかかわらず、切換信号SS1およびSS2は
「Ｌ」レベルとなる。そのため、第１図に示される2Mコ
ード用メモリライン2aおよび1Mコード用メモリライン2b
のいずれもが選択されない。
最上位アドレス入力回路5aは、NORゲートG13,G14,G18、
インバータG15,G16およびNANDゲートG17を含む。NORゲ
ートG13の一方の入力端子には制御回路８からチップイ
ネーブル信号▲▼が与えられ、他方の入力端子には
最上位のアドレス信号A16が与えられる。また、ノードN
3には最上位アドレス切換回路10から第１の信号Ａが与
えられ、ノードN4には最上位アドレス切換回路10から第
２の信号Ｂが与えられる。第３図に示すように、第２の
信号Ｂが「Ｌ」レベルのときには、最上位アドレス入力
回路5aは2Mモードに設定される。チップイネーブル信号
▲▼および第１の信号Ａが「Ｌ」レベルの状態で、
最上位のアドレス信号A16が「Ｌ」レベルになると、NAN
DゲートG17から出力されるアドレス信号a16が「Ｌ」レ
ベルとなり、NORゲートG18から出力されるアドレス信号
▲▼は「Ｈ」レベルとなる。これにより、第２の
データ用メモリ領域1bが選択される。また、チップイネ
ーブル信号▲▼が「Ｌ」レベルの状態で最上位のア
ドレス信号a16が「Ｈ」レベルになると、アドレス信号a
16が「Ｈ」レベルとなり、アドレス信号▲▼が
「Ｌ」レベルとなる。これにより、第１のデータ用メモ
リ領域1aが選択される。
一方、第２の信号Ｂが「Ｈ」レベルであるときには、最
上位アドレス入力回路5aは1Mモードに設定される。第１
の信号Ａが「Ｌ」レベルのときには、最上位のアドレス
信号A16およびチップイネーブル信号▲▼のレベル
にかかわらず、アドレス信号a16が「Ｌ」レベルとな
り、アドレス信号▲▼が「Ｈ」レベルとなる。こ
れにより、外部から与えられる最上位のアドレス信号A1
6のレベルにかかわらず、第２のデータ用メモリ領域1b
が選択される。逆に、第１の信号Ａが「Ｈ」レベルであ
るときには、最上位のアドレス信号A16およびチップイ
ネーブル信号▲▼のレベルにかかわらず、アドレス
信号a16が「Ｈ」レベルとなり、アドレス信号▲
▼が「Ｌ」レベルとなる。これにより、外部から与えら
れる最上位のアドレス信号A16のレベルにかかわらず、
第１のデータ用メモリ領域1aが選択される。
第３図に示すように、最上位アドレス切換回路10内のヒ
ューズｂが接続状態であるときには、最上位アドレス入
力回路5aが2Mモードに設定される。この場合には、EPRO
Mは2MビットEPROMとして使用可能となり、アドレス信号
A0〜A16に応答して、第１のデータ用メモリ領域1aまた
は第２のデータ用メモリ領域1b内のメモリセルが選択さ
れる。また、最上位アドレス切換回路10内のヒューズｂ
が切断されているときには、最上位アドレス入力回路5a
が1Mモードに設定される。この場合には、このEPROMは1
MビットEPROMとして使用可能となる。ヒューズａが接続
状態のときには、第２のデータ用メモリ領域1bが使用さ
れ、ヒューズａが切断されているときには、第１のデー
タ用メモリ領域1aが使用される。
このように、この実施例のEPROMは、メモリセルアレイ
内に欠陥が存在する場合には、ヒューズの切断により1M
ビットのEPROMとして完全な動作をすることができる。
また、2Mコード用メモリライン2aまたは1Mコード用メモ
リライン2bからデバイスコードを読出すことにより、そ
のEPROMが2MビットEPROMとして使用可能であるかまたは
1MビットEPROMとして使用可能であるかを電気的に判別
することができる。
第５図は、最上位アドレス切換回路10の他の例を示す回
路図である。第５図には、第１の信号Ａを発生するため
の第１の信号発生回路10aが示される。第２の信号Ｂを
発生するための第２の信号発生回路10bの構成も全く同
様である。
第５図に示される信号発生回路は、インバータG21,G2
2、ＰチャネルMOSトランジスタQ5、キャパシタC5,C6お
よびヒューズａに加えて、UPROM（Unerasable PROM）T
1、およびＰチャネルMOSトランジスタQ3,Q4を含む。
第６図に、UPROMの断面図を示す。このUPROMは、Ｐ型半
導体基板31上に形成されたN+層からなるソース32および
ドレイン33、フローティングゲート34、コントロールゲ
ート35およびAl層36を含む。すなわち、このUPROMは、E
PROMのメモリセルがAl層により覆われた構造を有する。
したがって、外部から紫外線が照射されても、その紫外
線がフローティングゲート34まで到達しない。そのた
め、第７図に示すように、UPROMにおいては、１度デー
タの書込を行なった後に、そのデータを消去することは
できない。
UPROMに関しては、たとえば、1985 IEEE Internation
al Solid−State Circuits Conference,DIGEST OF
TECHNICAL PAPERSの164頁〜165頁および333頁〜335
頁に記載されている。
第５図に示される信号発生回路においては、第８図に示
すように、通常の使用時には、制御信号Ｃが0Vに設定さ
れ、制御信号Ｄが電源電位VCC（5V）に設定される。UPR
OMT1が消去状態でありかつヒューズａが接続状態である
ときには、第１の信号Ａは「Ｌ」レベルとなる。また、
UPROMT1が書込状態であるかまたはヒューズａが切断状
態であるときには、第１の信号Ａが「Ｈ」レベルとな
る。すなわち、UPROMT1にデータの書込を行なうかまた
はヒューズａを切断することにより、第１の信号Ａが
「Ｈ」レベルとなる。なお、UPROMT1にデータを書込む
場合には、制御信号Ｃおよび制御信号Ｄが高電圧VPP（1
2.5V）に設定される。
第９図は、第１図のEPROMが装着されたパッケージのピ
ン配置を示す図である。第９図には、2MビットEPROMお
よび1MビットEPROMとして使用することが可能な40ピン
タイプの半導体記憶装置が示されている。第９図に示す
ように、この半導体記憶装置が1MビットEPROMとして使
用される場合には、38番目の端子はN.C（NO CONNECTIO
N）端子となり、2MビットEPROMとして使用される場合に
は、最上位のアドレス信号A16を入力するための端子と
なる。この半導体記憶装置は、2MビットEPROMとしては
不良であっても、最上位のアドレス信号A16が“1"また
は“0"のときに動作可能であるならば、1MビットEPROM
として機能することになる。この場合、38番目の端子は
N.C端子として機能し、外部から与えられる最上位のア
ドレス信号A16は無効となり、内部でアドレス信号が
“1"または“0"に固定される。
なお、最上位アドレス切換回路10におけるヒューズa,b
またはUPROMT1に代えてその他の電気ヒューズなどを用
いることも可能である。
また、上記実施例においては、この発明がEPROMに適用
される場合について説明されているが、この発明はEEPR
OM（Electrically Erasable and Programmable Rea
d Only Memory）その他の半導体記憶装置にも適用さ
れ得る。
［発明の効果］ 以上のようにこの発明によれば、半導体記憶装置の記憶
領域に不良部分がある場合に、その半導体記憶装置を正
規の記憶容量よりも小さい記憶容量を有する半導体記憶
装置として使用することができ、かつその半導体記憶装
置が正規の記憶容量を有する半導体記憶装置として使用
可能であるかまたは正規の記憶容量よりも小さい記憶容
量を有する半導体記憶装置として使用可能であるかを電
気的に認識することができる。したがって、半導体記憶
装置の歩留りの向上および原価の低減を図ることができ
る。
【図面の簡単な説明】
第１図はこの発明の一実施例によるEPROMの構成を示す
ブロック図である。第２図は同実施例のEPROMの主要部
の構成を示す回路図である。第３図は最上位アドレス切
換回路の動作を説明するための図である。第４図は第２
図の回路の動作を説明するための図である。第５図は最
上位アドレス切換回路の他の構成を示す回路図である。
第６図はUPROMの断面図である。第７図はUPROMにおける
ゲート電圧とドレイン電流の関係を示す図である。第８
図は第５図の最上位アドレス切換回路の動作を説明する
ための図である。第９図は第１図のEPROMのピン配置を
示す図である。第10図は従来のEPROMの構成を示すブロ
ック図である。第11図は第１図および第10図のEPROMに
含まれるメモリセルアレイの構成を示す回路図である。
第12図はメモリセルアレイを構成するメモリトランジス
タの断面図である。第13図は第12図のメモリトランジス
タにおけるゲート電圧とドレイン電流との関係を示す図
である。 図において、100はメモリセルアレイ、1aは第１のデー
タ用メモリ領域、1bは第２のデータ用メモリ領域、2aは
2Mコード用メモリライン、2bは1Mコード用メモリライ
ン、３はＹゲート部、４はデータ入出力部、５はアドレ
ス入力回路、６はＸデコーダ、７はＹデコーダ、８は制
御回路、5aは最上位アドレス入力回路、９は高電圧入力
検出回路、10は最上位アドレス切換回路、11はメモリラ
イン切換回路である。 なお、各図中、同一符号は同一または相当部分を示す。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 外山 毅 兵庫県伊丹市瑞原４丁目１番地 三菱電機 株式会社北伊丹製作所内 (56)参考文献 特開 昭59−40392（ＪＰ，Ａ) 特開 昭61−111556（ＪＰ，Ａ) 特開 昭57−69582（ＪＰ，Ａ)

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】複数のメモリセルからなり、第１のデータ
    記憶領域と、第２のデータ記憶領域と、前記第１および
    第２のデータ記憶領域の両方が正常であることを示す識
    別コードを記憶するための第１の識別コード記憶領域
    と、前記第１および第２のデータ記憶領域の一方が正常
    であることを示す識別コードを記憶するための第２の識
    別コード記憶領域とを含むメモリセルアレイ、 前記第１および第２のデータ記憶領域の両方が正常であ
    る場合に、外部から与えられるアドレス信号に応答し
    て、前記第１または第２のデータ記憶領域内のメモリセ
    ルを選択し、前記第１および第２のデータ記憶領域のい
    ずれか一方が正常である場合に、外部から与えられるア
    ドレス信号に応答して、前記第１および第２のデータ記
    憶領域のうち正常なデータ記憶領域内のメモリセルを選
    択する第１の選択手段、および 前記第１および第２のデータ記憶領域の両方が正常であ
    る場合に、前記第１の識別コード記憶領域を選択し、前
    記第１および第２のデータ記憶領域のいずれか一方が正
    常である場合に、前記第２の識別コード記憶領域を選択
    する第２の選択手段を備えた、半導体記憶装置。
  2. 【請求項２】複数のメモリセルからなり、第１のデータ
    記憶領域と、第２のデータ記憶領域と、前記第１および
    第２のデータ記憶領域の両方が使用可能であることを示
    す識別コードを記憶するための第１の識別コード記憶領
    域と、前記第１および第２のデータ記憶領域の一方が使
    用可能であることを示す識別コードを記憶するための第
    ２の識別コード記憶領域とを含むメモリセルアレイ、 前記第１および第２のデータ記憶領域の両方が使用可能
    であることを示す第１の信号を出力する第１の状態およ
    び前記第１および第２のデータ記憶領域内のいずれか一
    方が使用可能であることを示す第２の信号を出力する第
    ２の状態のいずれか一方の状態に設定される第１の信号
    発生手段、 前記第１のデータ記憶領域が使用可能であることを示す
    第３の信号を出力する第３の状態および前記第２のデー
    タ記憶領域が使用可能であることを示す第４の信号を出
    力する第４の状態のいずれか一方の状態に設定される第
    ２の信号発生手段、 前記第１の信号発生手段の出力信号および前記第２の信
    号発生手段の出力信号に基づいて、外部から与えられる
    アドレス信号に応答して前記第１または第２のデータ記
    憶領域内のメモリセルを選択する第１のメモリセル選択
    動作、外部から与えられるアドレス信号の状態にかかわ
    らず前記第１のデータ記憶領域内のメモリセルを選択す
    る第２のメモリセル選択動作、および外部から与えられ
    るアドレス信号の状態にかかわらず前記第２のデータ記
    憶領域内のメモリセルを選択する第３のメモリセル選択
    動作のうち一つの選択動作を行なう第１の選択手段、お
    よび 前記第１の信号発生手段の出力信号に基づいて、前記第
    １の識別コード記憶領域を選択する第１の識別コード選
    択動作および前記第２の識別コード記憶領域を選択する
    第２の識別コード選択動作のうち一方の識別コード選択
    動作を行なう第２の選択手段を備える、半導体記憶装
    置。
JP29396488A 1988-11-21 1988-11-21 半導体記憶装置 Expired - Fee Related JPH0793037B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP29396488A JPH0793037B2 (ja) 1988-11-21 1988-11-21 半導体記憶装置
DE3919185A DE3919185A1 (de) 1988-11-21 1989-06-12 Halbleiterspeichereinrichtung mit einer einrichtung zum reparieren der speichereinrichtung im hinblick auf moegliche defekte speicherabschnitte
US07/646,508 US5058071A (en) 1988-11-21 1991-01-24 Semiconductor memory device having means for repairing the memory device with respect to possible defective memory portions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29396488A JPH0793037B2 (ja) 1988-11-21 1988-11-21 半導体記憶装置

Publications (2)

Publication Number Publication Date
JPH02141999A JPH02141999A (ja) 1990-05-31
JPH0793037B2 true JPH0793037B2 (ja) 1995-10-09

Family

ID=17801471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29396488A Expired - Fee Related JPH0793037B2 (ja) 1988-11-21 1988-11-21 半導体記憶装置

Country Status (3)

Country Link
US (1) US5058071A (ja)
JP (1) JPH0793037B2 (ja)
DE (1) DE3919185A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287223A (ja) * 2006-04-14 2007-11-01 Phison Electronics Corp フラッシュメモリー及びその使用方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208775A (en) * 1990-09-07 1993-05-04 Samsung Electronics Co., Ltd. Dual-port memory device
US5471431A (en) * 1993-04-22 1995-11-28 Sgs-Thomson Microelectronics, Inc. Structure to recover a portion of a partially functional embedded memory
JPH07122099A (ja) * 1993-10-29 1995-05-12 Nec Corp 半導体メモリ
EP0670548A1 (en) * 1994-02-28 1995-09-06 STMicroelectronics, Inc. Method and structure for recovering smaller density memories from larger density memories
JP3553138B2 (ja) * 1994-07-14 2004-08-11 株式会社ルネサステクノロジ 半導体記憶装置
US5559742A (en) * 1995-02-23 1996-09-24 Micron Technology, Inc. Flash memory having transistor redundancy
EP0829086B1 (en) * 1995-05-31 2001-10-24 Macronix International Co., Ltd. Technique for reconfiguring a high density memory
JP3059076B2 (ja) * 1995-06-19 2000-07-04 シャープ株式会社 不揮発性半導体記憶装置
US6008538A (en) 1996-10-08 1999-12-28 Micron Technology, Inc. Method and apparatus providing redundancy for fabricating highly reliable memory modules
US5991194A (en) * 1997-10-24 1999-11-23 Jigour; Robin J. Method and apparatus for providing accessible device information in digital memory devices
US7032039B2 (en) * 2002-10-30 2006-04-18 Atmel Corporation Method for identification of SPI compatible serial memory devices
KR100688518B1 (ko) * 2005-01-12 2007-03-02 삼성전자주식회사 개별 칩들의 디바이스 정보를 직접 판독할 수 있는시그너처 식별 장치를 갖는 멀티 칩 패키지
US7053470B1 (en) * 2005-02-19 2006-05-30 Azul Systems, Inc. Multi-chip package having repairable embedded memories on a system chip with an EEPROM chip storing repair information

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3715735A (en) * 1970-12-14 1973-02-06 Monolithic Memories Inc Segmentized memory module and method of making same
JPS5769582A (en) * 1980-10-15 1982-04-28 Mitsubishi Electric Corp Memory element
US4451903A (en) * 1981-09-14 1984-05-29 Seeq Technology, Inc. Method and device for encoding product and programming information in semiconductors
US4408305A (en) * 1981-09-28 1983-10-04 Motorola, Inc. Memory with permanent array division capability
US4422161A (en) * 1981-10-08 1983-12-20 Rca Corporation Memory array with redundant elements
JPS57193066A (en) * 1982-03-31 1982-11-27 Hitachi Ltd Eprom device
JPS5940392A (ja) * 1982-08-30 1984-03-06 Toshiba Corp 半導体メモリ
JPS59121699A (ja) * 1982-12-28 1984-07-13 Toshiba Corp 冗長性回路変更装置
US4566102A (en) * 1983-04-18 1986-01-21 International Business Machines Corporation Parallel-shift error reconfiguration
US4584681A (en) * 1983-09-02 1986-04-22 International Business Machines Corporation Memory correction scheme using spare arrays
GB2154032B (en) * 1984-02-08 1988-04-20 Inmos Ltd A repairable memory array
US4653050A (en) * 1984-12-03 1987-03-24 Trw Inc. Fault-tolerant memory system
US4819205A (en) * 1985-03-25 1989-04-04 Motorola, Inc. Memory system having memory elements independently defined as being on-line or off-line
US4752871A (en) * 1985-09-30 1988-06-21 Motorola, Inc. Single-chip microcomputer having a program register for controlling two EEPROM arrays
JPS61111556A (ja) * 1985-11-08 1986-05-29 Nec Corp 半導体装置の検査方法
US4757474A (en) * 1986-01-28 1988-07-12 Fujitsu Limited Semiconductor memory device having redundancy circuit portion
JPS62291799A (ja) * 1986-06-11 1987-12-18 Fujitsu Ltd 半導体記憶装置
JP2577724B2 (ja) * 1986-07-31 1997-02-05 三菱電機株式会社 半導体記憶装置
JPS63266697A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 内容呼び出しメモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287223A (ja) * 2006-04-14 2007-11-01 Phison Electronics Corp フラッシュメモリー及びその使用方法

Also Published As

Publication number Publication date
DE3919185A1 (de) 1990-05-23
DE3919185C2 (ja) 1991-04-04
JPH02141999A (ja) 1990-05-31
US5058071A (en) 1991-10-15

Similar Documents

Publication Publication Date Title
JP3119810B2 (ja) 列冗長可能な不揮発性半導体メモリの消去検証回路
JP2777083B2 (ja) 半導体メモリ装置の冗長プログラム方法及び回路
US6956769B2 (en) Semiconductor memory device with a flexible redundancy scheme
EP0549193A2 (en) Nonvolatile semiconductor memory device with redundancy
JP5106151B2 (ja) 積層型スタックｎａｎｄメモリ及び半導体装置
US5485424A (en) Semiconductor memory and redundant-address writing method
JPH0793037B2 (ja) 半導体記憶装置
US5847995A (en) Nonvolatile semiconductor memory device having a plurality of blocks provided on a plurality of electrically isolated wells
JPH0620493A (ja) 半導体記憶装置
EP0472209B1 (en) Semiconductor memory device having redundant circuit
JP2741824B2 (ja) 半導体記憶装置
US6498756B2 (en) Semiconductor memory device having row repair circuitry
US5787043A (en) Semiconductor memory device having a redundancy capability
US4937790A (en) Semiconductor memory device
US4870618A (en) Semiconductor memory equipped with test circuit for testing data holding characteristic during data programming period
KR0140350B1 (ko) 반도체 기억 장치
US6377486B1 (en) Block architecture option circuit for nonvolatile semiconductor memory devices
EP0383452B1 (en) Semiconductor memory device having means for replacing defective memory cells
US20050007843A1 (en) Redundancy circuit in semiconductor memory device having a multiblock structure
JP3280915B2 (ja) 不揮発性半導体記憶装置
JP3450621B2 (ja) 記憶装置及び読み出し方法
TWI896958B (zh) 半導體記憶裝置
JP2765862B2 (ja) 半導体メモリ装置
JPH07254298A (ja) 半導体記憶装置
JP2980038B2 (ja) 半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees