JPH0793263B2 - 半導体単結晶層の製造方法 - Google Patents

半導体単結晶層の製造方法

Info

Publication number
JPH0793263B2
JPH0793263B2 JP62098733A JP9873387A JPH0793263B2 JP H0793263 B2 JPH0793263 B2 JP H0793263B2 JP 62098733 A JP62098733 A JP 62098733A JP 9873387 A JP9873387 A JP 9873387A JP H0793263 B2 JPH0793263 B2 JP H0793263B2
Authority
JP
Japan
Prior art keywords
scanning
electron beam
thin film
single crystal
crystal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62098733A
Other languages
English (en)
Other versions
JPS63265421A (ja
Inventor
雅人 剣持
知泰 井上
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP62098733A priority Critical patent/JPH0793263B2/ja
Publication of JPS63265421A publication Critical patent/JPS63265421A/ja
Publication of JPH0793263B2 publication Critical patent/JPH0793263B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、絶縁基板上に半導体単結晶層を製造する方法
に係わり、特に電子ビームアニール法を利用した半導体
単結晶層の製造方法に関する。
(従来の技術) 近年、絶縁膜上にシリコン単結晶層を形成する、所謂SO
I(Silicon On Insulator)技術の開発が盛んに行われ
ている。また、このSOI技術を利用して、高速動作素子
や積層構造素子(3次元IC)を作成することが検討され
ている。SOI技術では、シリコン等の単結晶基板上にシ
リコン酸化膜やシリコン窒化膜等の絶縁膜を介して多結
晶若しくは非晶質のシリコン薄膜を堆積する。そして、
このシリコン薄膜を電子ビームやレーザビーム等のエネ
ルギービームを用いて溶融・再結晶化(ビームアニー
ル)させ、シリコン単結晶層を成長させている。
電子ビームアニール法を利用した再結晶化工程につい
て、第11図を参照して簡単に説明する。再結晶化すべき
領域Aを電子ビームの走査によりアニールするのである
が、まず電子ビームをの位置でX方向に走査し、次い
で電子ビームをY方向にビーム幅相当分だけ移動しこの
位置でビームをX方向に走査する。さらに、ビームを
Y方向にビーム幅相当分だけ移動し、同様にこの位置
でビームをX方向に走査する。これを繰返すことによっ
て、アニールすべき領域Aの全面が溶融・再結晶化され
ることになる。
しかしながら、この種の方法にあっては、次のような問
題があった。即ち、電子ビームを走査してしシリコン膜
を再結晶化する際に、通常一定の走査速度で電子ビーム
を走査するため、ビーム走査の初めと終わりでは加熱効
果の違いに起因する試料表面温度の不均一性が生じる。
つまり、電子ビームの走査回数が増える程、余熱効果の
影響によってアニール温度が高くなり、ビームの照射初
期領域と照射後期領域とでは第12図に示す如く温度分布
が異なったものとなる。このため、対象試料表面の全面
均一アニールが不可能となり、大面積で且つ良質なシリ
コン結晶層を成長させることは困難であった。また、上
記余熱効果による影響で、ビーム照射初期においてはビ
ーム強度が溶融に不十分となるにも拘らず、照射後期に
おいては溶融過多となる虞れもあった。
(発明が解決しようとする問題点) このように従来、電子ビームを用いて半導体薄膜を単結
晶化する際には、ビーム走査初期領域と走査後期領域と
で余熱効果の違いに起因する試料表面のアニール温度の
不均一性の問題があり、これが大面積で良質の半導体単
結晶層の成長を妨げる大きな要因となっていた。
本発明は上記事情を考慮してなされたもので、その目的
とするところは、試料表面のアニール温度の均一化をは
かることができ、絶縁性基板上に結晶特性が良質且つ均
一で大面積の半導体単結晶層を製造することのできる半
導体単結晶層の製造方法を提供することにある。
[発明の構成] (問題点を解決するための手段) 本発明の骨子は、試料上に照射する電子ビームの走査方
法を改良し、ビーム照射領域の全域を均一に溶融・再結
晶化することにある。
即ち本発明は、絶縁性基板上に形成された多結晶若しく
は非晶質の半導体薄膜に、電子ビームを照射し、この電
子ビームの照射方向に対して直交する方向に前記電子ビ
ームの走査位置を所定の間隔移動して照射を行ない半導
体薄膜全域を溶融・再結晶化する半導体単結晶層の製造
方法において、前記照射された電子ビームの各走査位置
におけるアニール温度が一定となるように、前記電子ビ
ームの照射方向の速度は走査位置に依らず一定とし、前
記電子ビームのn+1回目の走査位置をn回目の走査に
よる余熱領域外で走査が行なわれるように選択するもの
である。
(作用) 本発明によれば、電子ビームのn+1回目の走査位置は
n回目の走査による余熱領域外で行なわれるように選択
することによって、余熱温度の影響を小さくすることが
できる。つまり、試料表面上のアニール時の温度分布が
位置によらず均一となるよう、再結晶化温度での温度分
布の動的変化を制御しながら再結晶化させることが可能
となる。
ビーム走査位置(走査順序)を選択する手段の一例とし
ては、ビームの照射位置に注目し余熱効果の影響を受け
ない程遠く離れた走査位置毎にビーム走査を行い、離れ
た領域毎に再結晶化する。つまり、ビーム走査を少なく
とも1本の走査線間隔を保ちながら行うようにすればよ
い。これにより、第n番目の照射位置においては第n−
1番目の照射による余熱効果を著しく低減することが可
能である。また、ビーム走査速度を可変する手段の一例
としては、ビーム走査初期領域よりも走査後期領域の方
で走査速度が速くなるようにすればよい。
(実施例) 以下、本発明の詳細を図示の実施例によって説明する。
第1図は本発明の一実施例方法に使用した電子ビームア
ニール装置を示す概略構成図である。図中10は電子銃で
あり、この電子銃10から放射された電子ビームはレンズ
11により集束されて試料12上に照射される。レンズ11の
下側にはビームをX方向に走査するX偏向コイル13、ビ
ームをY方向に偏向するY偏向コイル14、試料12の表面
温度を測定する温度センサ15、さらにビームをY方向に
高速偏向するための偏向板(図示せず)等が設置されて
いる。
温度センサ15の検出信号は計算機16に送出されている。
計算機16からは、ビームの走査順序及び各走査位置毎の
走査速度等の情報がバッファメモリ17に与えられ、この
メモリに一時記憶されている。バッファメモリ17はビー
ム走査時におけるデータの転送時間の遅れをなくすもの
であり、その記憶情報はX偏向ドライバ18及びY偏向ド
ライバ19に与えられる。そして、X偏向コイル13及びY
偏向コイル14により電子ビームが試料12上で走査される
ものとなっている。
次に、上記装置を用いた半導体単結晶層の製造方法につ
いて説明する。
試料としては、第2図に示す如く絶縁性基板上に多結晶
シリコン薄膜を形成したものを用いた。即ち、単結晶Si
基板21上に絶縁膜22としてSiO2膜を形成し、この絶縁膜
22の一部にシードとなる開口部23を形成する。その後、
全面に多結晶Si薄膜24を堆積し、さらにこの上に保護膜
25としてSiO2膜を形成する。そして、この試料を保護膜
25の上から電子ビーム26を照射走査することにより、多
結晶Si薄膜24の溶融・再結晶化を行う。
第3図はアニールすべき領域及びビーム走査位置を示す
模式図である。アニール領域Aは20本のビーム走査によ
りアニールされるものとし、X方向のビーム走査位置を
Y方向に沿って,,〜,とする。
ビームの走査順序及び走査速度を第5図に示す。この例
では、走査速度vは一定(V0=100mm/s)とし、走査位
置を1本おきにした。電子ビームの加速電圧は100KV、
ビーム電流は4mAでビームを走査方向と直交する方向に
高速偏向し疑似線状化したビームを用いた。この走査に
より、余熱効果が著しく減少し、第4図に示す如く表面
温度の均一性が向上した。また、再結晶化層の均一性は
向上し、表面の凹凸が0.1μm以下の平坦性を持つよう
になった。
また、第6図に示す如く、2本或いはそれ以上の間隔を
おいてビームを走査した場合、より有効に余熱効果を低
減することができた。さらに、走査位置をデータとして
蓄えておくことが可能なことにより、第7図に示す如く
走査開始時と、走査終了時でのビーム走査位置の間隔を
1本から3本おきに不規則に変えることにより、余熱効
果を考慮した再結晶化を行うことができた。
本発明者等の実験によれば、試料基板温度600℃,電子
ビームの加速電圧10KV,エミッション電流4mA,走査線を1
mmピッチで20本、走査位置は第7図に示す順序で走査し
たところ、8mm×20mmの均一な単結晶層を得ることがで
きた。この実験からも、走査位置の走査順序を決めるこ
との重要性及びその有用性が明白である。
また、走査線1本毎にブランキングを行い、ブランキン
グの時間間隔を走査線毎に決めて、再結晶化する実験も
行った。ブランキングは、走査電極に電圧をかけること
によりビームを試料からはずすことにより行っている。
また、走査順序は従来方法と同様とし、走査速度を可変
にする方法もある。本発明者等の実験によれば、第8図
に示す如く走査速度を30〜100mm/sの範囲でV1からV20
での速度が徐々に変化するようにさせたところ、均一な
大面積単結晶化層が得られた。これは、余熱効果の影響
が大となる走査後期時の方向を走査初期時よりもビーム
走査速度を速くしてビームエネルギーを小さくすること
により、走査初期時及び走査後期時におけるアニール温
度の均一化をはかることができたからである。
また、走査位置と走査順序及び走査速度を同時に変化さ
せてもよい。第9図に示す如く各走査線の間隔は少なく
とも1本の間隔を持ち、走査速度も30〜100mm/sの範囲
で変化させ、且つ適宜ブランキングを行った。電子ビー
ムは加速電圧10KV,ビーム電流4mAで、高速偏向により疑
似線状化したビームを用いた。試料基板温度は600℃に
加熱して実験を行った。この方法により表面の均一な単
結晶化層が得られ、表面凹凸は500Å以下の平坦性を得
た。また、これにより移動度も400cm2/vs以下となり、
従来に比べて格段に優れた単結晶化層を得ることができ
た。
かくして本実施例方法によれば、走査速度及び走査順序
等を適宜選択することにより、余熱効果の影響を著しく
小さくすることができ、均一な溶融・再結晶化を行うこ
とができる。従って、絶縁膜上に大面積且つ良質な再結
晶化層を得ることが可能となり、3次元ICや積層構造素
子の実現に極めて有効である。また、電子ビームアニー
ル装置自体は従来のものをそのまま用いることができる
ので、比較的簡易に実現することが可能である。
なお、本発明は上述した実施例方法に限定されるもので
はない。例えば、前記疑似線状ビームの代りには、スポ
ット(点状)ビーム或いは線状のビームを用いてもよ
い。また、半導体薄膜は多結晶シリコンに限るものでは
なく、非晶質シリコンを用いることもできる。さらに、
シリコンの代りにゲルマニウム,ガリウム・砒素,イン
ジウム・リン等の半導体を用いることも可能である。
また、実施例では余熱効果の低減をはかっているが、こ
れとは逆に余熱効果を積極的に用いることも可能であ
る。この場合、比較的速い走査速度で照射領域のうち第
10図に示す如くm本(2≦m)の走査線上を照射し基板
温度を上げて均一にした後、再度異なる走査線上も含め
てビーム照射し直すことも、走査速度及び走査順序を可
変とすることにより可能なことである。また、ビームの
走査順序及び走査速度は予め定めておく必要はなく、試
料表面の温度を検出する温度センサの検出信号に基づい
て、アニール温度が一定となるように自動制御するよう
にしてもよい。
また、デバイス作成のため、意識的に温度分布を変化さ
せ、特定位置においては周囲の温度よりも高温な領域、
または低温な領域を作ることも、走査速度と走査位置を
可変とすることにより可能となるものである。さらに、
単結晶以外に非晶質シリコン層、大粒径多結晶シリコン
層等の結晶性の異なる領域を作成する場合にも適用可能
である。その他、本発明の要旨を逸脱しない範囲で、種
々変形して実施することができる。
[発明の効果] 以上詳述したように本発明によれば、電子ビームの走査
位置或いは走査速度を任意に可変制御することにより、
試料の表面のアニール温度分布の均一化をはかることが
でき、絶縁性基板上に形成する半導体単結晶層の結晶特
性の向上及び大面積化をはかることができる。
【図面の簡単な説明】
第1図乃至第9図は本発明の一実施例方法を説明するた
めのもので第1図は同実施例方法に使用した電子ビーム
アニール装置を示す概略構成図、第2図はアニールする
試料の概略構造を示す断面図、第3図はアニール領域と
ビーム走査位置との関係を示す模式図、第4図は走査位
置に対するアニール温度分布を示す特性図、第5図乃至
第9図はそれぞれビーム走査順序及び各走査位置に対す
るビーム走査速度を示す模式図、第10図は変形例を説明
するためのものでビーム走査順序及び各走査位置に対す
るビーム走査速度を示す模式図、第11図及び第12図は従
来の問題点を説明するためのもので、第11図はアニール
領域とビーム走査位置との関係を示す模式図、第12図は
走査位置に対するアニール温度分布を示す特性図であ
る。 10……電子銃、11……集束レンズ、12……試料、13……
X偏向コイル、14……Y偏向コイル、15……温度セン
サ、16……計算機、17……バッファメモリ、18……X偏
向ドライバ、19……Y偏向ドライバ、21……Si基板、22
……絶縁膜、23……開口、24……多結晶Si膜、25……保
護膜、26……電子ビーム。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上に絶縁膜を形成し、該絶縁膜
    の一部にシードとなる開孔部を形成し、その後多結晶若
    しくは非晶質の半導体薄膜を堆積し、該半導体薄膜に、
    電子ビームを電磁偏向系によって走査しながら照射し、
    この電子ビームの照射方向に対して直交する方向に前記
    電子ビームの走査位置を所定の間隔移動して半導体薄膜
    全域を電子ビーム走査し、半導体薄膜を溶融・再結晶化
    するようにした半導体単結晶層の製造方法において、前
    記電子ビームの照射方向の速度は走査位置に依らず一定
    とし、前記電子ビームのn+1回目の走査はn回目の走
    査による余熱領域外の走査位置を走査し、前記n回目の
    走査の隣の走査位置はn回目の走査による余熱効果がな
    くなった後に走査するようにして半導体薄膜全領域を電
    子ビーム走査するようにしたことを特徴とする半導体単
    結晶層の製造方法。
  2. 【請求項2】前記電子ビームの照射による半導体薄膜の
    再結晶時に、1回の再結晶時において、1走査終了毎に
    ブランキング走査を行うことを特徴とする特許請求の範
    囲第1項記載の半導体単結晶層の製造方法。
JP62098733A 1987-04-23 1987-04-23 半導体単結晶層の製造方法 Expired - Lifetime JPH0793263B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62098733A JPH0793263B2 (ja) 1987-04-23 1987-04-23 半導体単結晶層の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62098733A JPH0793263B2 (ja) 1987-04-23 1987-04-23 半導体単結晶層の製造方法

Publications (2)

Publication Number Publication Date
JPS63265421A JPS63265421A (ja) 1988-11-01
JPH0793263B2 true JPH0793263B2 (ja) 1995-10-09

Family

ID=14227712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62098733A Expired - Lifetime JPH0793263B2 (ja) 1987-04-23 1987-04-23 半導体単結晶層の製造方法

Country Status (1)

Country Link
JP (1) JPH0793263B2 (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745920A (en) * 1980-09-02 1982-03-16 Fujitsu Ltd Forming method for semiconductor single crystal by energy beam emission
JPS584257A (ja) * 1981-06-30 1983-01-11 Toshiba Corp 走査型電子ビ−ムアニ−ル装置
JPS60152020A (ja) * 1984-01-19 1985-08-10 Fujitsu Ltd アニ−ル方法

Also Published As

Publication number Publication date
JPS63265421A (ja) 1988-11-01

Similar Documents

Publication Publication Date Title
US6635932B2 (en) Thin film crystal growth by laser annealing
KR100348342B1 (ko) 레이저 어닐링 방법 및 장치
JP3535241B2 (ja) 半導体デバイス及びその作製方法
JP5068171B2 (ja) 結晶方位制御ポリシリコン膜を生成するためのシステム及び方法
CN102232239A (zh) 用于薄膜结晶的系统和方法
JPH07249592A (ja) 半導体デバイスのレーザー処理方法
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP3346214B2 (ja) 結晶性半導体膜の製造方法、およびアニール装置および薄膜トランジスタの製造方法および液晶表示装置用アクティブマトリクス基板
JP2603418B2 (ja) 多結晶半導体薄膜の製造方法
JPH09129573A (ja) レーザーアニール方法およびレーザーアニール装置
JP2507464B2 (ja) 半導体装置の製造方法
JPH0793263B2 (ja) 半導体単結晶層の製造方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP2526378B2 (ja) 半導体単結晶層の製造方法
JP2002083768A (ja) 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP2653033B2 (ja) 半導体単結晶層の製造方法
JPH0136970B2 (ja)
US7879700B2 (en) Crystallization apparatus and method of amorphous silicon
JP2003100652A (ja) 線状パルスレーザー光照射装置及び照射方法
WO2020158424A1 (ja) レーザアニール方法、レーザアニール装置、および結晶化シリコン膜基板
JPH07118446B2 (ja) 半導体単結晶層の製造方法
JP2002083769A (ja) 半導体薄膜及び半導体薄膜の製造方法
JPH0779081B2 (ja) 半導体単結晶層の製造方法
JPH10163109A (ja) 光ビームアニーリング法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term