JPH0793295A - 非線形関数を近似する方法およびシステム - Google Patents

Abstract

(57)【要約】 【目的】 非線形関数を近似演算するシステムを提供す
ること。 【構成】 この近似値演算システム（１０）には、第１
および第２倍数発生回路（１２）、（１４）とが設けら
れ、第１の数と第２の数とを、２の整数べき数の内、３
つまでのべき数で掛算する、第１および第２関数発生回
路（１６）、（１８）は、これら第１および第２倍数発
生回路（１２）、（１４）によって発生させた倍数を組
合せることによって、第１および第２近似値発生回路
（２０）、（２２）は、第１および第２関数発生回路
（１６）、（１８）の出力をシフトすることによって、
この非線形関数の第１および第２近似値を発生する。近
似値選択回路（２４）は、第１および第２近似値発生回
路（２０）、（２２）で発生した適切な近似値を出力す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、概してデータ処理シス
テムの分野に関するもので、特に、非線形関数の近似方
法およびシステム（装置）に関するものである。

【０００２】

【従来の技術】最近の電子システムの多くにおける動作
では、非線形関数の反復演算が要求されている。例え
ば、多くのシステムでは、多次元ベクトルの比較が必要
とされている。これらのシステムにおいては、測定した
ベクトルと記憶したベクトルとの間のユークリッド距離
を演算することによって、これらベクトル量の比較が実
行される。例えば、音声認識システムの多くでは、この
ような方法でベクトル量を比較することによって作動し
ている。

【０００３】ベクトル量を比較する従来の方法では、以
下の方程式に従ってこれらベクトル間のユークリッド距
離を決定している：

【数１】 従って、ベクトル

【外１】 との距離は、ｎ個の平方の和の平方根であり、ここでｎ
は、ベクトル

【外２】 の次元である。ベクトル間の距離がゼロの場合に、測定
したベクトルは記憶したベクトルに一致する。

【０００４】ディジタル信号処理において、一般に、こ
の距離は、上記方程式（１）を以下のように変形して演
算される：

【数２】 根号の下側の最初の２項は、２つのベクトル

【外３】 の正規化された大きさを表わす。ベクトル

【外４】 の成分が正確に８ビットである場合に、平方した成分は
正確に１６ビットとなる。従って、これらベクトル

【外５】 の正規化された値、即ち、これら平方した成分の総和
は、２５６成分ベクトルに対して、正確に、２４ビット
程度のものとなる。このユークリッド距離は、以下のよ
うに演算される。即ち、ベクトル

【外６】 の各成分に、ベクトル

【外７】 の対応の成分を掛算し、累積器でこれら掛算結果を加算
し、次に、累積した総和の２倍したものを、これらベク
トルの大きさの総和から引算することによって演算され
る。この演算には、掛算器において反復した掛算が要求
される。即ち、少なくとも８ビット×８ビットの掛算が
要求される。これは遅い処理となり、これらベクトル
が、一致しているものと考えられるように近接した場合
に、これらベクトル間の演算した距離が、２ビットまた
は３ビット数値のオーダーとなる。しかし乍ら、この距
離を演算するためには、これら掛算の総和を、例えば２
４ビットの平方した成分の総和と同様な精度（正確さ）
で演算する必要がある。２つの類似したベクトル間の距
離を演算するためには、演算結果の精度と一致しない精
度で大規模な掛算器が必要となる。実際上、これを実現
すると、スローな実行となると共に、極めて大きな電力
が必要となる。

【０００５】この結果、正確な関数のより近い近似値を
迅速に演算すると共に、集積半導体中の小領域中に実現
可能な、非線形関数の近似方法および近似システムが要
望されていた。

【０００６】

【課題を解決するための手段】本発明の非線形関数を近
似する方法およびシステム（装置）によれば、従来のこ
の種の方法およびシステムに付随する問題点および欠点
を実質的に除去または軽減することができる。

【０００７】特に、本発明によれば、２つの変数の非線
形関数の正確な値を近似する方法およびシステムを提供
することができる。第１変数に対する第１量（以下“第
１数”とも称す）を、２の整数べき数の内の３個までの
数で掛算して、この第１量に対する限られた数の倍数を
生成する。また、第２変数に対する第２量（第２数とも
称す）を、２の整数べき数の内の３個までの数で掛算し
て、この第２量に対する限られた数の倍数を生成する。
これら第１および第２量の第１および第２非線形関数
を、これら第１および第２量に対して発生させた倍数を
組合せることによって生成する。これら第１および第２
関数を移相器で移相して、第１および第２近似値を生成
する。これら第１および第２変数に対する適切な近似値
がこのシステムより出力される。

【０００８】本発明の重要な技術的な利点としては、加
算器、減算器、掛算器、および移相器を利用して非線形
関数を近似させることである。これら小型で高速の回路
素子（コンポーネント）を用いることによって、非線形
関数の演算速度を向上させると共に、この演算を実行す
る半導体領域での消費を減少させることができる。更
に、小型の、３または４ビットの加算器および減算器を
利用することによって、多くの最新の電子システムにお
いて、十分に高精度で近似値が得られる。

【０００９】

【実施例】図１には、本発明の技術的思想に基づいて構
成され、非線形関数を近似するためのシステム１０が図
示されている。このシステム１０には、第１倍数発生回
路１２と、第２倍数発生回路１４とが設けられている。
この第１倍数発生回路１２は、入力ｍを受信するように
接続される。第１倍数発生回路１２によって、限られた
数量の、ｍの２倍の整数べき数（整数巾の数）を発生す
る。第２倍数発生回路１４によって、限られた数量の、
ｎの２倍の整数べき数を発生する。第１関数発生回路１
６を、これら第１および第２倍数発生回路１２および１
６の入力に接続する。この第１関数発生回路１６によっ
て、ｍおよびｎの予じめ決められた関数を発生する。第
２関数発生回路１８を、第１および第２倍数発生回路１
２、１４の出力に接続する。この第２関数発生回路１８
によって、予じめ決められた、ｍとｎとの関数を発生す
る。第１近似値発生回路２０を第１関数発生回路１６の
出力に接続する。第２近似値発生回路２２を第２関数発
生回路１８の出力に接続する。近似値選択回路２４を第
１関数発生回路２０の出力および、第２関数発生回路２
２の出力に接続する。

【００１０】動作において、このシステム１０によっ
て、非線形関数を、区分的線形近似式に従って、近似す
る。第１倍数発生回路１２に、例えば、移相器の組合せ
たものを設け、これによって限られた数の、ｍの倍数を
発生する。この第２倍数発生回路１２の出力には、例え
ば、ｍ、２ｍ、４ｍが得られる。また、第２倍数発生回
路１４には、例えば、移相器の第２の組合せが設けら
れ、これによって、限られた数の、ｎの倍数が発生され
る。この第２倍数発生回路１４の出力には、例えば、
ｎ、２ｎ、４ｎが得られる。

【００１１】第１関数発生回路１６には、例えば、加算
器および減算器の組合せが設けられ、これによって、上
記第１および第２倍数発生回路１２、１４で発生させた
ｍおよびｎの倍数から第１関数が発生される。この第１
関数発生回路１６の出力には、例えば、８ｍ＋ｎが得ら
れる。第２関数発生回路１８には、加算器および減算器
の第２組合せが設けられ、これによって、上記第１およ
び第２倍数発生回路１２、１４で発生させたｍおよびｎ
の倍数から第２関数が発生される。この第２関数発生回
路１８の出力には、例えば、８ｍ＋４−ｍが得られる。

【００１２】第１近似値発生回路２０には、例えば、移
相器が設けられ、これによって、第１関数発生回路１６
の出力を３ビット右側へシフトして、この第１関数発生
回路１６の出力を８で割算する。この第１近似値発生回
路２０の出力には、例えば、ｍ＋ｎ／８が得られる。第
２近似値発生回路２２には、例えば、移相器が設けら
れ、これによって、第２関数発生回路１８の出力を３ビ
ット右側へシフトして、この第２関数発生回路１８の出
力を８で割算する。この発生器２２の出力には、例え
ば、ｍ＋ｎ／２−ｍ／８が得られる。

【００１３】近似値選択回路２４には、例えば、マルチ
プレックサおよびマルチプレックサコントロール回路が
設けられている。この近似値選択回路２４の出力には、
例えば、第１および第２近似値発生回路２０、２２の出
力の大きい方の出力が得られる。あるいは、近似値選択
回路２４の出力には、ｎとｍとの比率が予じめ決められ
たブレークポイントより小さい場合に、第１近似値発生
回路２０の出力が得られ、ｎとｍとの比率が、このブレ
ークポイントより大きい場合に、第２近似値発生回路２
２の出力が得られる。

【００１４】図２には、本発明の技術的思想によって構
成され、非線形関数を近似するための回路が図示されて
いる。この回路には、第１および第２倍数発生回路３
２、３４が設けられている。この第１倍数発生回路３２
は、量（“数”とも称す）ｍを受信するように接続され
ている。また、第２倍数発生回路３４は、量（“数”と
も称す）ｎを受信するように接続されている。第１、第
２、第３関数発生回路３６、３８、４０を、この第１倍
数発生回路３２の出力と、第２倍数発生回路３４の出力
とに接続する。第１近似値発生回路４２を第１関数発生
回路３６に接続する。第２近似値発生回路４４を第２関
数発生回路３８に接続する。第３近似値発生回路４６を
第３関数発生回路４０に接続する。近似値選択回路４８
を、これら第１、第２、第３近似値発生回路４２、４
４、４６に接続する。

【００１５】動作において、第１倍数発生回路３２に
は、例えば、限られた数の移相器が設けられる。この第
１倍数発生回路３２の移相器によって、量ｍを、２の、
種々の整数べき数で掛算する。この第２倍数発生回路３
４には、例えば、限られた数の移相器が設けられてい
る。この第２倍数発生回路３４の移相器によって、量ｎ
を、２の種々の整数べき数で掛算する。

【００１６】第１関数発生回路３６には、例えば、加算
器と減算器との組合せが設けられており、これによっ
て、これら第１および第２倍数発生回路３２、３４で発
生させたｍおよびｎの倍数から第１関数を発生する。こ
の第１関数発生回路３６の出力には、例えば、関数８ｍ
＋４ｎ−ｍが得られる。第２関数発生回路３８には、例
えば、加算器と減算器の組合せが設けられており、これ
らによって、第１および第２倍数発生回路３２と３４と
で発生させたｍとｎとの倍数から第２関数を発生する。
この第２関数発生器３８の出力には、例えば、関数８ｍ
＋ｎ−ｍが得られる。第３関数発生回路４０には、例え
ば、減算器と加算器との組合せが設けられ、これらによ
って、第１および第２倍数発生器３２、３４で発生した
ｍとｎとの倍数から第３関数を発生する。この第３関数
発生回路４０の出力には、例えば、関数３２ｍ＋２０ｎ
−７ｍが得られる。

【００１７】第１近似値発生回路４２には、例えば、移
相器が設けられ、これによって第１関数発生器３６の出
力を３ビットだけ右側へシフトして、この第１関数発生
回路３６の出力を８で割算する。第２関数発生回路４４
には、例えば、移相器が設けられ、これによって、第２
関数発生回路３８の出力を３ビットだけ右側へシフトし
て、この第２関数発生回路３８の出力を８で割算する。
第３近似値発生回路４６には、例えば、移相器が設けら
れ、これによって、第３関数発生回路４０の出力を５ビ
ット右側へシフトして、この第３関数発生回路４０の出
力を３２で割算する。

【００１８】近似値選択回路４８には、例えば、マルチ
プレックサおよびマルチプレックサコントロール回路が
設けられている。この近似値選択回路４８は、入力ｍお
よびｎに対する適切な近似値を出力する。一実施例にお
いては、この近似値選択回路４８は、第１、第２、第３
近似値発生回路４２、４４、４６の出力の内、大きな値
を出力する。あるいは、近似値選択回路４８は、入力ｍ
とｎとの比率と、第１および第２の予じめ決められたブ
レークポイントとの比較結果に基いて適切な近似値を出
力する。入力ｍに対するｎの比率が予じめ決められた第
１のブレークポイントより小さい場合には、近似値選択
回路４８は、第１近似値発生回路４２の出力値を出力す
る。また、この比率が、予じめ決められた第１のブレー
クポイントより大きく、且つ、予じめ決められた第２の
ブレークポイントより小さい場合には、近似値選択回路
４８は、第２近似値発生回路４４の出力値を出力する。
またこの比率が第２のブレークポイントより大きい場合
には、近似値選択回路４８は、第３近似値発生回路４６
の出力値を出力する。この近似値選択回路４８の第３実
施例を、図３を参照し乍ら説明する。

【００１９】図３は、近似値を表わすグラフであり、こ
の近似値を、本発明の技術思想による、非線形関数を近
似する第２システムで利用できる。図３において、領域
Ａ、ＢおよびＣの３つの領域を有する非線形関数５０が
図示されている。図３のｘ成分は、ｎ／ｍの比率を表わ
す。図３のｙ成分は、非線形関数５０の値およびｘに対
する対応の値を表わす。第２近似値成分５４は、第２近
似値発生回路４４の出力に対応する。第３近似値成分５
６は、第３近似値発生回路４６に対応する。本例におい
て、近似値選択回路４８は、ｎ／ｍの比率が領域Ａ内に
存在する場合には、この第１近似値成分５２を出力す
る。また、ｎ／ｍの比率が領域Ｂ内に存在する場合に
は、近似値選択回路４８は、第２近似値成分５４を出力
する。ｎ／ｍの比率が領域Ｃ内に存在する場合には、近
似値選択回路４８は、第３近似値成分５６を出力する。

【００２０】図４は、本発明の技術思想によって構成さ
れ、２つのベクトル

【外８】 との間のユークリッド距離を近似する回路６０を図示す
る。この回路６０にはメモリ回路６２が設けられ、この
メモリ回路６２によって、個々の成分が受信されると共
にストアされ、これら成分によってベクトル

【外９】 とを形成する。プリプロセッサ回路６４によって、これ
らベクトル

【外１０】 の対応する成分を読出し、これら成分間の差を演算し、
これら差の値をメモリ６２中にストアする。ルートロジ
ック６６はメモリ６２に接続されており、これらストア
した差の値の２つを読出し、一方を回路６０を通過さ
せ、ストアした差の値の他方あるいは他の１つを次に通
過させる。

【００２１】このルートロジック６６の２つの出力ｘお
よびｙを、減算器６８および第１、第２マルチプレック
サ７０、７２に供給する。この減算器６８のキャリービ
ットをこれらマルチプレックサ７０−７２にも供給す
る。これらマルチプレックサは、減算器６８と組合わし
て、ルートロジック６６の出力を以下のように分類す
る。即ち、マルチプレックサ７２の出力ｍが、ｘおよび
ｙの最大値であると共に、マルチプレックサ７０の出力
ｎがｘとｙの最小値であるように分類する。

【００２２】これら最大値ｍと最小値ｎとの関数を、予
じめ決められたブレークポイントと比較する。この関数
には比率が包含されている。一実施例によれば、マルチ
プレックサ７２の出力ｍをシフタ７４に供給して、この
シフタ７４によって、量ｍを２ビット右側へシフトする
と共に、このｍを４で割る。移相器７４の出力ｍ／４お
よびマルチプレックサ７０の出力を減算器７６に供給し
て、この減算器７６によって、ｎ／ｍの比率を１／４と
効果的に比較する。この場合、実際上、ｎをｍで割らず
に、以下に説明する新規な技術を駆使して比較する。

【００２３】マルチプレックサ７０の出力ｎを移相器７
８に供給し、ここでは、量ｎを３ビット右側へ、ユーク
リッド距離の２つの近似値の最初の近似値を演算する時
に利用されるようにシフトする。移相器７８の出力とマ
ルチプレックサ７２の出力ｍとを加算器８０に供給す
る。この加算器８０の出力は、ｍとｎとの関数を有する
ユークリッド距離の第１の近似値である。また、減算器
７６の出力を、ユークリッド距離の２つの近似値の第２
の近似値を演算する場合にも利用して、この出力を１ビ
ット右側へ、移相器８２内でシフトする。移相器８２の
出力およびマルチプレックサ７２の出力ｍを加算器８４
に供給する。この加算器８４の出力は、ｎとｍとの関数
を有するユークリッド距離の第２の近似値である。

【００２４】加算器８４と８０との出力、即ち、この回
路６０を通って演算されたユークリッド距離の２つの近
似式をマルチプレックサ８６に供給する。減算器７６の
キャリービットを供給して、マルチプレックサ８６を制
御し、ｎ／ｍの比率が１／４より大きいかどうかに基い
て、ユークリッド距離の２つの近似値の内の適当な値を
出力する。マルチプレックサ８６の出力をアキュムレー
タ（累積器）８８に加えると共に、この値を追加の入力
としてルートロジック６６に帰還する。

【００２５】この回路６０を通過するもう１つのものに
おいて、ルートロジック６６によって、アキュムレータ
８８の最新の値およびメモリ回路６２にストアされた差
の値をｘおよびｙの値として通過させる。このメモリ回
路６２にストアされた差の値のすべてがルートロジック
６６を一旦、通過すると、本発明のシステムによって発
生させたベクトル

【外１１】 との間のユークリッド距離の近似値をアキュムレータ８
８にストアする。動作において、この回路６０は、上述
の方程式（０）の区分的線形近似値を演算する。簡単の
ために、距離演算式を、以下のように表わす。即ち、

【数３】 ここで、ａ、ｂ、ｃ、ｄは対応するベクトル量間の距離
である。ａ^２＋ｂ^２の平方根に等しい量ｑを式（３）に
代入することによって、この距離式は以下のようにな
る：

【数４】 同様に、ｑ^２＋Ｃ^２の平方根に等しい量ｒを式（４）に
代入することによって、この距離式（４）は以下のよう
に変形される：

【数５】 また、同様な代入がこの距離式（５）に繰返して行われ
る場合に、この距離式は、最終的には、以下のような形
態に縮少される：

【数６】 ここで、ｙは、２つのベクトルの対応する成分間の差の
一方であると共に、ｘは対応する成分間の他の差のすべ
ての平方の和の平方根である。上記詳述した置換式の各
々と、最終式（６）とは、２つの平方の和の平方根の形
態をとっているので、反復的に利用した２つの平方の和
の平方根の一次近似値によって、ベクトル間の正確な距
離に対する、より近い近似値を生成する。この記述の正
しさは、３次元ベクトルを利用して表示できる。３次元
空間において、この距離式は以下のように与えられる：

【数７】 ここで、量ｘ、ｙ、ｚは対応するベクトル成分間の差を
表わす。この式は、以下のように書き替えられる。

【数８】 Ｐ^２がｘ^２＋ｙ^２に等しい場合には、以下となる。

【数９】 量ｘおよびｙが既知であるので、この値Ｐを以下のよう
に近似させることができる。即ち、２つの平方演算した
量ｘ、ｙの関数である、２つの平方の和の平方根に対す
る近似値を利用して近似させることが可能である。この
値Ｐに対する値が一旦決まると、これら量Ｐおよびｚは
既知なものとなる。２つの平方演算した量Ｐおよびｚの
関数として、２つの平方の和の平方根に対して同一の近
似値を用いて、式（９）の距離Ｄを決定することができ
る。ベクトル間のユークリッド距離を近似的に求める、
このような反復テクニックは、他の次元のベクトルに対
しても同様に適用できるものである。前述したように、
式（３）のユークリッド距離Ｄは、以下に示した形態の
式を近似演算することによって、反復的に演算される：

【数１０】 この式は以下のように書き替えられる。即ち、

【数１１】 ここで、ｘが２つの量ｘ、ｙより大きい場合、根号の下
の数が、１より小さな数を１に加えた数と等しくなる。
従って、積Ｐは、ｘに対するｙの比率に依存して、１
と、２の平方根との間の数のｘ倍した数に等しくなる。

【００２６】図５は、本発明によるユークリッド距離の
近似演算するための第１システムで利用される近似値を
表わす。図５において、量（数）ｎおよびｍは、ｙおよ
びｘでそれぞれ置換されている。曲線９０は以下の式を
表わしている。

【数１２】 これは、２つの平方の和の正規化された平方根の正確な
演算である。曲線９２は、本発明の技術思想で利用した
１つの近似値を表わす。ゼロと予じめ決められたブレー
クポイント９４間のｎ／ｍの値（一実施例によれば、１
／４を含む）に対して、この近似値曲線９２は、第１近
似値成分９６に追従する。この第１近似値成分９６は、
本発明の一実施例によれば、以下の式に基いてｍとｎと
の関数を有するようになる：

【数１３】 ここで、この第１近似値成分９６は一定値を有すること
ができる。

【００２７】予じめ決められたブレークポイント９４よ
り大きなｎ／ｍの値に対して、この近似値曲線９２は、
以下の式に従って、第２近似値成分９８に追従するよう
になる：

【数１４】

【００２８】図４の回路６０は、ルートロジック６６か
ら受信した出力値ｘおよびｙを最初に分類することによ
って、図５の近似値曲線９２を生成する。減算器６８に
よって、このルートロジック６６の出力値ｘおよびｙの
間の差を演算すると共に、キャリービットを生成する。
この減算器６８によって生成したキャリービット（桁上
げビット）に基いて、マルチプレックサ２２は、値ｘお
よびｙの最大値ｍを出力する一方、マルチプレックサ７
０は、これら値ｘおよびｙの最小値ｎを出力する。一
旦、これら値ｍおよびｎが得られると、ｎ／ｍの比を、
移相器７４と減算器７６とを利用して、図５の予じめ決
められたブレークポイント９４と比較する。減算器７６
において、数ｍ／４を数ｎから減算して、キャリービッ
トを生成する。この処理を以下の式で表わす。

【数１５】 Ｄがゼロより大きい場合には、この式（１５）は以下の
ように書き換えられる。

【数１６】 ここでＤがゼロより小さい場合には、この式（１５）は
以下のように書き換えられる：

【数１７】 この結果、減算器７６のキャリービットによって、以下
のことが決定される。即ち、ｎ／ｍの比率を、実際に、
ｎをｍで割算することなく、１／４とどのように比較す
るかを決定すると共に、図５の曲線９２の、どの近似値
成分を用いて、この回路６０を通過中に、曲線９０を近
似させるかを決定する。

【００２９】図４の回路６０は、この第１近似値成分９
６を以下のように演算する。即ち、移相器７８内で、数
（量）ｎを３ビット右側へシフトし、ｎを８で有効に割
算し、更に、加算器８０において、数（量）ｍを上述の
ようにシフトした数に加算することによって演算する。
一方、回路６０は、第２の近似値成分９８を以下のよう
に演算する。即ち、減算器７６の出力を移相器８２内
で、１ビット右側にシフトすると共に、数ｍを加算器８
４内で移相器８２の出力に加算する。減算器７６のキャ
リービットに基いて、ｎ／ｍの比を予じめ決められたブ
レークポイント９４に対して、どのように比較するかに
依存して、このマルチプレックサ８６は、加算器８０の
出力値または加算器８４の出力値を出力するようにな
る。

【００３０】図６は、本発明の技術思想に基いて構成さ
れた第２システム１００を示し、この第２システム１０
０によってベクトル間のユークリッド距離を近似する。
この回路１００は、図４の回路６０の変形例である。こ
の回路１００には、前述の回路６０のすべてのコンポー
ネントが含まれると共に、更に追加の３個のコンポーネ
ントが含まれている。これら追加のコンポーネントによ
って、他の代りのブレークポイントが演算される。本例
においては、このブレークポイントには１／３が含まれ
ている。マルチプレックサ７０の出力ｎを移相器７０に
供給する。この移相器７０によって、数ｎを１ビット左
側へシフトすると共に、このｎに２を効果的に掛算す
る。このマルチプレックサ７０の出力ｎを、加算器１０
４の入力にも供給する。この移相器１０２の出力をこの
加算器１０４の入力にも供給する。この加算器１０４の
出力３ｎと、マルチプレックサ７２の出力ｍとを減算器
１０６に供給して、この減算器１０６によって、ｎ／ｍ
の比率を１／３と比較する。この場合、図４および図５
に関連して説明したような方法に類似した方法で、ｎを
ｍで実際に割算することなく比較する。本例において、
減算器１０６のキャリービットを供給して、マルチプレ
ックサ８６をコントロールする。図４に示した実施例と
は異なり、この減算器７６のキャリービットを、マルチ
プレックサ８６をコントロールするために供給しない。

【００３１】図７は、ユークリッド距離を近似する、本
発明の第２システムで利用された近似値を表わすグラフ
である。図５のグラフのように、曲線９０は、２つの平
方の和の正規化した平方根の正確な演算を表わす。曲線
１０８は、本発明で用いる１つの近似値を表わす。ゼロ
と予じめ決められたブレークポイント１１０との間のｎ
／ｍの値（本例では、１／３を含む）に対して、近似値
曲線１０８は、第１近似値成分９６に追従する。予じめ
決められたブレークポイント１１０より大きなｎ／ｍの
値に対して、この近似値曲線１０８は、第２近似値成分
９８に追従する。

【００３２】図６の回路によって、図７の近似値曲線１
０８が、ブレークポイント１１０の演算を除いて、図４
の回路における方法と類似した方法で生成される。これ
ら値ｎおよびｍがマルチプレックサ７２と７０との中
で、一旦得られると、ｎ／ｍの比率を、移相器１０２、
加算器１０４、減算器１０６を利用して、図７の予じめ
決められたブレークポイント１１０と比較するようにな
る。減算器１０６において、数ｍを数３ｎから減算する
と共に、キャリービットを生成する。このプロセスは以
下の式で表わされる。

【数１８】 Ｄの値がゼロより大きい場合には、この式（１８）は以
下のように書き換えられる。

【数１９】 これに対して、Ｄがゼロより小さい場合には、この式
（１８）は以下のように書き換えられる

【数２０】 従って、この減算器１０６のキャリービットによって以
下のことが決定される。即ち、実際に、数ｎを数ｍで割
算することなく、ｎ／ｍの比率を、１／３と、どのよう
に比較するかを決定すると共に、図７の曲線１０８のど
の近似値成分を用いて、この回路１００を通過中に、曲
線９０を近似演算するかを決定する。

【００３３】図８は、本発明の技術思想によって構成さ
れ、ベクトル間のユークリッド距離を近似演算する第３
システム１２０を示す。この回路１２０は、ユークリッ
ド距離の近似値および２つのブレークポイントを有する
回路１０の変形例である。この回路１２０は、回路１０
０に、第３の近似値および第２ブレークポイントを演算
するための１０個のコンポーネントが追加された回路と
実質的に同一なものである。

【００３４】本例において、この第２のブレークポイン
トは３／４を含む。マルチプレックサ７２の出力値ｍを
移相器１２２に供給し、ここでは数（量）ｍが１ビット
左側にシフトされて、この数ｍに２が掛算される。この
移相器１２２の出力およびマルチプレックサ７２の出力
ｍを加算器１２４に供給する。このマルチプレックサ７
０の出力ｎを移相器１２６に供給して、ここでは、数
（量）ｎが２ビット左側へシフトされて、この数ｎに４
が掛算される。この加算器１２４の出力３ｍを、減算器
１２８において移相器１２６の出力から減算し、この減
算器１２８によって、上述した本発明の新規なテクニッ
クを利用して、実際に、ｎをｍで割算することなく、ｎ
／ｍの比率を３／４と比較する。この減算器１２８のキ
ャリービットをマルチプレックサ８６に供給する。

【００３５】本例において、ユークリッド距離の第３の
近似値を演算する。マルチプレックサ７０の出力ｎを移
相器１３０に供給し、ここでは、数ｎを４ビット左側へ
シフトさせて、この数ｎに１６を掛算する。移相器１３
０と１２６の出力を加算器１３２で加算する。また、マ
ルチプレックサ７２の出力ｍを、減算器１３４におい
て、移相器７８の出力から減算する。この減算器１３４
の出力を減算器１３６において、加算器１３２の出力か
ら減算する。この減算器１３６の出力値２０ｎ−７ｍを
移相器１３８に供給し、ここでは、この値（数）２０ｎ
−７ｍを５ビット右側へシフトし、この値２０ｎ−７ｍ
を３２で割算する。マルチプレックサ７２の出力および
移相器１３８の出力を加算器１４０に供給する。この加
算器１４０の出力をマルチプレックサ８６の入力に供給
する。加算器１４０の出力には、ユークリッド距離の第
３近似値が含まれている。

【００３６】図９は、本発明の技術思想により構成さ
れ、ユークリッド距離を近似演算する第３システムで用
いられる近似値を表わすグラフである。曲線１４２は、
本発明の技術思想で利用される１つの近似値を表わす。
ゼロと、予じめ決められた第１ブレークポイントとの間
のｎ／ｍの値（本例では、１／３が含まれている）に対
して、近似値曲線１４２は、第１近似値成分９６に追従
する。予じめ決められた第１ブレークポイント１１０よ
り大きく、且つ、予じめ決められた第２ブレークポイン
ト１４４より小さいｎ／ｍの値に対して、近似値曲線１
４２は、第２の近似値成分９８に追従する。この予じめ
決められた第２ブレークポイント１４４より大きいｎ／
ｍの値に対して、近似値曲線１４２は、以下の式に基く
第３近似値成分１４６に追従する。

【数２１】

【００３７】図８の回路１２０によって、図９の近似値
曲線１４２が生成される。即ち、図６の回路１００の演
算方法に加えて、第２のブレークポイント１４４および
第３の近似値成分１４６を演算する方法と同様な方法で
この曲線１４２が生成される。

【００３８】ｎおよびｍの値が一旦、得られると、ｎ／
ｍの比を、移相器１２２、加算器１２４、移相器１２
６、減算器１２８を利用して、図９の予じめ決められた
第２のブレークポイント１４４と比較する。減算器１２
８において、数３ｍを数４ｎから減算すると共に、キャ
リービットを発生する。このプロセスが以下に示す式に
よって表わされる。

【数２２】 Ｄ＞０の場合には、この式（２２）は以下のように書き
換えられる。

【数２３】 これに対して、Ｄ＜０の場合には、この式（２２）は以
下のように書き換えられる。

【数２４】 従って、減算器１２８のキャリービットによって、以下
のような決定が成される。即ち、実際に数ｎをｍで割算
することなく、如何にして、ｎ／ｍの比と３／４とを比
較するかを決定すると共に、更に、減算器１０６のキャ
リービットと組合せて、図９の曲線１４２のどの近似値
成分を用いて、この回路１２０での通過中に、曲線９０
を近似させるかを決定する。

【００３９】図８の回路１２０によって、加算器１４０
中で第３の近似値成分１４６を以下のように演算する。
即ち、マルチプレックサ７２の出力値ｍを移相器１３８
の出力値２０−７ｍ／３２に加算することによって演算
する。

【００４０】図９は、本発明の技術思想によって構成さ
れ、２つのペクトル

【外１２】 との間のユークリッド距離を近似演算する回路１５０を
示す。この回路１５０には、メモリ回路１５２が設けら
れ、このメモリ回路１５２によって、これらベクトル

【外１３】 とを形成する個々の成分を受信すると共にストアする。
プリプロセッサ回路１５４は、これらベクトル

【外１４】 の対応する成分を読出し、これら対応する成分間の差を
演算し、更に、これら差の値をメモリ１５２中にストア
する。ルートロジック１５６はメモリ１５２に接続され
ており、ストアされたこれら差の値の２つを読出し、一
方を、回路１５０を通過させ、ストアした差の他方ある
いは他の一つを次に通過させる。このルートロジック１
５６の２つの出力ｘとｙとを、減算器１５８に供給する
と共に、第１および第２マルチプレックサ１６０と１６
２とに供給する。この減算器１５８のキャリービット
を、マルチプレックサ１６０と１６２とにも供給し、こ
れらマルチプレックサ１６０、１６２は、減算器１５８
と協動して、ルートロジック１５６の出力値ｘとｙを以
下のように分類する。即ち、マルチプレックサ１６０の
出力ｎがｘとｙとの最小値であると共に、マルチプレッ
クサ１６２の出力ｍがｘとｙとの最大値であるように分
類する。

【００４１】このルートロジック１５６の出力ｘとｙと
の関数を、予じめ決められたブレークポイントと比較す
る。この関数は比率である。一実施例において、このル
ートロジック１５６の出力ｘを移相器１６４と減算器１
６６に供給する。ルートロジック１５６の出力ｙを移相
器１６４と減算器１６６とに供給する。ルートロジック
１５６の出力ｙを移相器１６８と減算器１７０とに供給
する。この減算器１７０の残りの入力を移相器１６４の
出力に接続する。また、この減算器１６６の残余の入力
を移相器１６８の出力に接続する。これら減算器１６６
と１７０とによって、ｘ／ｙおよびｙ／ｘの比率と、１
／４とを、前述した新規なテクニックを利用して有効的
に比較する。

【００４２】マルチプレックサ１６０の出力値ｎを移相
器１７２に供給し、ここで、数ｎを３ビット右側へシフ
トさせて、ユークリッド距離の２つの近似値の最初の値
に利用する。移相器１７２の出力とマルチプレックサ１
６２の出力ｍとを加算器１７４に供給する。この加算器
１７４の出力は、ｍとｎの関数を含むユークリッド距離
の第１の近似値である。

【００４３】減算器１６６と１７０との出力を利用し
て、ユークリッド距離の第２近似値の代替値を以下のよ
うに演算する。即ち、減算器１６６と１７０との出力を
１ビット移相器１７６と１７８との中で、右側へシフト
することによって演算する。移相器１７８の出力と、マ
ルチプレックサ１６２の出力ｍとを加算器１８０に供給
し、ここで、ユークリッド距離の第１の代替第２近似値
をｍとｎとの関数として演算する。移相器１７６の出力
およびマルチプレックサ１６２の出力値ｍを加算器１８
２に供給して、ここでは、ユークリッド距離の第２の代
替第２近似値を、ｎとｍとの関数として演算する。これ
ら加算器１７４、１８０、１８２の出力をマルチプレッ
クサ１８４に供給し、このマルチプレックサ１８４か
ら、減算器１５８、１６６、１７０によって発生させた
キャリービットに依存して、ユークリッド距離の適切な
近似値を出力する。これら減算器１５８、１６６、１７
０は、マルチプレックサ１８４に接続される。このマル
チプレックサ１８４の出力をアキュムレータ１８６の最
新値に加算すると共に、このアキュムレータ１８６の出
力を、ルートロジック１５６への追加入力として帰還す
る。この回路１５０を続いて通過すると、このルートロ
ジック１５６によって、アキュムレータ１８６の最新値
およびメモリ１５２にストアされた差の値を値ｘおよび
ｙとして通過させる。メモリ１５２にストアされた、こ
れら差の値のすべてが、一旦、ルートロジック１５６を
通過してしまうと、本発明のシステムで発生したベクト
ル

【外１４】 との間のユークリッド距離の近似値が、アキュムレータ
１８６中にストアされる。

【００４４】動作中、この回路１５０によって、図４の
回路６０の方法と同じ方法で、式（１）の１次近似値を
演算する。これら回路６０と回路１５０との間におけ
る、唯一の差は、最大値ｍの最小値ｎに対する割合い
を、予じめ決められたブレークポイント９４と比較する
ことに特徴付けされている。この回路６０において、こ
の比較動作は、ルートロジックから受信した値ｘおよび
ｙがマルチプレックサ７０と７２とにストアされた後
で、減算器７６と移相器７４とで実行される。また、こ
の回路１２０において、この比較動作は、ルートロジッ
ク１５６による、値ｘとｙの分類に先立って完了する。
この減算器１７０と移相器１６４とを組合せると共に、
減算器１６６と移相器１６８とを組合せることによっ
て、代りの比較動作が実行される。マルチプレックサ１
８４を、減算器１５６、１６６、１７０からのキャリー
ビットによってコントロールして、ユークリッド距離の
適切な近似値を出力する。

【００４５】以上、本発明を詳述したが、本発明の技術
的思想および範囲を逸脱することなく、以下の請求項に
規定されたように、種々の変更、置換等を実施できるこ
とは明らかである。以上の説明に関して、更に、以下の
項を開示する。

【００４６】（１） 非線形関数を近似演算するに当
り、第１数をシフトして、この第１数と、２の整数べき
数の内の３個までを掛算する回路と；第２数をシフトし
て、この第２数と、２の整数べき数の内の３個までとを
掛算する回路と；これら第１および第２数をシフトする
回路と協動して、これら第１および第２数の第１関数を
発生する回路と；これら第１および第２数をシフトする
回路と協動して、これら第１および第２数の第２関数を
発生する回路と；この第１関数を発生する回路と協動し
て、移相器中において、前記第１関数を２の整数の倍数
で割算することによって、第１近似値を発生する回路
と；この第２関数を発生する回路と協動して、移相器中
において、前記第２関数を２の整数の倍数で割算するこ
とによって、第２近似値を発生する回路と；これら第１
および第２近似値を発生する回路と協動して、これら第
１および第２近似値を選択する回路とを具備したことを
特徴とする非線形関数近似システム。

【００４７】（２） 前記選択回路に、前記第１および
第２近似値の内の大きい方を出力する回路を設けたこと
を特徴とする第１項記載のシステム。

【００４８】（３） 前記選択回路に、前記第１数と第
２数との比が予じめ決められたブレークポイントより小
さい場合に、前記第１近似値を出力する回路と；この比
が予じめ決められたブレークポイントより大きい場合
に、前記第２近似値を出力する回路とを設けたことを特
徴とする第１項記載のシステム。

【００４９】（４） 第１数をシフトして、この第１数
と、２の整数べき数の内の３個までとを掛算する回路
と；第２数をシフトして、この第２数と、２の整数べき
数の内の３個までとを掛算する回路と；これら第１およ
び第２数をシフトする回路と協動して、これら第１およ
び第２数の第１関数を発生する回路と；これら第１およ
び第２数をシフトする回路と協動して、これら第１およ
び第２数の第２関数を発生する回路と；前記第１数と第
２数とをシフトする回路と協動して、これら第１数と第
２数との第３関数を発生する回路と；この第１関数を発
生する回路と協動して、移相器中において、前記第１関
数を２の整数の倍数で割算することによって、第１近似
値を発生する回路と；この第２関数を発生する回路と協
動して、移相器中において、前記第２関数を２の整数の
倍数で割算することによって、第２近似値を発生する回
路と；前記第２関数を発生する回路と協動して、この第
２関数を、移相器中で、２の整数の倍数で割算すること
によって、第３近似値を発生する回路と；前記第１、第
２および第３近似値発生回路と協動して、前記第１、第
２、および第３近似値を選択する回路とを具備したこと
を特徴とするシステム。

【００５０】（５） 前記第１、第２および第３近似値
の内の大きい近似値を出力する回路を、前記選択回路に
設けたことを特徴とする第４項記載のシステム。

【００５１】（６） ベクトルを処理するに当り、対応
するベクトル成分間の第１および第２の差の関数とし
て、第１近似値を演算する回路と；これら第１および第
２の差の第２関数として、第２近似値を演算する回路
と；前記第１近似値演算回路と、第２近似値演算回路と
協動して、前記第１および第２の差の第３関数を予じめ
決められたブレークポイントと比較して前記第１および
第２近似値を選択する回路とを具え、この選択回路およ
び前記演算回路は、移相器、加算器およびマルチプレッ
クサから構成されたことを特徴とするベクトル処理シス
テム。

【００５２】（７） 前記第１近似値演算回路に、前記
第１および第２の差を選択する回路と；この選択回路に
接続され、前記第１および第２の差から最大値および最
小値を出力する回路と；これら最大値および最小値の関
数として、第１近似値を、前記選択回路および出力回路
と協動して、演算する回路とを設けたことを特徴とする
第６項記載のシステム。

【００５３】（８） 前記第２近似値演算回路に、前記
第１および第２の差を選択する回路と；この選択回路に
接続され、前記第１および第２の差から最大値および最
小値を出力する回路と；これら最大値および最小値の関
数として、第１近似値を、前記選択回路および出力回路
とを協動して、演算する回路とを設けたことを特徴とす
る第６項記載のシステム。

【００５４】（９） 前記第１および第２近似値選択回
路に、前記第１および第２の差を選択する回路と；この
選択回路に接続され、前記第１および第２の差から最大
値および最小値を出力する回路と；この選択回路と協動
して、前記第１および第２差の第３関数と、予じめ決め
られたブレークポイントとを比較する回路と；これら比
較回路、第１近似値演算回路、第２近似値演算回路に接
続され、前記第１近似値または第２近似値を出力する回
路とを設けたことを特徴とする第６項記載のシステム。

【００５５】（１０） 第１および第２ベクトル間のユ
ークリッド距離を近似するに当り、これら第１および第
２ベクトルの各成分に相当する値をストアする回路と；
このストア回路に接続され、前記第１および第２ベクト
ルの各対応する成分間の差を演算すると共に、この差を
前記ストア回路にストアする回路と；このストア回路に
接続され、前記第１および第２の値を選択する回路と、
これら第１および第２の値の少なくとも１つには、前記
差の１つが含まれており；前記選択回路に接続され、前
記第１および第２の選択した値から、最大値および最小
値を出力する回路と；前記選択回路と協動して、前記第
１の値および第２の値の第１関数と、予じめ決められた
ブレークポイントとを比較する回路と；前記比較回路お
よび前記出力回路に接続され、前記第１および第２値の
第２関数を、この第１関数が前記ブレークポイント以下
の場合に、アキュムレータへ加算する回路と；前記比較
回路および前記出力回路に接続され、前記第１関数が前
記ブレークポイントより大きい場合に、前記第１および
第２値の第３関数を前記アキュムレータに加算する回路
とを具備し、このアキュムレータの出力を前記選択回路
に接続したことを特徴とするユークリッド距離近似シス
テム。

【００５６】（１１） 前記最大値および最小値を出力
する回路に；前記選択回路に接続されると共に、前記第
１および第２値の最大値を出力するように動作可能な第
１マルチプレックサと；前記選択回路に接続されると共
に、前記第１および第２値の最小値を出力するように動
作可能な第２マルチプレックサと；前記選択回路に接続
された減算器とを設け、前記第１の値を第２の値から減
算して、前記第１および第２マルチプレックサに転送さ
れるキャリービットを発生すると共に、前記第１および
第２マルチプレックサの出力をコントロールするよう
に、この減算器を作動させたことを特徴とする第１０項
記載のシステム。

【００５７】（１２） 前記比較回路に、前記出力回路
から前記最大値を受信するように接続され、この最大値
を２ビット右側へシフトして、この最大値を４で割算す
る移相器と；この移相器からの出力と、前記出力回路か
らの最小値を受信するように接続され、この最小値の前
記最大値に対する比率が１／４以下かどうかを表わすキ
ャリービットを発生する減算器とを設けたことを特徴と
する第１０項記載のシステム。

【００５８】（１３） 前記比較回路には、前記出力回
路から前記最小値を受信するように接続され、この最小
値を１ビット左側へシフトしてこの最小値に２を掛算す
るための移相器と；この出力回路からの最小値を、この
移相器の出力に加算する加算器と；前記出力回路からの
最小値およびこの加算器からの出力を受信するように接
続され、この最小値の前記最大値に対する割合いが１／
３より小さいかどうかを表わすキャリービットを発生す
る減算器とを設けたことを特徴とする第１０項記載のシ
ステム。

【００５９】（１４） 前記第２関数を加算する回路お
よび前記第３関数を加算する回路に；前記出力回路から
の最大値を受信するように接続され、この最大値を２ビ
ット右側へシフトしてこの最大値を４で割算する第１移
相器と；この第１移相器からの出力と、前記出力回路か
らの最小値とを減算するように接続した減算器と；この
出力回路からの最小値を受信するように接続され、この
最小値を３ビット右側へシフトして、この最小値を８で
割算するように接続した第２移相器と；この減算器の出
力に接続され、この出力を１ビット右側へシフトして、
この出力を２で割算する第３移相器と；前記出力回路か
らの最大値および前記第２シフタの出力を受信するよう
に接続され、前記最大値および前記第２移相器の出力を
加算する第１加算器と；前記出力回路からの最大値およ
び第３の移相器の出力を受信するように接続され、この
最大値とこの第３移相器の出力とを加算する第２加算器
と；前記第１および第２加算器の出力を受信すると共
に、前記比較回路からのコントロールビットを受信する
ように接続されたマルチプレックサと、このマルチプレ
ックサの出力を、前記第１加算器の出力または第２加算
器の出力となるようにコントロールし；更に、このマル
チプレックサの出力に接続され、このマルチプレックサ
の出力を加算すると共に、前記選択回路に接続された出
力を有するアキュムレータとを設けたことを特徴とする
第１０項記載のシステム。

【００６０】（１５） 第１および第２ベクトル間のユ
ークリッド距離を近似するに当り、これら第１および第
２ベクトルの各成分に相当する値をストアする回路と；
このストア回路に接続され、前記第１および第２ベクト
ルの各対応する成分間の差を演算すると共に、この差を
前記ストア回路にストアする回路と；このストア回路に
接続され、前記第１および第２の値を選択する回路と、
これら第１および第２の値の少なくとも１つには、前記
差の１つが含まれており；前記選択回路に接続され、前
記第１および第２の選択した値から、最大値ｍおよび最
小値ｎを出力する回路と；前記選択回路と協動して、前
記第１の値および第２の値の第１関数と、第１の予じめ
決められたブレークポイントとを比較すると共に、これ
ら第１の値および第２の値の第１関数と、第２の予じめ
決められたブレークポイントとを比較する回路と；前記
比較回路および前記出力回路に接続され、前記第１およ
び第２値の第２関数を、この第１関数が前記第１のブレ
ークポイント以下の場合に、アキュムレータへ加算する
回路と；前記比較回路および前記出力回路に接続され、
前記第１関数が前記第１の予じめ決められたブレークポ
イントより大きく、且つ、第２のブレークポイントより
小さい場合に、これら第１および第２の値の第３関数
を、前記アキュムレータに加算する回路と；前記比較回
路と前記出力回路とに接続され、前記第１関数が前記第
２の予じめ決められたブレークポイントより大きい場合
に、これら第１の値と第２の値との第４関数を前記アキ
ュムレータに加える回路とを具備し、このアキュムレー
タの出力を前記選択回路に接続したことを特徴とするユ
ークリッド距離近似システム。

【００６１】（１６） 前記第１の予じめ決められたブ
レークポイントには１／３が設けられ、前記第２の予じ
め決められたブレークポイントには３／４が設けられた
ことを特徴とする第１５項記載のシステム。

【００６２】（１７） 前記第２の関数には、関数ｍ＋
ｎ／８が設けられていることを特徴とする第１５項記載
のシステム。

【００６３】（１８） 前記第３の関数には、関数ｍ＋
ｎ／２−ｍ／８が設けられていることを特徴とする第１
５項記載のシステム。

【００６４】（１９） 前記第４の関数には、関数ｍ＋
２０ｎ−７ｍ／３２が設けられていることを特徴とする
第１５項記載のシステム。

【００６５】（２０） 第１ベクトルと第２ベクトルと
の間のユークリッド距離を演算するに当り；これら第１
および第２ベクトルの各成分に相当する値をメモリ回路
にストアし；これら第１および第２ベクトルの対応する
成分間の差を減算回路で演算し；この演算した差をメモ
リ回路中にストアし；２つの値を選択し、これら２つの
選択した値の少なくとも１つが、前記ストアされた差の
１つに相当し；前記選択した値から最大値および最小値
を決定し；これら選択した値の第１関数と予じめ決めら
れたブレークポイントとを比較し；この第１関数が、予
じめ決められたブレークポイント以下の場合に、これら
選択した値の第２関数をアキュムレータに加え；この第
１関数が、前記ブレークポイントより大きい場合に、こ
れら選択した値の第３関数を前記アキュムレータに加
え；前記２つの値を選択し、これら選択した値を比較
し、第１関数を比較し、更に、アキュムレータに加える
ステップを反復するステップを具備し、この２つの値の
選択ステップによって、前記ストアした差の値のすべて
が選択されるまで、ストアした差の１つと、前記アキュ
ムレータの最新値とを選択することを特徴とするユーク
リッド距離演算方法。

【００６６】（２１） 前記最大値および最小値を決定
するステップには；減算器において、前記選択した２つ
の値を減算して、キャリービットを発生するステップ
と；この発生したキャリービットに基いて、前記選択し
た値を第１マルチプレックサを経て通過させて最大値を
出力するステップと；この発生したキャリービットに基
いて、前記選択した値を第２マルチプレックサを経て通
過させて最小値を出力するステップとを設けたことを特
徴とする第２０項記載の方法。

【００６７】（２２） 前記比を比較するステップに
は；前記最大値を２ビット右側へ移相器中でシフトし
て、この最大値を４で割算するステップと；前記最小値
およびシフトした最大値を減算器で減算するステップ
と；この減算器内でキャリービットを発生させて、前記
最小値の最大値に対する比率が予じめ決められたブレー
クポイントより、大きいか、等しいか、または小さいか
を表わすステップとを設けたことを特徴とする第２０項
記載の方法。

【００６８】（２３） 前記比を比較するステップに
は；前記２つの選択値を、前記第１および第２移相器に
おいて、２ビット右側へシフトして、これら選択値を４
で割算するステップと；第１減算器において、前記第１
の選択値およびシフトした第２の値を減算するステップ
と；第２減算器において、前記第２の選択値およびシフ
トした第２の値を減算するステップと；前記第１移相器
においてキャリービットおよび前記第２移相器において
キャリービットを発生させて、前記比率が、予じめ決め
られたブレークポイントより大きいか、等しいか、また
は小さいかを表わすステップとを設け、前記比率を比較
するステップが、前記最大値および最小値を決定するス
テップとほぼ同時に行なわれることを特徴とする第２０
項記載の方法。

【００６９】（２４） 前記第１の組合せおよび第２の
組合せを加えるステップに；前記最小値を３ビット右側
へ、移相器でシフトして、この最小値を８で割算するス
テップと；前記比率の比較ステップの出力を、移相器で
１ビット右側へシフトして、この比較ステップの出力を
２で割算するステップと；加算器内で、前記最大値およ
びシフトした最小値を加算するステップと；前記最大値
と、前記比較手段のシフトした出力とを、加算器内で加
算するステップと；前記比較ステップの出力に基いて、
マルチプレックサ中において、前記２つの加算ステップ
によって発生した適切な総和を出力するステップと；こ
の出力ステップから発生した出力をアキュムレータに加
えるステップとを設けたことを特徴とする第２０項記載
のシステム。

【００７０】（２５） 前記第１の組合せおよび第２の
組合せを加えるステップに、前記最小値を３ビット右側
へ、移相器でシフトして、この最小値を８で割算するス
テップと；前記比率の比較ステップの第１出力を移相器
で１ビット右側へシフトして、この比較ステップの出力
を２で割算するステップと；前記比率の比較ステップの
第２出力を、１ビット右側へシフトして、この第２出力
を２で割算するステップと；加算器において、前記最大
値およびシフトした最小値を加算するステップと；加算
器において、前記最大値および前記比率比較手段の第１
出力を加算するステップと；マルチプレックサにおい
て、前記比較ステップの出力と前記最大値決定ステップ
の出力とに基いて、前記３つの加算ステップによって発
生させた適切な総和を出力するステップと；この出力ス
テップからの出力をアキュムレータに加算するステップ
とを設けたことを特徴とする第２０項記載の方法。

【００７１】（２６） 非線形関数を近似するためのシ
ステム（１０）。この近似システム（１０）には、第１
および第２倍数発生回路（１２）と（１４）とが設けら
れ、第１の数と第２の数とを、２の整数べき数の内、３
つまでの数で掛算する。第１および第２関数発生回路
（１６）、（１８）は、これら第１および第２倍数発生
回路（１２）、（１４）によって発生させた倍数を組合
せることによって、第１および第２数の第１および第２
関数を発生する。第１および第２近似値発生回路（２
０）、（２２）は、第１および第２関数発生回路（１
６）、（１８）の出力をシフトすることによって、この
非線形関数の第１および第２近似値を発生する。近似値
選択回路（２４）は、第１および第２近似値発生回路
（２０）、（２２）で発生した適切な近似値を出力す
る。

【図面の簡単な説明】

【図１】図１は、本発明による関数を近似する第１シス
テムのブロック線図である。

【図２】図２は、本発明による関数を近似する第２シス
テムのブロック線図である。

【図３】図３は、上記第２システムで用いられる近似値
を表わすグラフである。

【図４】図４は、本発明による、ベクトル間のユークリ
ッド距離を近似する第１システムのブロックダイヤグラ
ムである。

【図５】図５は、上記第１システムで用いられる近似値
を表わすグラフである。

【図６】図６は、本発明による、ベクトル間のユークリ
ッド距離を近似する第２システムのブロックダイヤグラ
ムである。

【図７】図７は、上記第２システムで用いられる近似値
を表わすグラフである。

【図８】図８は、本発明による、ベクトル間のユークリ
ッド距離を近似する第３システムを示すブロックダイヤ
グラムである。

【図９】図９は、上記第３システムで用いられる近似値
を表わすグラフである。

【図１０】図１０は、本発明による、ベクトル間のユー
クリッド距離を近似する第４システムを示すブロックダ
イヤグラムである。

【符号の説明】

１０，３０，６０，１００，１２０，１５０ 非線形関
数近似システム １２，１４ 倍数発生回路 １６，１８ 関数発生回路 ２０，２２ 近似値発生回路 ２４ 近似値選択回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジェロルド エイ．セイトシック アメリカ合衆国テキサス州ダラス，エコ ブラフ ドライブ 6927

Claims (2)

【特許請求の範囲】
1. 【請求項１】 非線形関数を近似演算するに当り、 第１数をシフトして、この第１数と、２の整数べき数の
   内の３個までとを掛算する回路と；第２数をシフトし
   て、この第２数と、２の整数べき数の内の３個までとを
   掛算する回路と；これら第１および第２数をシフトする
   回路と協動して、これら第１および第２数の第１関数を
   発生する回路と；これら第１および第２数をシフトする
   回路と協動して、これら第１および第２数の第２関数を
   発生する回路と；この第１関数を発生する回路と協動し
   て、移相器中において、前記第１関数を２の整数の倍数
   で割算することによって、第１近似値を発生する回路
   と；この第２関数を発生する回路と協動して、移相器中
   において、前記第２関数を２の整数の倍数で割算するこ
   とによって、第２近似値を発生する回路と；これら第１
   および第２近似値を発生する回路と協動して、これら第
   １および第２近似値を選択する回路とを具備したことを
   特徴とする非線形関数近似システム。
2. 【請求項２】 第１ベクトルと第２ベクトルとの間のユ
   ークリッド距離を演算するに当り；これら第１および第
   ２ベクトルの各成分に相当する値をメモリ回路にストア
   し；これら第１および第２ベクトルの対応する成分間の
   差を減算回路で演算し；この演算した差をメモリ回路中
   にストアし；２つの値を選択し、これら２つの選択した
   値の少なくとも１つが、前記ストアされた差の１つに相
   当し；前記選択した値から最大値および最小値を決定
   し；これら選択した値の第１関数と予じめ定められたブ
   レークポイントとを比較し；この第１関数が、予じめ決
   められたブレークポイント以下の場合に、これら選択し
   た値の第２関数をアキュムレータに加え；この第１関数
   が、前記ブレークポイントより大きい場合に、これら選
   択した値の第３関数を前記アキュムレータに加え；前記
   ２つの値を選択し、これら選択した値を比較し、第１関
   数を比較し、更に、アキュムレータに加えるステップを
   反復するステップを具備し、この２つの値の選択ステッ
   プによって、前記ストアした差の値のすべてが選択され
   るまで、ストアした差の１つと、前記アキュムレータの
   最新値とを選択することを特徴とするユークリッド距離
   演算方法。