JPH0793477B2 - プリント配線板 - Google Patents
プリント配線板Info
- Publication number
- JPH0793477B2 JPH0793477B2 JP1035252A JP3525289A JPH0793477B2 JP H0793477 B2 JPH0793477 B2 JP H0793477B2 JP 1035252 A JP1035252 A JP 1035252A JP 3525289 A JP3525289 A JP 3525289A JP H0793477 B2 JPH0793477 B2 JP H0793477B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- circuits
- printed wiring
- wiring board
- metal foil
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 claims description 42
- 239000002184 metal Substances 0.000 claims description 17
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 8
- 229920005989 resin Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 2
- 239000011888 foil Substances 0.000 description 11
- 238000010521 absorption reaction Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 230000006866 deterioration Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
Landscapes
- Structure Of Printed Boards (AREA)
- Wire Bonding (AREA)
Description
本発明は、半導体を実装するパッケージとして用いられ
るプリント配線板に関するものである。
るプリント配線板に関するものである。
PGA、PLDCC、PLCCなどとして用いられる半導体実装用の
パッケージにおいては、プリント配線板で形成するよう
にしたものが主流である。すなわち、銅張りガラス基材
エポキシ樹脂積層板など金属箔を基板１である積層板に
積層した金属箔張り積層板を用い、金属箔をエッチング
処理等して回路として必要のない部分を除去することに
よって、第３図に示すように基板１の表面に多数本の回
路2,2…を設けて形成されるプリント配線板Ａを半導体
を実装するためのパッケージとして用いるのである。第
３図において７はICなどの半導体を実装するためのキャ
ビティ用パッド、８はメッキリード用線であり、これら
は金属箔の一部を残して形成してある。また第３図にお
いてイの符号で示す線は、最終的に切り離すための線で
あり、線イの内側が製品（パッケージ）となる。 そして上記のようなプリント配線板Ａにあって、基板１
に設けられる各回路2,2…は回路としての必要な幅のみ
を有する細い線状に形成されており、金属箔をエッチン
グ除去した回路2,2…以外の部分が基板１の表面におい
て占める面積の割合が大きくなっている。
パッケージにおいては、プリント配線板で形成するよう
にしたものが主流である。すなわち、銅張りガラス基材
エポキシ樹脂積層板など金属箔を基板１である積層板に
積層した金属箔張り積層板を用い、金属箔をエッチング
処理等して回路として必要のない部分を除去することに
よって、第３図に示すように基板１の表面に多数本の回
路2,2…を設けて形成されるプリント配線板Ａを半導体
を実装するためのパッケージとして用いるのである。第
３図において７はICなどの半導体を実装するためのキャ
ビティ用パッド、８はメッキリード用線であり、これら
は金属箔の一部を残して形成してある。また第３図にお
いてイの符号で示す線は、最終的に切り離すための線で
あり、線イの内側が製品（パッケージ）となる。 そして上記のようなプリント配線板Ａにあって、基板１
に設けられる各回路2,2…は回路としての必要な幅のみ
を有する細い線状に形成されており、金属箔をエッチン
グ除去した回路2,2…以外の部分が基板１の表面におい
て占める面積の割合が大きくなっている。
しかしこのように回路2,2…以外の部分が基板１の表面
において占める面積の割合が大きくなるということは、
基板１の表面のうち回路2,2…で覆われず露出する部分
の面積が大きくなるということである。従って、金属箔
を張った状態では金属箔で湿気を遮断できるために基板
１には吸湿は殆ど発生しないが、このように金属箔をエ
ッチング処理して回路2,2…を形成してプリント配線板
Ａに加工すると、回路2,2…で覆われず露出する表面か
ら基板１が吸湿し、基板１の絶縁性能が劣化するという
問題があった。特に第３図にみられるように、回路2,2
…を基板１のほぼ中央部のキャビティ用パッド７の周囲
から基板１の周縁部へ放射状に配設する場合、各回路２
はその周縁部側の端部間の間隔が大きくなり、基板１の
周縁部は露出する面積が極めて大きくなって、上記のよ
うな問題が大きく発生するものであった。また半導体パ
ッケージは産業用の大型高機能チップを実装するために
高い信頼性が要求されており、樹脂を主体とする基板か
ら形成されるプリント配線板の弱点である吸湿と、この
吸湿による絶縁劣化を極力低減する必要がある。 特に第３図にみられるように、回路2,2…を基板１のほ
ぼ中央部のキャビティ用パッド７の周囲から基板１の周
縁部へ放射状に配設する場合、各回路２はその周縁部側
の端部間の間隔が大きくなり、基板１の周縁部は露出す
る面積が極めて大きくなって、上記のような問題が大き
く発生するものであった。 本発明は上記の点に鑑みて為されたものであり、基板の
吸湿を低減することができ、基板の絶縁性能が劣化する
ようなおそれがない半導体パッケージ用プリント配線板
を提供することを目的とするものである。
において占める面積の割合が大きくなるということは、
基板１の表面のうち回路2,2…で覆われず露出する部分
の面積が大きくなるということである。従って、金属箔
を張った状態では金属箔で湿気を遮断できるために基板
１には吸湿は殆ど発生しないが、このように金属箔をエ
ッチング処理して回路2,2…を形成してプリント配線板
Ａに加工すると、回路2,2…で覆われず露出する表面か
ら基板１が吸湿し、基板１の絶縁性能が劣化するという
問題があった。特に第３図にみられるように、回路2,2
…を基板１のほぼ中央部のキャビティ用パッド７の周囲
から基板１の周縁部へ放射状に配設する場合、各回路２
はその周縁部側の端部間の間隔が大きくなり、基板１の
周縁部は露出する面積が極めて大きくなって、上記のよ
うな問題が大きく発生するものであった。また半導体パ
ッケージは産業用の大型高機能チップを実装するために
高い信頼性が要求されており、樹脂を主体とする基板か
ら形成されるプリント配線板の弱点である吸湿と、この
吸湿による絶縁劣化を極力低減する必要がある。 特に第３図にみられるように、回路2,2…を基板１のほ
ぼ中央部のキャビティ用パッド７の周囲から基板１の周
縁部へ放射状に配設する場合、各回路２はその周縁部側
の端部間の間隔が大きくなり、基板１の周縁部は露出す
る面積が極めて大きくなって、上記のような問題が大き
く発生するものであった。 本発明は上記の点に鑑みて為されたものであり、基板の
吸湿を低減することができ、基板の絶縁性能が劣化する
ようなおそれがない半導体パッケージ用プリント配線板
を提供することを目的とするものである。
本発明は、樹脂を主体とする基板１の表面に金属導体で
多数本の回路2,2…を設けて形成されるプリント配線板
において、基板１のほぼ中央部のキャビティ用パッド７
の全周囲から基板１の全周縁部へ放射状に配設された回
路２を、隣合う回路２間に回路を分離するのに必要な間
隙３のみを設けて、基板１の表面のほぼ全面に形成して
成ることを特徴とするものである。
多数本の回路2,2…を設けて形成されるプリント配線板
において、基板１のほぼ中央部のキャビティ用パッド７
の全周囲から基板１の全周縁部へ放射状に配設された回
路２を、隣合う回路２間に回路を分離するのに必要な間
隙３のみを設けて、基板１の表面のほぼ全面に形成して
成ることを特徴とするものである。
本発明にあっては、隣合う回路２間に回路を分離するの
に必要な間隙３のみを設けて、基板１の表面のほぼ全面
に回路2,2…を形成するようにしたために、基板１の表
面のうち回路2,2…で覆われず露出する部分の面積を小
さくすることができ、基板１が吸湿することを低減する
ことができる。
に必要な間隙３のみを設けて、基板１の表面のほぼ全面
に回路2,2…を形成するようにしたために、基板１の表
面のうち回路2,2…で覆われず露出する部分の面積を小
さくすることができ、基板１が吸湿することを低減する
ことができる。
以下本発明を実施例によって詳述する。 プリント配線板Ａは樹脂を主体とする積層板などの基板
１の表面に金属箔を張ったものを加工して形成すること
ができる。例えば銅張りガラス基材エポキシ樹脂積層板
など金属箔を基板１である積層板に積層した金属箔張り
積層板を用い、金属箔をエッチング処理等して回路2,2
…となる箇所を残して回路２として必要のない部分を除
去することによって、基板１に回路2,2…を形成してプ
リント配線板Ａを作成することができるものである。そ
して本発明にあっては、第１図（第１図においては金属
箔のうちエッチングしないで残す部分を斜線で示す）に
示すように隣合う回路２間の間隙３が回路２を絶縁分離
するのに必要な狭い幅となるようにして形成するもので
ある。すなわち、各回路2,2…をできるだけ幅広く形成
するようにして、金属箔をエッチング除去することによ
って形成される各回路２間の間隙３をできるだけ幅狭く
するようにしたのである。従って、第１図より明らかな
ように基板１の表面のうち回路2,2…で覆われず露出す
る部分の面積が小さくなる。このように基板１の表面に
多数本の回路2,2…を設けて形成されるプリント配線板
Ａを電子素子を実装するためのパッケージとして用いる
のである。 第１図において７はICなどの半導体を実装するためのキ
ャビティ用パッド、８はメッキリード用線であって、こ
れらは金属箔の一部を残して形成してあり、基板１に設
ける回路2,2…は一端がキャビティ用パッド７の近傍に
位置すると共に他端がメッキリード用線８に連続するよ
うに放射状に形成してある。また９は各回路２に設けた
ランドであり、このランド９の部分にスルーホールを設
けることによって接続用のピンを取り付けることができ
る。また第１図においてイの符号で示す線は、最終的に
切り離すための線であり、線イの内側が製品（パッケー
ジ）となる。尚、本発明は、両面プリント配線板や多層
プリント配線板など任意のものに適用することができ
る。 上記のようにして形成されるプリント配線板Ａにあって
は、基板１の表面のうち回路2,2…で覆われず露出する
部分、すなわち回路２間の間隙３の面積を小さくするこ
とができるために、この露出する表面から基板１が吸湿
することを低減することができるものである。ちなみ
に、第１図のもの（実施例）と第３図のもの（従来例）
について、121℃、２気圧の条件でプレッシャークッカ
ーテストをおこない、その絶縁抵抗（層間厚み0.4mmと
したときの層間抵抗と回路間0.2mmとしたときの内層回
路間抵抗とからなる）とプレッシャークッカー処理時間
との関係を測定すると、第２図のグラフに示すような結
果が得られる。第２図のグラフにみられるように、第１
図の実施例のものは第３図の従来例のものに比べて絶縁
性能の劣化が遅く、吸湿のスピードを遅くすることがで
きることが確認される。
１の表面に金属箔を張ったものを加工して形成すること
ができる。例えば銅張りガラス基材エポキシ樹脂積層板
など金属箔を基板１である積層板に積層した金属箔張り
積層板を用い、金属箔をエッチング処理等して回路2,2
…となる箇所を残して回路２として必要のない部分を除
去することによって、基板１に回路2,2…を形成してプ
リント配線板Ａを作成することができるものである。そ
して本発明にあっては、第１図（第１図においては金属
箔のうちエッチングしないで残す部分を斜線で示す）に
示すように隣合う回路２間の間隙３が回路２を絶縁分離
するのに必要な狭い幅となるようにして形成するもので
ある。すなわち、各回路2,2…をできるだけ幅広く形成
するようにして、金属箔をエッチング除去することによ
って形成される各回路２間の間隙３をできるだけ幅狭く
するようにしたのである。従って、第１図より明らかな
ように基板１の表面のうち回路2,2…で覆われず露出す
る部分の面積が小さくなる。このように基板１の表面に
多数本の回路2,2…を設けて形成されるプリント配線板
Ａを電子素子を実装するためのパッケージとして用いる
のである。 第１図において７はICなどの半導体を実装するためのキ
ャビティ用パッド、８はメッキリード用線であって、こ
れらは金属箔の一部を残して形成してあり、基板１に設
ける回路2,2…は一端がキャビティ用パッド７の近傍に
位置すると共に他端がメッキリード用線８に連続するよ
うに放射状に形成してある。また９は各回路２に設けた
ランドであり、このランド９の部分にスルーホールを設
けることによって接続用のピンを取り付けることができ
る。また第１図においてイの符号で示す線は、最終的に
切り離すための線であり、線イの内側が製品（パッケー
ジ）となる。尚、本発明は、両面プリント配線板や多層
プリント配線板など任意のものに適用することができ
る。 上記のようにして形成されるプリント配線板Ａにあって
は、基板１の表面のうち回路2,2…で覆われず露出する
部分、すなわち回路２間の間隙３の面積を小さくするこ
とができるために、この露出する表面から基板１が吸湿
することを低減することができるものである。ちなみ
に、第１図のもの（実施例）と第３図のもの（従来例）
について、121℃、２気圧の条件でプレッシャークッカ
ーテストをおこない、その絶縁抵抗（層間厚み0.4mmと
したときの層間抵抗と回路間0.2mmとしたときの内層回
路間抵抗とからなる）とプレッシャークッカー処理時間
との関係を測定すると、第２図のグラフに示すような結
果が得られる。第２図のグラフにみられるように、第１
図の実施例のものは第３図の従来例のものに比べて絶縁
性能の劣化が遅く、吸湿のスピードを遅くすることがで
きることが確認される。
上述のように本発明にあっては、基板のほぼ中央部のキ
ャビティ用パッドの全周囲から基板の全周縁部へ放射状
に配設された回路を、隣合う回路間に回路を分離するの
に必要な間隙のみを設けて、基板のほぼ全面に形成する
ようにしたので、キャビティ用パッドの周囲から基板の
周縁部へ至るまで回路間の間隙を小さくすることがで
き、基板の表面のうち回路で覆われず露出する部分の面
積を小さくすることができるものであり、基板の多くの
面積を金属の回路で遮蔽して基板が吸湿することを低減
することができ、基板に絶縁劣化が生じることを防ぐこ
とができるものである。
ャビティ用パッドの全周囲から基板の全周縁部へ放射状
に配設された回路を、隣合う回路間に回路を分離するの
に必要な間隙のみを設けて、基板のほぼ全面に形成する
ようにしたので、キャビティ用パッドの周囲から基板の
周縁部へ至るまで回路間の間隙を小さくすることがで
き、基板の表面のうち回路で覆われず露出する部分の面
積を小さくすることができるものであり、基板の多くの
面積を金属の回路で遮蔽して基板が吸湿することを低減
することができ、基板に絶縁劣化が生じることを防ぐこ
とができるものである。
第１図は本発明の一実施例を示す平面図、第２図は絶縁
抵抗とプレッシャークッカー処理時間との関係を示すグ
ラフ、第３図は従来例の平面図である。 １は基板、２は回路、３は回路間の間隙、７はキャビテ
ィ用パッドである
抵抗とプレッシャークッカー処理時間との関係を示すグ
ラフ、第３図は従来例の平面図である。 １は基板、２は回路、３は回路間の間隙、７はキャビテ
ィ用パッドである
───────────────────────────────────────────────────── フロントページの続き (72)発明者 樋口 徹 大阪府門真市大字門真1048番地 松下電工 株式会社内 (56)参考文献 特開 昭64−59985（ＪＰ，Ａ) 特開 昭63−140627（ＪＰ，Ａ)
Claims (1)
- 【請求項１】樹脂を主体とする基板の表面に金属導体で
多数本の回路を設けて形成されるプリント配線板におい
て、基板のほぼ中央部のキャビティ用パッドの全周囲か
ら基板の全周縁部へ放射状に配設された回路を、隣合う
回路間に回路を分離するのに必要な間隙のみを設けて、
基板のほぼ全面に形成して成ることを特徴とする半導体
パッケージ用プリント配線板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035252A JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1035252A JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02214187A JPH02214187A (ja) | 1990-08-27 |
| JPH0793477B2 true JPH0793477B2 (ja) | 1995-10-09 |
Family
ID=12436634
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1035252A Expired - Lifetime JPH0793477B2 (ja) | 1989-02-15 | 1989-02-15 | プリント配線板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793477B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140627U (ja) * | 1987-03-07 | 1988-09-16 | ||
| JP2517306B2 (ja) * | 1987-08-31 | 1996-07-24 | イビデン株式会社 | Ｉｃカ―ド用プリント配線板 |
| JPH0625025Y2 (ja) * | 1988-02-25 | 1994-06-29 | 日本電気株式会社 | 印刷配線板 |
-
1989
- 1989-02-15 JP JP1035252A patent/JPH0793477B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02214187A (ja) | 1990-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5719749A (en) | Printed circuit assembly with fine pitch flexible printed circuit overlay mounted to printed circuit board | |
| US4856184A (en) | Method of fabricating a circuit board | |
| EP2117044B1 (en) | Printed circuit board and method of manufacturing the same | |
| US6207354B1 (en) | Method of making an organic chip carrier package | |
| US6465890B1 (en) | Integrated circuit package having offset segmentation of package power and/or ground planes and methods for reducing delamination in integrated circuit packages | |
| JPH0793477B2 (ja) | プリント配線板 | |
| WO2004042814A1 (ja) | 電子部品実装用フィルムキャリアテープ | |
| JPS6359535B2 (ja) | ||
| JP3599487B2 (ja) | フレキシブルプリント基板 | |
| JPH07235737A (ja) | 放熱板を有する電子装置及びその製造方法 | |
| JP2681205B2 (ja) | 膜素子付プリント配線板 | |
| JPS627192A (ja) | プリント配線基板 | |
| KR20100088336A (ko) | 더미패턴을 갖는 인쇄회로기판, 및 이를 포함하는 인쇄회로기판 패널 어레이 | |
| KR100275376B1 (ko) | 다층회로기판 | |
| JPH0964542A (ja) | 多層プリント配線板 | |
| JPH02125497A (ja) | 印刷配線基板 | |
| JPH0642361Y2 (ja) | 混成集積回路 | |
| JPH04306506A (ja) | フラットケーブル | |
| JPH06181268A (ja) | 半導体装置 | |
| JPH08130289A (ja) | 混成集積回路装置およびその製造方法 | |
| KR20020023889A (ko) | 볼 그리드 어레이 인쇄회로기판 및 그 제조 방법 | |
| JPH03255691A (ja) | プリント配線板 | |
| JPH08307056A (ja) | 多層配線基板 | |
| JP2004072064A (ja) | 金属ベース配線基板及びその基板を使った高周波装置 | |
| JPH04133394A (ja) | 多層プリント配線板 |