JPH0793478B2 - 半導体チップ搭載用プリント回路板 - Google Patents

半導体チップ搭載用プリント回路板

Info

Publication number
JPH0793478B2
JPH0793478B2 JP63068585A JP6858588A JPH0793478B2 JP H0793478 B2 JPH0793478 B2 JP H0793478B2 JP 63068585 A JP63068585 A JP 63068585A JP 6858588 A JP6858588 A JP 6858588A JP H0793478 B2 JPH0793478 B2 JP H0793478B2
Authority
JP
Japan
Prior art keywords
substrate
circuit board
printed circuit
epoxy resin
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63068585A
Other languages
English (en)
Other versions
JPH01241194A (ja
Inventor
瑛一 綱島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP63068585A priority Critical patent/JPH0793478B2/ja
Publication of JPH01241194A publication Critical patent/JPH01241194A/ja
Publication of JPH0793478B2 publication Critical patent/JPH0793478B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Reinforced Plastic Materials (AREA)
  • Laminated Bodies (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Organic Insulating Materials (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は電子機器の回路構成に利用することができるプ
リント回路板に関するものである。
従来の技術 プリント配線板の基材には、紙基材フェノール樹脂板,
ガラス布基材エポキシ樹脂板などが一般に用いられ、こ
の種の基板上に銅箔導体層を張り付けて、回路配線導体
としている。また、最近では、メタ系アーラミド繊維布
にポリイミド樹脂を含浸させた基材構成も試みられてい
る。
発明が解決しようとする課題 近年、プリント配線板上に半導体集積回路チップ(以
下、単に半導体チップと記す)を直接搭載して、ハイブ
リッド回路板を形成する用途が生まれているが、かかる
用途には、従来のプリント配線板は必ずしも適合しな
い。すなわち、紙基材板は半導体チップ搭載の過程の高
温プロセスに不適合であり、ガラス布基材板では不純
物、とりわけ、ナトリウム成分の半導体チップへの作用
を排除するのが困難である。さらに、樹脂含浸のプリン
ト配線板では、半導体チップとの熱的整合、すなわち、
温度による伸縮率が半導体と樹脂とで著しく異なるの
で、温度サイクルで接着剥離を起こしたり、半導体チッ
プが破断するという問題を有していた。この種の問題
は、従来のメタ系アーラミド繊維紙にポリイミド樹脂含
浸の基板の場合も同様に生じていた。
本発明の目的は、半導体チップを直接搭載しても、高信
頼性が達成できるプリント回路板を提供することにあ
る。
課題を解決するための手段 本発明は、パラ系アーラミド基材にエポキシ樹脂を55〜
60重量%の割合で含浸させ、表面に導体層を被着した構
成のプリント回路板である。パラ系アーラミドはポリパ
ラフェニレン3−4′ディフェニルエーテルテレフタラ
ミドを使用すると好適である。また、このエポキシ樹脂
含浸ポリパラフェニレン3−4′ディフェニルエーテル
テレフタラミド基材回路板を用い、スルーホールをもっ
て、他方の基板の配線層と導電接続するとき、その導電
接続材にはエポキシ樹脂系導電塗布層を使用したものが
適当である。
作用 本発明によると、−40℃〜150℃の温度範囲にわたっ
て、シリコン基材の半導体チップと同等の伸縮率を有す
る回路板が得られる。ポリパラフェニレン3−4′ディ
フェニルエーテルテレフタラミド基材は温度に対して負
の係数をもち、エポキシ樹脂の正の温度係数を相殺し
て、半導体チップと同等の温度係数を実現できる。こう
して、温度及び湿度のサイクル的変化に対して、信頼性
の高い半導体チップ搭載用プリント回路板が得られる。
実施例 つぎに、本発明を実施例によって詳しくのべる。
第1図は本発明実施例回路板の適用装置の断面図であ
り、絶縁性基板1を、芳香族ポリアミンアダクト硬化剤
配合のエポキシ樹脂を重量比55〜60%で含浸させたポリ
パラフェニレン3−4′ディフェニルエーテルテレフタ
ラミド紙または布基材板で形成し、この絶縁性基板1上
に、厚さ35μmの銅箔導体2および厚さ5〜7μmの銀
めっき層3を設け、半導体チップ4を接着し、ワイヤ5
で接続したものである。絶縁性基板1上への銅箔導体2
の張り付けは、含浸材のエポキシ樹脂の硬化過程を利用
して、その半硬化状態で貼り合わせ、完全硬化過程で接
着すればよい。また、半導体チップ4の接着は、同チッ
プ裏面側に金層を形成しておき、その金属を介して圧着
することで可能である。また、半導体チップ4の接着
に、芳香族ポリアミンアダクトを硬化剤としたエポキシ
樹脂配合の導電性接着剤を用いることもでき、これによ
ると、銀の移行を抑止する効果がある。さらに、銀めっ
き層3の代わりに、ニッケルまたはニッケルと金との二
重層を用いることができる。
絶縁性基板1の基材であるパラ系アーラミドのポリパラ
フェニレン3−4′ディフェニルエーテルテレフタラミ
ドは、メタ系アーラミドのポリパラフェニレンテレフタ
ラミドより塩素等の不純物の含有量が1〜2桁少ない。
また、このパラ系アーラミド紙は、高い耐熱性をもつ
が、エポキシ樹脂含浸により、絶縁性基板1の耐熱性
は、その含浸材に依存し、たとえば、結晶化温度(Tg)
が125〜150℃となる。しかし、半導体チップ4の接着あ
るいは、ワイヤボンディングの際の短時間の高温なら
ば、約350℃までの耐久性は得られる。
実施例として、芳香族ポリアミンアダクト硬化剤配合エ
ポキシ樹脂含浸(含浸率60重量%)のパラ系アーラミド
基材基板1上に、35μmの銅箔2を張り付け、これに、
銀めっき層3を介して、半導体チップ(チップサイズ:4
×4mm)4を接着したもので、その温度サイクル(−65
℃〜150℃)および温度サイクル(120℃,100%〜120
℃,ドライ)の各テストを行ったところ、基板寸法10×
10cm,厚さ1.6mmの場合、上記温度サイクル:450〜500
回,上記湿度サイクル:100〜150回の耐久性が確認さ
れ、また、基板の厚さを0.4mmになしたもので、温度サ
イクル:200回〜250回,湿度サイクル:75〜125回の耐久
性が得られた。
第2図は、別の実施例のプリント回路板を示す断面図で
ある。このプリント回路板は、芳香族ポリアミンアダク
ト硬化剤配合のエポキシ樹脂を含浸率60重量%で含浸さ
せたパラ系アーラミド繊維紙基材の第1基板21に、厚さ
35μmの銅箔導体23を貼り合わせ、これに、上記第1基
板21と同組織の第2基板22および厚さ35μmの銅箔導体
24を、それぞれ、重ねて貼り合わせたものである。そし
て、第1基板21には、スルーホールを形成し、このスル
ーホールを第2基板22上の銅箔導体24の位置に合わせて
貼り合わせたのち、スルーホールを、芳香族ポリアミン
アダクト硬化剤配合エポキシ樹脂中に銀粉を混合した導
電接着材の塗布によって埋め、導電層25を形成した。こ
の導電層25の形成は、金属マスクを使って、印刷形成す
ることができる。なお、各基板および銅箔の貼り合わせ
の工程ならびにスルーホールの形成工程は、エポキシ樹
脂を、初めに、130℃,30分で半硬化(いわゆる、Bステ
ージ硬化)の状態で行い、これらを重ね合わせたのち
に、160〜165℃,15〜10分の再硬化処理を行うことによ
って、完全硬化(Cステージ硬化)の状態にできる。ま
た、塗布導電層25の硬化条件も、基板形成時とほとんど
同じでよいが、流動性を考慮すると、150℃,30分程度の
低温、長時間を採用するのが適当である。
第3図は、四層配線をもつ積層基板構造の実施例プリン
ト回路板の断面図である。この実施例構成で、第1,第2
および第3基板31,32および33は、いずれも、ポリパラ
フェニレン3−4′ディフェニルエーテルテレフタラミ
ド繊維紙に、芳香族ポリアミンアダクト硬化剤配合のエ
ポキシ樹脂を55〜60重量%に含浸させた、厚さ0.1〜1.0
mmの構成物であり、導体層34,35,36,37は、厚さ35μm
あるいは70μmの銅箔で形成される。また、互いの導体
層を接続するためのスルーホール導電層38,39は、芳香
族ポリアミン硬化剤配合エポキシ樹脂に銀分混合の導電
性接着剤の塗布層で形成される。なお、この導電層の抵
抗率は12〜15mΩ/□であった。
この実施例構成は、所望の多層配線を得るのに適し、耐
熱性,耐湿性にすぐれたものである。
発明の効果 本発明によれば、芳香族ポリアミンアダクト硬化剤配合
エポキシ樹脂含浸ポリパラフェニレン3−4′ディフェ
ニルエーテルテレフタラミド基材を用いて、プリント回
路板を構成したことにより、耐熱性,耐湿性のよいもの
が実現され、とくに、同基板上に半導体チップを直接搭
載しても、両者の温度伸縮率が同等なため、熱的破損が
避けられる。また、本発明のプリント回路板は、銀の移
行性をも十分に抑止する効果があり、多層構造で、高密
度配線構造を採用して、その配線間相互の影響を抑制し
て、高度の信頼性を達成することができる。
【図面の簡単な説明】
第1図〜第3図は本発明の各実施例プリント回路板の断
面図である。 1,21,22,31,32,33……エポキシ樹脂含浸パラ系アーラミ
ド基材基板、2,23,24,34〜37……銅箔導体。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−35593(JP,A) 特開 平3−91988(JP,A) 特開 平1−241195(JP,A) 特開 昭62−250689(JP,A) 特開 昭59−175184(JP,A) 特開 昭62−165393(JP,A) 特開 昭63−107091(JP,A) 特開 昭63−233593(JP,A) 特開 昭58−178905(JP,A)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】ポリパラフェニレン3−4′ディフェニル
    エーテルテレフタラミド基材にエポキシ樹脂を55〜60重
    量%の割合で含浸させ、表面に導体層を被着し、前記導
    体層の一部に半導体チップが搭載される半導体チップ搭
    載用プリント回路板。
  2. 【請求項2】片面または両面に導体層およびスルーホー
    ルを有する第1の基材をエポキシ樹脂含浸のポリパラフ
    ェニレン3−4′ディフェニルエーテルテレフタラミド
    基材で構成し、前記第1の基板を、少なくとも一面に導
    体層を有する第2の基板に重ね、前記第1の基板上の導
    体層と前記第2の基板上の導体層とをエポキシ樹脂系導
    電塗布層で導電接続した半導体チップ搭載用プリント回
    路板。
JP63068585A 1988-03-23 1988-03-23 半導体チップ搭載用プリント回路板 Expired - Fee Related JPH0793478B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63068585A JPH0793478B2 (ja) 1988-03-23 1988-03-23 半導体チップ搭載用プリント回路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63068585A JPH0793478B2 (ja) 1988-03-23 1988-03-23 半導体チップ搭載用プリント回路板

Publications (2)

Publication Number Publication Date
JPH01241194A JPH01241194A (ja) 1989-09-26
JPH0793478B2 true JPH0793478B2 (ja) 1995-10-09

Family

ID=13378017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63068585A Expired - Fee Related JPH0793478B2 (ja) 1988-03-23 1988-03-23 半導体チップ搭載用プリント回路板

Country Status (1)

Country Link
JP (1) JPH0793478B2 (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6235593A (ja) * 1985-08-09 1987-02-16 東芝ケミカル株式会社 回路用金属基板

Also Published As

Publication number Publication date
JPH01241194A (ja) 1989-09-26

Similar Documents

Publication Publication Date Title
KR100639083B1 (ko) 이방도전성 접착필름
US6359235B1 (en) Electrical device mounting wiring board and method of producing the same
US6939738B2 (en) Component built-in module and method for producing the same
TW448709B (en) Low-thermal expansion circuit board and multilayer circuit board
JPH1145955A (ja) 素子内蔵多層配線基板およびその製造方法
JPH09116273A (ja) 多層回路基板及びその製造方法
CN101112140A (zh) 多层印刷线路基板及其制造方法
JPH07297560A (ja) 多層プリント配線基板およびその実装構造体
US20090294160A1 (en) Method of making printed wiring board and electrically-conductive binder
US7943001B2 (en) Process for producing multilayer board
JPS63310581A (ja) フイルム体及びそれを用いた素子並びにその製造方法
JP2000243864A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3440174B2 (ja) 多層プリント配線基板とその製造方法
JP2000068620A (ja) 回路基板及びその製造方法
JP3554249B2 (ja) 接着材およびこれを用いた電子部品
JP3605313B2 (ja) 配線基板およびその製造方法
JP3465629B2 (ja) 電子部品実装回路基板
JPH02164096A (ja) 多層電子回路基板とその製造方法
JPH01241194A (ja) 半導体チップ搭載用プリント回路板
JP2004228521A (ja) 配線基板およびその製造方法
JPH0738492B2 (ja) フレキシブル配線基板
JPS59215753A (ja) 回路部品の封止方法
JP3099767B2 (ja) 電子部品組立体およびその製造方法
JP2918994B2 (ja) 回路基板及び多層回路基板の製造方法
JPH06181268A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees