JPH0793576B2 - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0793576B2 JPH0793576B2 JP62123731A JP12373187A JPH0793576B2 JP H0793576 B2 JPH0793576 B2 JP H0793576B2 JP 62123731 A JP62123731 A JP 62123731A JP 12373187 A JP12373187 A JP 12373187A JP H0793576 B2 JPH0793576 B2 JP H0793576B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- frequency divider
- variable frequency
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相同期過程を高速に行なう位相同期ループ回
路を有する周波数シンセサイザに関するものである。
路を有する周波数シンセサイザに関するものである。
携帯形電話機を実現するためには、その消費電力を低減
する必要があるが、中でも周波数シンセサイザの低消費
電力化は重要な課題である。そのためには、回路構成上
の低消費電力化だけでなく間欠動作のような回路動作上
からの低消費電力化も不可欠である。
する必要があるが、中でも周波数シンセサイザの低消費
電力化は重要な課題である。そのためには、回路構成上
の低消費電力化だけでなく間欠動作のような回路動作上
からの低消費電力化も不可欠である。
しかし、従来の間欠制御周波数シンセサイザは間欠動作
において、その電源供給をオフからオンに切り替えると
きに周波数の変動を伴なう欠点があった。
において、その電源供給をオフからオンに切り替えると
きに周波数の変動を伴なう欠点があった。
従来、この変動を抑えるための回路がいくつか提案され
ている。しかし、それらの回路は周波数変動を低く抑え
るのみであったため、後述する間欠PLL動作のように位
相同期制御を間欠動作させて安定な信号を常に得たい場
合には適さない等、低消費電力化への応用としては不十
分な面があった。
ている。しかし、それらの回路は周波数変動を低く抑え
るのみであったため、後述する間欠PLL動作のように位
相同期制御を間欠動作させて安定な信号を常に得たい場
合には適さない等、低消費電力化への応用としては不十
分な面があった。
以下に従来技術について詳細に説明する。
第１図は従来の間欠動作用周波数シンセサイザの基本構
成を示すブロック図である。
成を示すブロック図である。
同図に示すように、電圧制御発振器51（図においてはVC
Oと記載）の出力を可変分周器52で分周し、その出力信
号の位相を基準発振器53の出力信号の位相と位相比較器
54で比較し、その位相誤差信号をループフィルタ55で平
滑化して電圧制御発振器51の入力としている。
Oと記載）の出力を可変分周器52で分周し、その出力信
号の位相を基準発振器53の出力信号の位相と位相比較器
54で比較し、その位相誤差信号をループフィルタ55で平
滑化して電圧制御発振器51の入力としている。
本構成においては、このように位相同期ループ（PLL）
を形成しているため、上記位相誤差信号が少なくなるよ
うに制御され、電圧制御発振器からは安定した周波数の
出力信号が得られる。
を形成しているため、上記位相誤差信号が少なくなるよ
うに制御され、電圧制御発振器からは安定した周波数の
出力信号が得られる。
このような回路についての間欠動作の種類は以下の２種
類に分けられる。
類に分けられる。
間欠PLL動作：電圧制御発振器51の動作は継続し、そ
の他の回路は制御回路58が電源スイッチ59（図において
はSWと記載）を制御して電源57からの電源を間欠的に供
給することにより間欠動作を行なう。
の他の回路は制御回路58が電源スイッチ59（図において
はSWと記載）を制御して電源57からの電源を間欠的に供
給することにより間欠動作を行なう。
間欠信号動作：電圧制御発振器も含めた全回路の電源
を制御回路58が電源スイッチ59を制御することにより間
欠的に供給する。
を制御回路58が電源スイッチ59を制御することにより間
欠的に供給する。
上記両者よも間欠動作の制御方法は同じである。第２図
にその手順を示す。
にその手順を示す。
まず、各回路の電源をオフにするときループフィルタ55
に充電されている電圧制御発振器51の制御電圧を保持す
るため、ループフィルタ55と位相比較器54との間に設け
たスイッチ回路56によって位相比較器54からの信号を遮
断する。次に、電源を一定期間オフ状態にする。この間
に電圧制御発振器51以外の電源をオフにすれば、それは
間欠PLL動作となり、電圧制御発振器51も含めて全回路
の電源をオフにすれば、それは間欠信号動作となる。
に充電されている電圧制御発振器51の制御電圧を保持す
るため、ループフィルタ55と位相比較器54との間に設け
たスイッチ回路56によって位相比較器54からの信号を遮
断する。次に、電源を一定期間オフ状態にする。この間
に電圧制御発振器51以外の電源をオフにすれば、それは
間欠PLL動作となり、電圧制御発振器51も含めて全回路
の電源をオフにすれば、それは間欠信号動作となる。
次に、電源をオンした後に、スイッチ回路56を閉じて位
相比較器54からの信号をループフィルタ55へ伝達する。
このとき、可変分周器52の出力信号の位相と基準発振器
53の出力信号の位相との間に位相差が存在するとスイッ
チ回路56を閉じたときに、位相誤差信号によってループ
フィルタ55に充電されていた電圧制御発振器51の制御電
圧が変動する。
相比較器54からの信号をループフィルタ55へ伝達する。
このとき、可変分周器52の出力信号の位相と基準発振器
53の出力信号の位相との間に位相差が存在するとスイッ
チ回路56を閉じたときに、位相誤差信号によってループ
フィルタ55に充電されていた電圧制御発振器51の制御電
圧が変動する。
従って、スイッチ回路56を閉じる前に可変分周器52の出
力信号の位相を基準発振器53の出力信号の位相と一致さ
せる必要がある。
力信号の位相を基準発振器53の出力信号の位相と一致さ
せる必要がある。
この方法として主に、次の２種類がある。
すなわち、その一つは、位相が一致したことを検出して
スイッチ回路56を閉じる方法であり、他の一つは、位相
を一致させる移相回路を制御してスイッチ回路が閉じる
方法である。
スイッチ回路56を閉じる方法であり、他の一つは、位相
を一致させる移相回路を制御してスイッチ回路が閉じる
方法である。
前者の方法は位相が一致した瞬間を検出することが難し
いので、一定の許容位相誤差を与えて検出信号を得やす
くしている。
いので、一定の許容位相誤差を与えて検出信号を得やす
くしている。
実際の例として、800MHz帯周波数シンセサイザ（位相比
較周波数は25kHz）では約6nsecの許容誤差範囲内で位相
を一致させることができる。
較周波数は25kHz）では約6nsecの許容誤差範囲内で位相
を一致させることができる。
一方、後者の方法は、例えば基準発振器53の出力信号の
エッジで可変分周器52のリセットを解除して分周動作を
開始させる方法である。この場合の位相誤差は入力信号
の１周期であるため800MHz帯周波数シンセサイザでは約
1.3nsecである。しかし、この方法は制御回路に遅延を
伴なうとその分が位相誤差に加算される。この位相誤差
を相殺するためにリセット解除後の可変分周器の分周数
を制御する方法がある。
エッジで可変分周器52のリセットを解除して分周動作を
開始させる方法である。この場合の位相誤差は入力信号
の１周期であるため800MHz帯周波数シンセサイザでは約
1.3nsecである。しかし、この方法は制御回路に遅延を
伴なうとその分が位相誤差に加算される。この位相誤差
を相殺するためにリセット解除後の可変分周器の分周数
を制御する方法がある。
第３図は上述した位相誤差を相殺するためにリセット解
除後の可変分周器の分周数を制御する従来の制御を示す
タイムチャートである。
除後の可変分周器の分周数を制御する従来の制御を示す
タイムチャートである。
同図において、基準信号（基準発振器の出力信号）の立
ち下がりを検出すると、可変分周器のリセットが解除さ
れ分周動作が開始される。このとき可変分周器の出力信
号の第１周期目のみ上記遅延量を相殺できる分周数ｎで
分周し、第２周期目以後はチャネル設定用の分周数Ｎで
分周する。
ち下がりを検出すると、可変分周器のリセットが解除さ
れ分周動作が開始される。このとき可変分周器の出力信
号の第１周期目のみ上記遅延量を相殺できる分周数ｎで
分周し、第２周期目以後はチャネル設定用の分周数Ｎで
分周する。
この方法によれば、遅延量に関わらずそれを操作できる
分周数ｎを設定すれば入力信号の１周期の精度で位相を
合わせることが可能となる。しかし、この遅延量は製品
のバラツキや温度変動、電圧変動によって変化する恐れ
があるため、分周数ｎが一定値に設定されていると位相
誤差が大きくなり、周波数を変動させる欠点があった。
分周数ｎを設定すれば入力信号の１周期の精度で位相を
合わせることが可能となる。しかし、この遅延量は製品
のバラツキや温度変動、電圧変動によって変化する恐れ
があるため、分周数ｎが一定値に設定されていると位相
誤差が大きくなり、周波数を変動させる欠点があった。
本発明は、上述した従来の周波数シンセサイザにおける
欠点を解決し、位相同期ループを再形成するときの位相
同期を極めて速く確立し、周波数変動を少なくするよう
にした周波数シンセサイザを提供することを目的として
いる。
欠点を解決し、位相同期ループを再形成するときの位相
同期を極めて速く確立し、周波数変動を少なくするよう
にした周波数シンセサイザを提供することを目的として
いる。
本発明によれば上述の目的は前記特許請求の範囲に記載
した手段により達成される。
した手段により達成される。
すなわち、本発明による周波数シンセサイザは、 （ｉ）基準発振器の出力信号の位相と可変分周器の出力
信号の位相との間の位相誤差信号がループフィルタに伝
達されるのを遮断し、ループフィルタ内に充電されてい
る電圧制御発振器の制御電圧を保持する機能と、 （ii）基準発振器の出力信号の位相と可変分周器の出力
信号の位相との間の位相差を検出する位相差検出機能
と、 （iii）可変分周器の内部状態をリセットした後、基準
発振器の出力信号のエッジを検出して可変分周器のリセ
ットを解除し第１周期目のみn1分周動作を行ない、第２
周期目以降は一定の周期にわたりＮ分周動作させ、この
分周をしている間に位相差検出回路によって基準発振器
の出力位相に対する可変分周器のＮ分周出力位相の位相
差を検出し、その結果に従って可変分周器の分周数niに
n2を設定する位相差検出操作と、 （iv）位相比較器からの位相誤差信号を遮断して電圧制
御発振器の制御電圧をループフィルタに保持した後に、
（iii）に述べた位相差検出操作を基準発振器の出力信
号の位相と可変分周器の出力信号の位相との間の位相差
が規定値より小さくなるまで繰り返し、その最後の位相
差検出操作の直後、つまり位相差が予め定めた値以下に
なったとき、スイッチ回路を接続して閉ループを検出す
るように制御する機能とを備えたものである。
信号の位相との間の位相誤差信号がループフィルタに伝
達されるのを遮断し、ループフィルタ内に充電されてい
る電圧制御発振器の制御電圧を保持する機能と、 （ii）基準発振器の出力信号の位相と可変分周器の出力
信号の位相との間の位相差を検出する位相差検出機能
と、 （iii）可変分周器の内部状態をリセットした後、基準
発振器の出力信号のエッジを検出して可変分周器のリセ
ットを解除し第１周期目のみn1分周動作を行ない、第２
周期目以降は一定の周期にわたりＮ分周動作させ、この
分周をしている間に位相差検出回路によって基準発振器
の出力位相に対する可変分周器のＮ分周出力位相の位相
差を検出し、その結果に従って可変分周器の分周数niに
n2を設定する位相差検出操作と、 （iv）位相比較器からの位相誤差信号を遮断して電圧制
御発振器の制御電圧をループフィルタに保持した後に、
（iii）に述べた位相差検出操作を基準発振器の出力信
号の位相と可変分周器の出力信号の位相との間の位相差
が規定値より小さくなるまで繰り返し、その最後の位相
差検出操作の直後、つまり位相差が予め定めた値以下に
なったとき、スイッチ回路を接続して閉ループを検出す
るように制御する機能とを備えたものである。
上述のように、本発明の周波数シンセサイザは、従来の
周波数シンセサイザとは、位相差検出操作を有するこ
と、および、上記位相差検出操作によって基準発振器の
出力信号の位相と可変分周器の出力信号の位相差を規定
値以下に制御する機能を有することの２点において、異
なる。
周波数シンセサイザとは、位相差検出操作を有するこ
と、および、上記位相差検出操作によって基準発振器の
出力信号の位相と可変分周器の出力信号の位相差を規定
値以下に制御する機能を有することの２点において、異
なる。
第４図は、本発明の一実施例のブロック図であって、１
は電圧制御発振器（図においてはVCOと記載）、２は可
変分周器、３は基準発振器、４は位相比較器、５はルー
プフィルタ、６はスイッチ回路、７は位相差検出回路、
８は制御回路、９は電源、10は電源スイッチ（図におい
てはSWと記載）を表わしている。
は電圧制御発振器（図においてはVCOと記載）、２は可
変分周器、３は基準発振器、４は位相比較器、５はルー
プフィルタ、６はスイッチ回路、７は位相差検出回路、
８は制御回路、９は電源、10は電源スイッチ（図におい
てはSWと記載）を表わしている。
可変分周器２はリセット解除後第１周期目のみniで分周
動作を行ない第２周期目以後はＮ分周動作を行なうリセ
ット機能を備えている。位相差検出回路７は基準発振器
３の出力信号の位相と可変分周器２の出力信号の位相と
の間の位相差を検出する回路である。
動作を行ない第２周期目以後はＮ分周動作を行なうリセ
ット機能を備えている。位相差検出回路７は基準発振器
３の出力信号の位相と可変分周器２の出力信号の位相と
の間の位相差を検出する回路である。
第５図は、第４図に示した実施例の動作の例を示すタイ
ムチャートである。
ムチャートである。
以下、第４図および第５図に基づいて、その動作を説明
する。
する。
本実施例の回路においてスイッチ回路６を閉じてループ
を形成するとき、出力する発振周波数に対応する電圧制
御発振器１の制御電圧をループフィルタ５に保持する。
これは電圧制御を外部から充電するか、あるいは１度位
相同期ループを形成した後にループを開いて制御電圧を
保持することによっても実現できる。
を形成するとき、出力する発振周波数に対応する電圧制
御発振器１の制御電圧をループフィルタ５に保持する。
これは電圧制御を外部から充電するか、あるいは１度位
相同期ループを形成した後にループを開いて制御電圧を
保持することによっても実現できる。
次に、ループを閉じる前に第１回目の位相差検出操作に
おいて前記分周数niとしてn1を設定し可変分周器２の内
部状態をリセットした後、基準発振器３の出力のエッジ
を検出して可変分周器２のリセットを解除し、第１周期
目のみn1分周動作を行ない、第２周期目以降は一定周期
にわたりＮ分周動作させる。ここでの周期とは、可変分
周器出力信号の周期のことである。
おいて前記分周数niとしてn1を設定し可変分周器２の内
部状態をリセットした後、基準発振器３の出力のエッジ
を検出して可変分周器２のリセットを解除し、第１周期
目のみn1分周動作を行ない、第２周期目以降は一定周期
にわたりＮ分周動作させる。ここでの周期とは、可変分
周器出力信号の周期のことである。
この分周動作をしている間に位相差検出回路７によって
基準発振器３の出力位相に対する可変分周器２のＮ分周
出力位相の位相差を検出する。位相差が規定値以上なら
ば可変分周器２の分周数niをn2に設定し直し、続いて第
２回目の位相差検出操作に移る。
基準発振器３の出力位相に対する可変分周器２のＮ分周
出力位相の位相差を検出する。位相差が規定値以上なら
ば可変分周器２の分周数niをn2に設定し直し、続いて第
２回目の位相差検出操作に移る。
すなわち、再び、可変分周器２をリセットした後に第１
回目と同様の操作を行なう。また、位相差が規定値以上
ならば可変分周器２の分周数niにn3を設定し、同様に操
作する。
回目と同様の操作を行なう。また、位相差が規定値以上
ならば可変分周器２の分周数niにn3を設定し、同様に操
作する。
以上の操作を基準発振器３の出力信号の位相と可変分周
器２の出力信号の位相との間の位相差が規定値より小さ
くなるまで繰り返し行ない、その最後の位相差検出操作
の直後にスイッチ回路６を閉じて閉ループを形成する。
器２の出力信号の位相との間の位相差が規定値より小さ
くなるまで繰り返し行ない、その最後の位相差検出操作
の直後にスイッチ回路６を閉じて閉ループを形成する。
最後の位相差検出操作において位相差は可変分周器２の
入力信号の１周期以下になるため、その直後に閉ループ
を形成した場合、周波数の変動はほとんど発生せずに位
相同期ループが確立する。その後の電源の間欠動作にお
いて、位相差検出回路７の位相差出力が規定値より大き
くならない限り可変分周器の分周数ｎは最後の位相差検
出操作の値を保持する。
入力信号の１周期以下になるため、その直後に閉ループ
を形成した場合、周波数の変動はほとんど発生せずに位
相同期ループが確立する。その後の電源の間欠動作にお
いて、位相差検出回路７の位相差出力が規定値より大き
くならない限り可変分周器の分周数ｎは最後の位相差検
出操作の値を保持する。
リセット解除後、第１周期目のみniで分周動作を行ない
第２周期目以後はＮ分周動作を行なう可変分周器２の構
成の例を第６図（ａ）に、また、その動作を説明するタ
イムチャートを（ｂ）に示す。
第２周期目以後はＮ分周動作を行なう可変分周器２の構
成の例を第６図（ａ）に、また、その動作を説明するタ
イムチャートを（ｂ）に示す。
同図（ａ）において、可変分周器12は、出力信号の立ち
上がりで分周数データ端子11に設定された分周数を分周
器内に読み込む。そのため、リセットを解除する前に分
周数ｎを分周数データ端子11に設定すれば、リセット解
除後の最初の入力クロックで分周出力信号が立ち上が
り、かつ同時に分周数ｎを分周器内に読み込む。そして
第１周期目はｎ分周動作を行なう。このとき、この第１
周期目の分周出力信号の立ち上がり以後にチャネル設定
用分周数Ｎを分周数データ端子11に設定すれば、可変分
周器12は、第２周期目の立ち上がりで分周数Ｎを読み込
み、以後はＮ分周動作する。
上がりで分周数データ端子11に設定された分周数を分周
器内に読み込む。そのため、リセットを解除する前に分
周数ｎを分周数データ端子11に設定すれば、リセット解
除後の最初の入力クロックで分周出力信号が立ち上が
り、かつ同時に分周数ｎを分周器内に読み込む。そして
第１周期目はｎ分周動作を行なう。このとき、この第１
周期目の分周出力信号の立ち上がり以後にチャネル設定
用分周数Ｎを分周数データ端子11に設定すれば、可変分
周器12は、第２周期目の立ち上がりで分周数Ｎを読み込
み、以後はＮ分周動作する。
ここで用いる位相差検出回路の一例を第７図に示す。こ
れはすでに公知の回路で、９個のナンド回路13によって
構成されており、入力信号ＡおよびＢの位相を比較し、
その状態を出力する。
れはすでに公知の回路で、９個のナンド回路13によって
構成されており、入力信号ＡおよびＢの位相を比較し、
その状態を出力する。
例えば入力信号Ａの位相が入力信号Ｂの位相より進んで
いる場合、第８図（ａ）に示すように端子Ｘに進み信号
が出力され、遅れている場合は同図（ｂ）に示すよう
に、端子Ｙに遅れ信号が出力される。
いる場合、第８図（ａ）に示すように端子Ｘに進み信号
が出力され、遅れている場合は同図（ｂ）に示すよう
に、端子Ｙに遅れ信号が出力される。
また、両者の位相が一致している場合は、どちらの信号
も出力されない。
も出力されない。
この回路によって基準発振器の出力信号を入力信号Ａ、
可変分周器の出力信号を入力信号Ｂとすれば可変分周器
の出力信号の位相が基準発振器の出力信号の位相に比べ
て進んでいるか遅れているかを検出できる。
可変分周器の出力信号を入力信号Ｂとすれば可変分周器
の出力信号の位相が基準発振器の出力信号の位相に比べ
て進んでいるか遅れているかを検出できる。
従って、これを本発明に用いると、第１回目の位相差検
出操作で可変分周器の分周数niに任意の分周数n1を設定
した後、第２回目の位相差検出操作において、可変分周
器の出力信号の位相が基準発振器のそれに比べて進んで
いることを検出した場合は、niにn1より大きなn2を設定
する。一方、遅れていることを検出した場合は、niにn1
より小さなn2を設定する。
出操作で可変分周器の分周数niに任意の分周数n1を設定
した後、第２回目の位相差検出操作において、可変分周
器の出力信号の位相が基準発振器のそれに比べて進んで
いることを検出した場合は、niにn1より大きなn2を設定
する。一方、遅れていることを検出した場合は、niにn1
より小さなn2を設定する。
niの設定法は、ｎを少しずつ増減させる方法や変化量を
変えてniの収束を速くする方法が考えられる。いずれの
場合も進み位相になるｎと遅れ位相になるｎとの間に次
のｎを設定するように制御すれば唯一の値に収束する。
このとき、実際の位相差は可変分周器の入力信号の１周
期以下になる。800MHz帯周波数シンセサイザでは約1.3n
secである。
変えてniの収束を速くする方法が考えられる。いずれの
場合も進み位相になるｎと遅れ位相になるｎとの間に次
のｎを設定するように制御すれば唯一の値に収束する。
このとき、実際の位相差は可変分周器の入力信号の１周
期以下になる。800MHz帯周波数シンセサイザでは約1.3n
secである。
ｎの設定において、収束時間の高速化のためｎの設定に
±１の許容誤差を与えても位相差は十分小さく周波数変
動はほとんど生じない。また、本位相差検出回路を用い
てniの収束実験を行なった結果、唯一のｎに収束するこ
とを確認した。
±１の許容誤差を与えても位相差は十分小さく周波数変
動はほとんど生じない。また、本位相差検出回路を用い
てniの収束実験を行なった結果、唯一のｎに収束するこ
とを確認した。
なお、スイッチ回路６は位相比較器として第９図に示す
ように公知の位相比較器14とチャージポンプ15を組み合
わせた回路を利用することによって実現できる。
ように公知の位相比較器14とチャージポンプ15を組み合
わせた回路を利用することによって実現できる。
例えば、（ａ）に示すように位相比較器14とチャージポ
ンプ15の間に制御回路16を挿入し、チャージポンプ15の
出力をハイインピーダンスにする方法や、（ｂ）に示す
ようにリセット機能付き位相比較器17を用いることによ
り、位相比較器の内部状態をリセットしてその出力信号
でチャージポンプ15の出力をハイインピーダンスにする
方法が考えられる。
ンプ15の間に制御回路16を挿入し、チャージポンプ15の
出力をハイインピーダンスにする方法や、（ｂ）に示す
ようにリセット機能付き位相比較器17を用いることによ
り、位相比較器の内部状態をリセットしてその出力信号
でチャージポンプ15の出力をハイインピーダンスにする
方法が考えられる。
本実施例の動作を確認するため80MHz帯周波数シンセサ
イザで間欠動作の実験を行なった。
イザで間欠動作の実験を行なった。
第10図はその実験結果について説明する図であって、可
変分周器と基準発振器の電源を間欠動作する間欠PLL動
作を行なったときの周波数変動を示している。
変分周器と基準発振器の電源を間欠動作する間欠PLL動
作を行なったときの周波数変動を示している。
本実施例を使用しない場合、同図（ａ）に示すように電
源の供給時に周波数が大きく変動しているが、本実施例
を使用した場合は（ｂ）に示すように周波数変動はほと
んど生じていない。
源の供給時に周波数が大きく変動しているが、本実施例
を使用した場合は（ｂ）に示すように周波数変動はほと
んど生じていない。
このように本発明は当初の目的どおり動作することがわ
かる。
かる。
この実施例を用いて電源を繰り返してオン／オフすると
きの例を第11図に示す。
きの例を第11図に示す。
連続してループを開閉する場合、まずスイッチ回路を開
いてループを開く直前の電圧制御発振器の制御電圧をル
ープフィルタに保持する。電源の間欠動作を行なう場合
はこの間に回路の電源を一定期間オフ状態にする。次
に、スイッチ回路を接続してループを閉じるまえに先の
実施例の動作の説明で述べた位相差検出操作を一回以上
行ない可変分周器の分周数ｎを設定する。以後のループ
開閉動作においても前記と同様の操作を行ない基準発振
器の出力位相と前記可変分周器の出力位相の位相差が規
定値より常に小さくなるように制御する。
いてループを開く直前の電圧制御発振器の制御電圧をル
ープフィルタに保持する。電源の間欠動作を行なう場合
はこの間に回路の電源を一定期間オフ状態にする。次
に、スイッチ回路を接続してループを閉じるまえに先の
実施例の動作の説明で述べた位相差検出操作を一回以上
行ない可変分周器の分周数ｎを設定する。以後のループ
開閉動作においても前記と同様の操作を行ない基準発振
器の出力位相と前記可変分周器の出力位相の位相差が規
定値より常に小さくなるように制御する。
特に、最後のｎを設定し間欠動作を開始した後、温度変
動や電圧変動等で基準発振器の出力信号の位相と可変分
周器の出力信号の位相との間に規定値以上の位相差が生
じた場合、本例に示すように制御して前記位相差が常に
規定値以下になるようにする。
動や電圧変動等で基準発振器の出力信号の位相と可変分
周器の出力信号の位相との間に規定値以上の位相差が生
じた場合、本例に示すように制御して前記位相差が常に
規定値以下になるようにする。
以上説明したように本発明は、ループを形成するとき、
出力する発振周波数に対応する電圧制御発振器の制御電
圧をループフィルタに保持し、前記ループを閉じる前
に、可変分周器の分周数niにn1を設定し前記可変分周器
の内部状態をリセットした後、前記基準発振器の出力の
エッジを検出して前記可変分周器のリセットを解除し第
１周期目のみn1分周動作を行ない、第２周期目以降は一
定の周期にわたりＮ分周動作させ、その直後にループを
閉じる周波数シンセサイザにおいて、リセット解除直後
のＮ分動作中に位相差検出回路によって基準発振器の出
力位相に対する前記可変分周器のＮ分周出力位相の位相
差を検出し、その結果に従って前記可変分周器の分周数
niにn2を設定し、続いて第２回目の位相差検出操作とし
て前記可変分周器をリセットした後に第１回目と同様の
操作を行ない、さらにその後においても前記基準発振器
の出力位相と前記可変分周器の出力位相の位相差が規定
値より小さくなるまで同様の操作を行ないその最後の位
相差検出操作の直後に閉ループを形成するように構成
し、さらに間欠動作中においても位相差検出操作を行な
い前記位相差が常に規定値以下になるように構成してい
る。
出力する発振周波数に対応する電圧制御発振器の制御電
圧をループフィルタに保持し、前記ループを閉じる前
に、可変分周器の分周数niにn1を設定し前記可変分周器
の内部状態をリセットした後、前記基準発振器の出力の
エッジを検出して前記可変分周器のリセットを解除し第
１周期目のみn1分周動作を行ない、第２周期目以降は一
定の周期にわたりＮ分周動作させ、その直後にループを
閉じる周波数シンセサイザにおいて、リセット解除直後
のＮ分動作中に位相差検出回路によって基準発振器の出
力位相に対する前記可変分周器のＮ分周出力位相の位相
差を検出し、その結果に従って前記可変分周器の分周数
niにn2を設定し、続いて第２回目の位相差検出操作とし
て前記可変分周器をリセットした後に第１回目と同様の
操作を行ない、さらにその後においても前記基準発振器
の出力位相と前記可変分周器の出力位相の位相差が規定
値より小さくなるまで同様の操作を行ないその最後の位
相差検出操作の直後に閉ループを形成するように構成
し、さらに間欠動作中においても位相差検出操作を行な
い前記位相差が常に規定値以下になるように構成してい
る。
従って温度変動や電圧変動が生じても常に位相同期ルー
プの位相同期過程が極めて高速に確立し、周波数変動が
少ないという効果がある。
プの位相同期過程が極めて高速に確立し、周波数変動が
少ないという効果がある。
すなわち、周波数シンセサイザを間欠動作させるための
実用的な方法であり、周波数シンセサイザの低消費電力
化を達成できる。
実用的な方法であり、周波数シンセサイザの低消費電力
化を達成できる。
また、位相比較器からループフィルタへの入力を遮断し
ている間に他の発振周波数に対応する電圧制御発振器の
制御電圧をループフィルタに高速充電し、かつその周波
数に対応する可変分周器の分周数Ｎを設定すれば高速チ
ャネル切り替えが可能である。
ている間に他の発振周波数に対応する電圧制御発振器の
制御電圧をループフィルタに高速充電し、かつその周波
数に対応する可変分周器の分周数Ｎを設定すれば高速チ
ャネル切り替えが可能である。
また、本発明の制御回路は全てディジタルICで構成でき
るのでLSI化が容易に行なえる利点がある。
るのでLSI化が容易に行なえる利点がある。
第１図は従来の間欠動作用の周波数シンセサイザの基本
構成を示すブロック図、第２図は間欠動作の手順を示す
図、第３図は従来の制御を示すタイムチャート、第４図
は本発明の一実施例のブロック図、第５図は実施例の動
作の例を示すタイムチャート、第６図は可変分周器構成
の例とその動作を示すタイムチャート、第７図は位相差
検出回路の構成の例を示す図、第８図は位相差検出回路
の入力信号と出力信号の関係を示す図、第９図はスイッ
チ回路の構成の例を示す図、第10図は間欠動作の実験結
果の周波数変動を示す図、第11図は本発明の実施例の電
源を繰り返しオン／オフする場合の制御方法を示す図で
ある。 １……電圧制御発振器,2,12……可変分周器、３……基
準発振器、4,14……位相比較器、５……ループフィル
タ、６……スイッチ回路、７……位相差検出回路、8,16
……制御回路、９……電源、10……電源スイッチ、11…
…分周数データ端子、13……ナンド回路、15……チャー
ジポンプ、17……リセット機能付き位相比較器
構成を示すブロック図、第２図は間欠動作の手順を示す
図、第３図は従来の制御を示すタイムチャート、第４図
は本発明の一実施例のブロック図、第５図は実施例の動
作の例を示すタイムチャート、第６図は可変分周器構成
の例とその動作を示すタイムチャート、第７図は位相差
検出回路の構成の例を示す図、第８図は位相差検出回路
の入力信号と出力信号の関係を示す図、第９図はスイッ
チ回路の構成の例を示す図、第10図は間欠動作の実験結
果の周波数変動を示す図、第11図は本発明の実施例の電
源を繰り返しオン／オフする場合の制御方法を示す図で
ある。 １……電圧制御発振器,2,12……可変分周器、３……基
準発振器、4,14……位相比較器、５……ループフィル
タ、６……スイッチ回路、７……位相差検出回路、8,16
……制御回路、９……電源、10……電源スイッチ、11…
…分周数データ端子、13……ナンド回路、15……チャー
ジポンプ、17……リセット機能付き位相比較器
Claims (1)
- 【請求項１】電圧制御発振器と、該電圧制御発振器の出
力を入力としリセット解除後の分周出力の第１周期目の
み分周数niで分周動作を行ない第２周期目以後はＮ分周
動作を行なう可変分周器と、該可変分周器の出力信号の
位相と基準発振器の出力信号の位相を比較する位相比較
器と、該位相比較器の出力を平滑して前記電圧制御発振
器へ入力するループフィルタと、該ループフィルタに入
力される前記位相比較器の位相誤差信号を遮断するスイ
ッチ回路によってループが形成されていて、該ループを
制御するための前記可変分周器の出力信号の位相と前記
基準発振器の出力信号の位相との間の位相差を検出する
位相差検出回路を有し、前記スイッチ回路を遮断状態に
してループを開き、上記回路の全てまたは一部の電源供
給を停止し、該電源供給を再開する場合に、出力する発
振周波数に対応する電圧制御発振器の制御電圧をループ
フィルタに保持し、ループを閉じる前に、第１回目の位
相差検出操作として前記分周数niにn1を設定し前記可変
分周器の内部状態をリセットした後、基準発振器の出力
のエッジを検出して該可変分周器のリセットを解除し第
１周期目のみn1分周動作を行ない、第２周期目以降は一
定の周期にわたりＮ分周動作させ、この分周動作をして
いる間に前記位相差検出回路によって基準発振器の出力
位相に対する可変分周器のＮ分周出力位相の位相差を検
出し、その結果に従って該可変分周器の分周数niにn2を
設定し、続いて第２回目の位相差検出操作として前記可
変分周器をリセットした後に第１回目と同様の操作を行
ない、さらにその後においても同様の動作を行なって、
前記基準発振器の出力位相と前記可変分周器の出力位相
の位相差が規定値より小さくなったとき、閉ループを形
成することを特徴とする周波数シンセサイザ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123731A JPH0793576B2 (ja) | 1987-05-22 | 1987-05-22 | 周波数シンセサイザ |
| CA000555053A CA1290407C (en) | 1986-12-23 | 1987-12-22 | Frequency synthesizer |
| US07/137,129 US5202906A (en) | 1986-12-23 | 1987-12-23 | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same |
| EP87311404A EP0272938B1 (en) | 1986-12-23 | 1987-12-23 | Frequency synthesizer |
| DE3750810T DE3750810T2 (de) | 1986-12-23 | 1987-12-23 | Frequenzsynthetisierer. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62123731A JPH0793576B2 (ja) | 1987-05-22 | 1987-05-22 | 周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63290019A JPS63290019A (ja) | 1988-11-28 |
| JPH0793576B2 true JPH0793576B2 (ja) | 1995-10-09 |
Family
ID=14867954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62123731A Expired - Fee Related JPH0793576B2 (ja) | 1986-12-23 | 1987-05-22 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793576B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10308667A (ja) | 1997-05-02 | 1998-11-17 | Nec Corp | Ｐｌｌ周波数シンセサイザ |
| JPH1168559A (ja) * | 1997-08-20 | 1999-03-09 | Nec Corp | 位相同期ループ回路 |
| JP2010219745A (ja) * | 2009-03-16 | 2010-09-30 | Mitsubishi Electric Corp | データ再生回路 |
-
1987
- 1987-05-22 JP JP62123731A patent/JPH0793576B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63290019A (ja) | 1988-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202906A (en) | Frequency divider which has a variable length first cycle by changing a division ratio after the first cycle and a frequency synthesizer using same | |
| JP2795323B2 (ja) | 位相差検出回路 | |
| EP0202072B1 (en) | Frequency synthesizer | |
| JP2841693B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR19990044392A (ko) | 주파수 신세사이저의 전압 제어식 발진기 동조 범위 제어 방법 및 장치 | |
| JPH10308667A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH0793576B2 (ja) | 周波数シンセサイザ | |
| JPH0435088B2 (ja) | ||
| CN100353673C (zh) | 锁相环频率合成器 | |
| JP2738103B2 (ja) | Ｐｌｌシンセサイザー | |
| JPH0750579A (ja) | 位相同期ループ回路 | |
| US6680628B2 (en) | Method and device for frequency synthesis using a phase locked loop | |
| JP2001144609A (ja) | Ｐｌｌシンセサイザ回路 | |
| US5406229A (en) | Phase locked loop frequency synthesizer with fast frequency switching | |
| JP2657311B2 (ja) | Ｐｌｌ周波数シンセサイザ装置 | |
| JPS62128211A (ja) | 周波数シンセサイザ | |
| JP2710969B2 (ja) | 位相同期ループ装置 | |
| JP2000196448A (ja) | 位相同期回路 | |
| JPH0454019A (ja) | 周波数シンセサイザ | |
| JPS63304720A (ja) | 位相同期化ル−プ回路 | |
| JP2790564B2 (ja) | 周波数シンセサイザ | |
| JPH08223038A (ja) | Ｐｌｌ回路 | |
| JPS5951788B2 (ja) | 位相比較装置 | |
| JP2601096B2 (ja) | 周波数シンセサイザ | |
| JPH1117534A (ja) | Ｐｌｌ回路および制御電圧生成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |