JPH1117534A - Ｐｌｌ回路および制御電圧生成方法 - Google Patents

Abstract

(57)【要約】 【課題】 精度を向上させ、信頼性の高いＰＬＬ回路を
提供する。 【解決手段】 位相比較器５は、分周基準クロック信号
Ｓ２に対して、制御対象クロック信号Ｓ３が進相である
ときには、右ウインドウ信号ＷＲによって形成される右
ウインドウの前縁（目的位相点）と分周基準クロック信
号Ｓ２の基準位相点との位相差に応じた進相エラー信号
Ｅ１を生成し、分周基準クロック信号Ｓ２に対して、制
御対象クロック信号Ｓ３が遅相であるときには、分周基
準クロック信号Ｓ２の基準位相点と左ウインドウ信号Ｗ
Ｌによって形成される左ウインドウの後縁（目的位相
点）との位相差に応じた遅相エラー信号Ｅ１を生成す
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えば、通信機
器やビデオ機器に用いられる位相同期ループ回路（ＰＬ
Ｌ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路）に関
する。

【０００２】

【従来の技術】ＰＬＬ回路は、例えば、携帯電話端末の
ＰＬＬシンセサイザ回路やモーターの回転速度や回転位
相の制御回路など様々な機器の様々な部分に用いられて
いる。このＰＬＬ回路は、電圧制御型可変周波数発振器
（以下、ＶＣＯ（Ｖｏｌｔａｇｅ Ｃｏｎｔｒｏｌｌｅ
ｄ Ｏｓｃｉｌｌａｔｏｒ）という）、位相比較器、ル
ープフィルタなどから構成され、ＶＣＯの出力信号と基
準信号とが、一定の位相関係を有するように制御するも
のである。

【０００３】このように、ＶＣＯの出力信号と基準信号
とが一定の位相関係になることをロックといい、この一
定の位相関係が保たれている状態をロック状態という。
そして、ＰＬＬ回路の中には、迅速かつ正確にＶＣＯの
出力信号と基準信号とをロックさせ、ロック状態を安定
に維持するため、ＶＣＯの出力信号と基準信号との位相
差を検出するための区間（ウインドウ）を設定するよう
にしているものがある。

【０００４】例えば、ＶＣＯの出力信号に基づいて、予
め決められた大きさのウインドウを設定する。このウイ
ンドウ内において、ＶＣＯの出力信号と基準信号との位
相差を検出することができないほど、両信号の位相差が
大きいときには、ＶＣＯの出力信号を基準信号の基準位
相点に急速に引き込むようにする。

【０００５】そして、ＶＣＯの出力信号と基準信号との
位相差が設定したウインドウ内で検出することができる
ようになった後においては、このウインドウ内におい
て、ＶＣＯの出力信号と基準信号との位相差を検出し、
この位相差に応じてＶＣＯを制御する制御電圧を形成す
ることにより、迅速かつ正確に両信号をロックさせると
共に、ロック状態を安定に維持することができるように
している。

【０００６】例えば、図６Ａ、Ｂ、Ｃに示すように、ウ
インドウの中心が、位相差を検出する場合の基準位置と
なる基準信号の基準位相点Ｋと一致するウインドウ信号
Ｗを生成する。そして、ＶＣＯの出力信号をＴ１とした
とき、ウインドウ信号Ｗの前縁から出力信号Ｔ１までの
パルス幅の正のエラー信号Ｓと、出力信号Ｔ１からウイ
ンドウ信号Ｗの後縁までのパルス幅の負のエラー信号を
形成する。

【０００７】例えば、図６Ａに示すように、ＶＣＯの出
力信号が基準信号に対して進相の場合には、正のエラー
信号Ｓのパルス幅が負のエラー信号Ｆのパルス幅より大
きくなるため、ＶＣＯの出力信号は遅れるように制御さ
れ、両信号の位相が一定の関係になるようにされる。

【０００８】また、例えば、図６Ｂに示すように、ＶＣ
Ｏの出力信号が基準信号に対して遅相の場合には、負の
エラー信号Ｆのパルス幅が正のエラー信号Ｓのパルス幅
より大きくなるため、ＶＣＯの出力信号は進められるよ
うに制御され、両信号の位相が一定の関係になるように
される。

【０００９】また、図６Ｃに示すように、ＶＣＯの出力
信号の位相と基準信号の位相とが、一定の位相関係にあ
るとき，すなわちロック状態にあるときには、エラー信
号Ｓ、Ｆのパルス幅は等しくなるので、エラーは零とな
り、ロック状態を維持するように制御される。

【００１０】

【発明が解決しようとする課題】ところで、前述したよ
うに、ウインドウを設定する従来のＰＬＬ回路の場合に
は、図６Ｃを用いて説明したように、基準信号とＶＣＯ
の出力信号とがロックしているときでも、正負同量のエ
ラー信号（エラー電圧）を発生させている。このため、
ロック状態にあってもＶＣＯの出力信号の周波数がわず
かに変化する。

【００１１】また、図６に示したように、ＶＣＯを制御
する制御電圧を形成するためのエラー信号は、正から
負、負からハイインピーダンスと発生するようにされる
ので、オフセットがつくことが避けられない。

【００１２】以上のことに鑑みこの発明は、上記問題点
を一掃し、精度を向上させ、信頼性の高いＰＬＬ回路を
提供することを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するた
め、請求項１に記載の発明のＰＬＬ回路は、基準周波数
の基準信号を発生する基準信号発生回路と、電圧制御型
可変周波数発振器と、前記電圧制御型可変周波数発振器
の出力信号から、前記基準周波数に等しく、所定のウイ
ンドウパルス幅を有する第１のウインドウ信号と、この
第１のウインドウ信号と同じ周波数で、前記第１のウイ
ンドウ信号のウインドウパルスの後縁を前縁とし前記第
１のウインドウ信号と同じパルス幅を有する第２のウイ
ンドウ信号とを形成するウインドウ形成回路と、前記基
準信号と、前記第１、第２のウインドウ信号の供給を受
け、前記電圧制御型可変周波数発振器の出力信号が、前
記基準信号に対して、進相のときには、前記第２のウイ
ンドウ信号のウインドウパルスの前縁から前記基準信号
の基準位相点までのパルス幅の進相エラー信号を出力
し、前記電圧制御型可変周波数発振器の出力信号が、前
記基準信号に対し、遅相のときには、前記第１のウイン
ドウ信号のウインドウパルスの後縁から前記基準信号の
基準位相点までのパルス幅の遅相エラー信号を出力する
位相比較回路と、前記位相比較回路の出力に基づいて、
前記電圧制御型可変周波数発振器に印加する制御電圧を
生成するフィルタであって、前記位相比較器の出力が、
前記進相エラー信号であるときには、前記電圧制御型可
変周波数発振器の出力を遅らせる制御電圧を生成し、前
記位相比較器の出力が、前記遅相エラー信号であるとき
には、前記電圧制御型可変周波数発振器の出力を進ませ
る制御電圧を生成するフィルタとを備えることを特徴と
する。

【００１４】この請求項１に記載の発明のＰＬＬ回路に
よれば、電圧制御型可変周波数発振器の出力信号に基づ
いて、第１、第２のウインドウ信号が形成される。この
場合、第１のウインドウ信号のウインドウパルス後縁
は、第２のウインドウ信号のウインドウパルスの前縁と
なるようにされる。

【００１５】そして、基準信号に対して、電圧制御型可
変周波数発振器の出力信号が進相のときには、第２のウ
インドウ信号のウインドウパルスの前縁と基準信号の基
準位相点とから進相エラー信号が生成され、また、基準
信号に対して、電圧制御型可変周波数発振器の出力信号
が遅相のときには、第１のウインドウ信号のウインドウ
パルスの後縁から前記基準信号の基準位相点とから遅相
エラー信号が形成され、これらがフィルタに供給され
る。

【００１６】このフィルタにおいては、これに供給され
た信号が、進相エラー信号であるときには、電圧制御型
可変周波数発振器の出力信号の位相を遅らせる制御電圧
が生成され、また、フィルタに供給された信号が、遅相
エラー信号であるときには、前記電圧制御型可変周波数
発振器の出力信号の位相を進ませる制御電圧が生成ささ
れる。

【００１７】このように、基準信号と電圧制御型可変周
波数発振器の出力信号との位相がロックしていないとき
には、進相エラー信号あるいは遅相エラー信号に応じて
生成される制御電圧に応じて、電圧制御型可変周波数発
振器の出力信号の周波数は制御される。

【００１８】すなわち、正、負両方のエラー信号を発生
させるのではなく、基準信号と電圧制御型可変周波数発
振器の出力信号との位相差に応じた、進相エラー信号、
あるいは、遅相エラー信号のいずれかに応じて、電圧制
御型可変周波数発振器に供給する制御電圧が生成され
る。また、基準信号と電圧制御型可変周波数発振器の出
力信号とがロックしている場合には、進相エラー信号、
遅相エラー信号は生成されず、ロック状態が維持するよ
うにされる。

【００１９】したがって、基準信号と、電圧制御型可変
周波数発振器の出力信号とがロック状態にあるときに、
電圧制御型可変周波数発振器の出力信号が変化したり、
位相比較時にオフセットが発生することが防止される。

【００２０】

【発明の実施の形態】図１は、この実施の形態のＰＬＬ
回路を説明するためのブロック図である。図１に示すよ
うに、この実施の形態のＰＬＬ回路は、基準周波数発振
器１と、分周器２と、ＶＣＯ（電圧制御型可変周波数発
振器）３と、ウインドウ作成部４と、位相比較器５と、
ループフィルタ６とを備えたものである。

【００２１】また、図２、図３、図４のそれぞれは、こ
の実施の形態のＰＬＬ回路の各部で生成される信号を示
し、この実施の形態のＰＬＬ回路の動作を説明するため
のタイミングチャートである。

【００２２】そして、詳しくは後述するように、図２
は、この実施の形態のＰＬＬ回路において、基準信号に
対して、ＶＣＯの出力信号が進相である場合のタイミン
グチャートであり、図３は、基準信号に対して、ＶＣＯ
の出力信号が遅相である場合のタイミングチャートであ
る。また、図４は、基準信号と、ＶＣＯの出力信号とが
ロック状態にあるときのタイミングチャートである。

【００２３】まず、図１、図２および図５を参照しなが
ら、この実施の形態のＰＬＬ回路について説明する。

【００２４】基準周波数発振器１は、予め決められた周
波数の基準クロック信号Ｓ１（図２Ａ）を発振させ、こ
れを分周器２に供給する。分周器２は、これに供給され
た基準クロック信号Ｓ１を、予め決められた分周比に応
じて分周し、基準周波数の分周基準クロック信号Ｓ２
（図２Ｂ）を形成する。そして、分周器２において形成
された分周基準クロック信号Ｓ２は、位相比較器５に供
給される。

【００２５】このように、この実施の形態においては、
基準周波数発信器１と分周器２とにより、基準周波数の
基準信号である分周基準クロック信号Ｓ２を発生する基
準信号発生回路を構成している。

【００２６】一方、ＶＣＯ３は、分周基準クロック信号
Ｓ２に対して、一定の位相関係を有するように制御する
制御対象クロック信号Ｓ３（図２Ｃ）を形成し、これを
ウインドウ作成部４に供給する。

【００２７】ウインドウ作成部４は、制御対象クロック
信号Ｓ３に基づいて、分周基準クロック信号Ｓ２と、制
御対象クロック信号Ｓ３との位相差を検出するための区
間である左ウインドウＷｄＬ、右ウインドウＷｄＲを形
成するための左ウインドウ信号ＷＬ（図２Ｅ）、右ウイ
ンドウ信号ＷＲ（図２Ｆ）を生成する。

【００２８】この実施の形態のウインドウ作成部４にお
いては、制御対象クロック信号Ｓ３に基づいて、分周基
準クロック信号Ｓ２の周波数に等しく、制御対象クロッ
ク信号Ｓ３の２周期分のパルス幅を有するウインドウＷ
ｄを形成するウインドウ信号Ｗ１（図２Ｄ）が形成さ
れ、このウインドウ信号Ｗ１によって形成されるウイン
ドウＷｄの中心に対して左右に分けられる左ウインドウ
ＷｄＬを形成する左ウインドウ信号ＷＬと、右ウインド
ウ信号ＷｄＲを形成する右ウインドウ信号ＷＲとが形成
される。

【００２９】これら左ウインドウ信号ＷＬ、右ウインド
ウ信号ＷＲは、図２に示したように、分周基準クロック
信号Ｓ２の周波数に等しく、左ウインドウ信号ＷＬが形
成する左ウインドウＷｄＬの後縁が、右ウインドウ信号
ＷＲが形成する右ウインドウＷｄＲの前縁となるように
され、左ウインドウＷｄＬ、右ウインドウＷｄＲは、同
じパルス幅を有するようにされる。この実施の形態にお
いては、左ウインドウＷｄＬ、右ウインドウＷｄＬは、
制御対象クロック信号Ｓ３の１周期分のパルス幅を有す
るようにされる。

【００３０】この場合、この実施の形態において、左ウ
インドウ信号ＷＬの形成する左ウインドウＷｄＬの後縁
であって、右ウインドウ信号ＷＲの形成する右ウインド
ウＷｄＲの前縁でもある位置が、制御対象クロック信号
Ｓ３の目的位相点Ｐであり、この目的位相点Ｐが基準位
相点Ｋと一致するようにＰＬＬ回路は制御される。

【００３１】ウインドウ作成部４において形成された左
ウインドウ信号ＷＬ、右ウインドウＷＲは、位相比較器
５に供給される。

【００３２】位相比較器５は、分周基準クロック信号Ｓ
２と、左ウインドウ信号ＷＬ、右ウインドウ信号ＷＲと
から、分周基準クロック信号Ｓ２に対する制御対象クロ
ック信号Ｓ３の位相差に応じたエラー信号Ｅ１を形成す
る。

【００３３】図５は、この実施の形態のＰＬＬ回路の位
相比較器５を説明するための図である。この実施の形態
の位相比較器５は、図５に示すように、オア（論理和）
ゲート回路５１、５２、インバータ回路５３、５４、５
５を備えたものである。

【００３４】そして、オアゲート回路５１には、分周基
準クロック信号Ｓ２と、左ウインドウ信号ＷＬとが供給
される。オアゲート回路５２には、インバータ回路５３
により反転された分周基準クロック信号Ｓ２である反転
分周基準クロック信号Ｓ２１と、右ウインドウ信号ＷＲ
とが供給される。

【００３５】そして、オアゲート回路５１からは、分周
基準クロック信号Ｓ２と左ウインドウ信号ＷＬとが共に
ローレベルの信号であるときには、ローレベルの信号が
出力され、少なくともいづれか一方がハイレベルの信号
であるときには、ハイレベルの信号が出力される。

【００３６】したがって、オアゲート回路５１からは、
制御対象クロック信号Ｓ３の目的位相点Ｐが、分周基準
クロック信号Ｓ２の基準位相点Ｋに対して遅れており、
分周基準クロック信号Ｓ２の基準位相点Ｋが、左ウイン
ドウＷｄＬ中にあるときに、分周基準クロック信号Ｓ２
と、左ウインドウ信号ＷＬとが共にローレベルの区間に
ついてだけローレベルとなる信号が出力される。

【００３７】一方、オアゲート回路５２からは、分周基
準クロック信号Ｓ２がハイレベルの信号であって、右ウ
インドウ信号ＷＲがローレベルの信号であるときには、
ローレベルの信号が出力され、これ以外の場合にはハイ
レベルの信号が出力される。

【００３８】したがって、オアゲート回路５２からは、
制御対象クロック信号Ｓ３の目的位相点Ｐが、分周基準
クロック信号Ｓ２の基準位相点Ｋに対して進んでおり、
分周基準クロック信号Ｓ２の基準位相点Ｋが、右ウイン
ドウＷｄＲ中にあるときに、分周基準クロック信号Ｓ２
がハイレベルとなり、右ウインドウ信号ＷＲがローレベ
ルとなる区間についてだけローレベルとなる信号が出力
される。

【００３９】そして、オアゲート回路５１から出力され
た信号は、インバータ回路５４を介して出力され、オア
ゲート回路５２から出力された信号は、インバータ回路
５５を介して出力される。

【００４０】そして、図２に示した例は、分周基準クロ
ック信号Ｓ２の基準位相点Ｋに対して、制御対象クロッ
ク信号Ｓ３の目的位相点Ｐが、制御対象クロック信号Ｓ
３の半周期分進んでいる場合である。

【００４１】この場合には、図２に示したように、基準
位相点Ｋは右ウインドウＷｄＲ内に位置する。したがっ
て、この図２に示した例の場合には、図２Ｇに示すよう
に、右ウインドウの前縁（目的位相点Ｐ）から基準位相
点Ｋまでの制御対象クロック信号Ｓ３の半周期分のパル
ス幅を有する進相エラー信号Ｅ１が位相比較器５におい
て形成される。

【００４２】このように、分周基準クロック信号Ｓ２に
対し、制御対象クロック信号Ｓ３が進相の場合には、分
周基準クロック信号Ｓ２と制御対象クロック信号Ｓ３と
の位相差に応じて、制御対象クロック信号Ｓ３を遅らせ
るようにする進相エラー信号Ｅ１が形成され、これがル
ープフィルタ６に供給される。

【００４３】ループフィルタ６は、進相エラー信号Ｅ１
を直流電圧に変換し、これを制御電圧Ｅ２としてＶＣＯ
３に供給する。ＶＣＯ３は、供給された制御電圧Ｅ２に
応じて、制御対象クロック信号Ｓ３の周波数を変化さ
せ、分周基準クロック信号Ｓ２と、制御対象クロック信
号Ｓ３とが一定の位相関係となるロック状態になるよう
にする。

【００４４】次に、基準信号としての分周基準クロック
信号Ｓ２に対して、ＶＣＯの出力信号である制御対象ク
ロック信号Ｓ３が遅相の場合について説明する。図３
は、前述にもしたように、基準信号に対して、ＶＣＯの
出力信号が遅相である場合のタイミングチャートであ
る。

【００４５】図３に示す例は、基準クロック信号Ｓ１
（図３Ａ）を分周して得られる分周基準クロック信号Ｓ
２（図３Ｂ）の基準位相点Ｋに対して、制御対象クロッ
ク信号Ｓ３（図３Ｃ）の目的位相点Ｐが、制御対象クロ
ック信号Ｓ３の半周期分遅れている場合である。

【００４６】この場合には、制御対象クロック信号Ｓ３
に基づいて形成されるウインドウ信号Ｗ１（図３Ｄ）の
ウインドウＷｄの中心である目的位相点Ｐに対して、左
右に分けられる区間であって、左ウインドウ信号ＷＬ
（図３Ｅ）によって形成される左ウインドウＷｄＬと、
右ウインドウ信号ＷＲ（図３Ｆ）によって形成される右
ウインドウＷｄＲのうち、左ウインドウＷｄＬ内に、分
周基準クロック信号Ｓ２の基準位相点Ｋが位置する。

【００４７】したがって、この例の場合には、図３Ｇに
示すように、基準位相点Ｋから左ウインドウＷｄＬの後
縁（目的位相点Ｐ）までの制御対象クロック信号Ｓ３の
半周期分のパルス幅を有し、制御対象クロック信号Ｓ３
を進ませるようにする遅相エラー信号Ｅ１が位相比較器
５において形成され、これがループフィルタ６に供給さ
れる。

【００４８】そして、ループフィルタ６において、制御
対象クロック信号Ｓ３を進ませるようにする遅相エラー
信号Ｅ１に応じた制御電圧Ｅ２が形成され、これがＶＣ
Ｏ３に印加されて、制御対象クロック信号Ｓ３が分周基
準クロック信号Ｓ２に対してロックするようにされる。

【００４９】なお、進相エラー信号、あるいは、遅相エ
ラー信号が出力されて、ＶＣＯ３からの制御対象クロッ
ク信号Ｓ３の周波数が制御された後には、位相比較器５
からはハイインピーダンスにつられた信号が出力され、
調整後の制御対象クロック信号Ｓ３の周波数が変化する
ことがないようにされる。

【００５０】次に、基準信号としての分周基準クロック
信号Ｓ２に対して、ＶＣＯの出力信号である制御対象ク
ロック信号Ｓ３がロックしている場合について説明す
る。図４は、前述にもしたように、基準信号に対して、
ＶＣＯの出力信号がロックしている場合のタイミングチ
ャートである。

【００５１】この場合には、図４に示すように、基準ク
ロック信号Ｓ１（図４Ａ）が分周されて形成される分周
基準クロック信号Ｓ２（図４Ｂ）の基準位相点Ｋと、制
御対象クロック信号Ｓ３（図４Ｃ）から生成されるウイ
ンドウ信号Ｗ１（図４Ｄ）が形成するウインドウＷｄの
中心であって、左ウインドウ信号ＷＬ（図４Ｅ）によっ
て形成される左ウインドウＷｄＬの後縁であり、右ウイ
ンドウ信号ＷＲ（図４Ｆ）によって形成される右ウイン
ドウＷｄＲの前縁である目的位相点Ｐとは一致してい
る。

【００５２】このように、分周基準クロック信号Ｓ２と
制御対象クロック信号Ｓ３とがロックしている場合に
は、分周基準クロック信号Ｓ２と左ウインドウ信号ＷＬ
との両方が共にローレベルとなることはなく、また、分
周基準クロック信号Ｓ２がハイレベルの信号であって、
右ウインドウ信号ＷＲがローレベルの信号となることも
ないため、位相比較器５においては、進相エラー信号、
あるいは、遅相エラー信号は生成されない。

【００５３】この場合には、位相比較器３からはハイイ
ンピーダンスにつられた信号が出力され、これがループ
フィルタ６によって制御電圧に変換されてＶＣＯ３に印
加され、ロック状態が維持される。

【００５４】このように、この実施の形態のＰＬＬ回路
は、分周基準クロック信号Ｓ２に対して、制御対象クロ
ック信号Ｓ３が進相のときには、制御対象クロック信号
Ｓ３を遅らせるようにする進相エラー信号が形成され、
分周基準クロック信号Ｓ２に対して、制御対象クロック
信号Ｓ３が遅相のときには、制御対象クロック信号Ｓ３
を進ませるようにする遅相エラー信号を形成する。

【００５５】そして、これら進相エラー信号、あるい
は、遅相エラー信号に応じて形成される制御電圧Ｅ２に
応じて、ＶＣＯ３の出力信号である制御対象クロック信
号Ｓ３の周波数を変化させ、制御対象クロック信号Ｓ３
と分周基準クロック信号Ｓ２とがロックするようにす
る。

【００５６】また、前述したように、分周基準クロック
信号Ｓ２と、制御対象クロック信号Ｓ３とがロックして
いる場合には、進相エラー信号、あるいは、遅相エラー
信号は生成されず、ハイインピーダンスの信号が位相比
較器５からループフィルタ６に供給される。

【００５７】このため、ロック状態であるときに、制御
対象クロック信号Ｓ３の周波数が変化したり、分周基準
クロック信号Ｓ２と、制御対象クロック信号Ｓ３との位
相比較を行う際にオフセットが発生することもなく、安
定かつ高精度にロック状態を維持することができる。

【００５８】なお、前述した実施の形態において、図
２、図３、図４を用いて説明したように、左ウインドウ
信号ＷＬと右ウインドウ信号ＷＲとは、ウインドウ信号
Ｗ１によって形成されるウインドウＷｄの中心から左右
に分かれる左ウインドウＷｄＬ、右ウインドウＷｄＲを
形成するものとして説明したが、これに限るものではな
い。

【００５９】ウインドウのパルス幅は予め決められるた
め、ＶＣＯの出力信号に同期し、同じパルス幅の左ウイ
ンドウＷｄＬ、右ウインドウＷｄＲを隣接して設けるこ
とができる左ウインドウ信号ＷＬと右ウインドウ信号Ｗ
Ｒとを別々に形成するようにすることもできる。

【００６０】この場合、前記左ウインドウＷｄＬの後縁
の位置が、前記右ウインドウの前縁の位置と一致し、こ
の左ウインドウＷｄＬの後縁の位置と右ウインドウの前
縁の位置とが目的位相点となるようにすればよい。

【００６１】また、前述した実施の形態において、左ウ
インドウＷｄＬ、右ウインドウＷｄＲのパルス幅は、Ｖ
ＣＯ３からの制御対象クロック信号Ｓ３の１周期分とし
て説明したがこれに限るものではない。もっと広くする
ことも可能であるし、狭くすることも可能である。

【００６２】また、位相比較器５は、図５に示した構成
を有するものとして説明したがこれに限るものではな
い。図５に示した位相比較器は、その一例であって、図
５に示した位相比較器が形成する出力信号と同じ信号を
形成できるものであればよい。

【００６３】

【発明の効果】以上説明したように、請求項１に記載の
発明のＰＬＬ回路によれば、基準信号の位相とＶＣＯの
出力信号の位相とがロック状態にあるときに、ＶＣＯの
出力信号の周波数を変化させることがないようにするこ
とができる。また、基準信号の位相とＶＣＯの出力信号
の位相とがロック状態にあるときに、オフセットを発生
させないようにすることができる。これにより信頼性の
高い高精度のＰＬＬ回路を実現することができる。

【図面の簡単な説明】

【図１】この発明によるＰＬＬ回路の一実施の形態を説
明するためのブロック図である。

【図２】この発明によるＰＬＬ回路において、基準信号
に対して制御対象クロック信号が進相の場合の動作を説
明するための図である。

【図３】この発明によるＰＬＬ回路において、基準信号
に対して制御対象クロック信号が遅相の場合の動作を説
明するための図である。

【図４】この発明によるＰＬＬ回路において、基準信号
に対して制御対象クロック信号がロックしている場合の
動作を説明するための図である。

【図５】この発明によるＰＬＬ回路の位相比較器を説明
するための図である。

【図６】従来のＰＬＬ回路の動作を説明するための図で
ある。

【符号の説明】

１…基準周波数発信器、２…分周器、３…ＶＣＯ（電圧
制御型可変周波数発振器）、４…ウインドウ作成部、５
…位相比較器、６…ループフィルタ、５１、５２…オア
ゲート回路、５３、５４、５５…インバータ回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】基準周波数の基準信号を発生する基準信号
   発生回路と、 電圧制御型可変周波数発振器と、 前記電圧制御型可変周波数発振器の出力信号から、前記
   基準周波数に等しく、所定のウインドウパルス幅を有す
   る第１のウインドウ信号と、この第１のウインドウ信号
   と同じ周波数で、前記第１のウインドウ信号のウインド
   ウパルスの後縁を前縁とし前記第１のウインドウ信号と
   同じパルス幅を有する第２のウインドウ信号とを形成す
   るウインドウ形成回路と、 前記基準信号と、前記第１、第２のウインドウ信号の供
   給を受け、前記電圧制御型可変周波数発振器の出力信号
   が、前記基準信号に対して、進相のときには、前記第２
   のウインドウ信号のウインドウパルスの前縁から前記基
   準信号の基準位相点までのパルス幅の進相エラー信号を
   出力し、前記電圧制御型可変周波数発振器の出力信号
   が、前記基準信号に対し、遅相のときには、前記第１の
   ウインドウ信号のウインドウパルスの後縁から前記基準
   信号の基準位相点までのパルス幅の遅相エラー信号を出
   力する位相比較回路と、 前記位相比較回路の出力に基づいて、前記電圧制御型可
   変周波数発振器に印加する制御電圧を生成するフィルタ
   であって、前記位相比較器の出力が、前記進相エラー信
   号であるときには、前記電圧制御型可変周波数発振器の
   出力信号の位相を遅らせる制御電圧を生成し、前記位相
   比較器の出力が、前記遅相エラー信号であるときには、
   前記電圧制御型可変周波数発振器の出力信号の位相を進
   ませる制御電圧を生成するフィルタとを備えることを特
   徴とするＰＬＬ回路。
2. 【請求項２】ＰＬＬ回路の電圧制御型可変周波数発振器
   を制御する制御電圧の生成方法であって、 基準信号の基準位相点に対して、前記電圧制御型可変周
   波数発振器の出力信号が進相のときには、前記電圧制御
   型可変周波数発振器の出力信号と前記基準信号との位相
   差分のパルス幅の信号であって、電圧制御型可変周波数
   発振器の出力信号の位相を遅らせる進相関係のパルス信
   号を生成し、 前記基準信号の基準位相点に対して、前記電圧制御型可
   変周波数発振器の出力信号が遅相のときには、前記電圧
   制御型可変周波数発振器の出力信号と前記基準信号との
   位相差分のパルス幅の信号であって、電圧制御型可変周
   波数発振器の出力信号の位相を進ませる遅相関係のパル
   ス信号を生成し、 前記進相関係のパルス信号と前記遅相関係のパルス信号
   から、前記電圧制御型可変周波数発振器を制御する制御
   電圧を生成することを特徴とする制御電圧生成方法。