JPH0793620B2 - 復号化装置 - Google Patents
復号化装置Info
- Publication number
- JPH0793620B2 JPH0793620B2 JP61251247A JP25124786A JPH0793620B2 JP H0793620 B2 JPH0793620 B2 JP H0793620B2 JP 61251247 A JP61251247 A JP 61251247A JP 25124786 A JP25124786 A JP 25124786A JP H0793620 B2 JPH0793620 B2 JP H0793620B2
- Authority
- JP
- Japan
- Prior art keywords
- key information
- unit
- decryption
- supplied
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えばスクランブル通信システムのデスクラ
ンブラに適用して好適な復号化装置に関する。
ンブラに適用して好適な復号化装置に関する。
〔発明の概要〕 本発明は、記憶装置からのキー情報により暗号化された
情報信号を復号化する復号化装置において、記憶装置か
らのキー情報が正当なものではない限り、キー情報とし
て取扱わないようにしたことにより、暗号化のアルゴリ
ズムが解読されるのを防止するようにしたものである。
情報信号を復号化する復号化装置において、記憶装置か
らのキー情報が正当なものではない限り、キー情報とし
て取扱わないようにしたことにより、暗号化のアルゴリ
ズムが解読されるのを防止するようにしたものである。
第３図はスクランブル通信システムの一例を示すもので
ある。同図において、端子（21）には、ビデオ、オーデ
ィオ、データ等の情報信号SIが供給される。この情報信
号SIはスクランブラ（22）に供給されて所定のアルゴリ
ズムをもって暗号化される。このスクランブラ（22）よ
り出力される暗号化された情報信号SI＊は、送信機（2
3）に供給される。そして、この送信機（23）より、通
信回線（24）、例えば通信衛星等を介して受信機（27）
に供給される。この受信機（27）からは暗号化された情
報信号SI＊が出力され、デスクランブラ（28）に供給さ
れる。このデスクランブラ（28）では、例えばROM等の
記憶装置（29）より供給されるキー情報KIに基づき、上
述したスクランブラ（22）と逆の復号化処理がなされ
る。したがって、デスクランブラ（28）より導出された
端子（30）には元の情報信号SIが出力される。
ある。同図において、端子（21）には、ビデオ、オーデ
ィオ、データ等の情報信号SIが供給される。この情報信
号SIはスクランブラ（22）に供給されて所定のアルゴリ
ズムをもって暗号化される。このスクランブラ（22）よ
り出力される暗号化された情報信号SI＊は、送信機（2
3）に供給される。そして、この送信機（23）より、通
信回線（24）、例えば通信衛星等を介して受信機（27）
に供給される。この受信機（27）からは暗号化された情
報信号SI＊が出力され、デスクランブラ（28）に供給さ
れる。このデスクランブラ（28）では、例えばROM等の
記憶装置（29）より供給されるキー情報KIに基づき、上
述したスクランブラ（22）と逆の復号化処理がなされ
る。したがって、デスクランブラ（28）より導出された
端子（30）には元の情報信号SIが出力される。
ところで、このようなスクランブル通信シテスムにおい
て、キー情報KIを故意に改ざんし、デスクランブラ（2
8）の出力信号を見ることができれば、暗号化のアルゴ
リズムを解読する手がかりとなってしまう。
て、キー情報KIを故意に改ざんし、デスクランブラ（2
8）の出力信号を見ることができれば、暗号化のアルゴ
リズムを解読する手がかりとなってしまう。
本発明は、斯る点に鑑み、暗号化のアルゴリズムの解読
が困難となるようにするものである。
が困難となるようにするものである。
本発明は上述問題点を解決するため、記憶装置（１）に
キー情報領域の他にチェックビット領域が設けられ、復
号時記憶装置（１）のキー情報及びチェックビットが選
択的に繰り返し指定されて論理演算がなされ、この演算
結果が所定値となるときのみ、キー情報により暗号化さ
れた情報信号の復号化が行なわれるようにしたものであ
る。
キー情報領域の他にチェックビット領域が設けられ、復
号時記憶装置（１）のキー情報及びチェックビットが選
択的に繰り返し指定されて論理演算がなされ、この演算
結果が所定値となるときのみ、キー情報により暗号化さ
れた情報信号の復号化が行なわれるようにしたものであ
る。
以上の構成においては、正当ではない改ざんされたキー
情報が供給されても、キー情報として取扱われない。即
ち、この正当でないキー情報が供給されるとき演算結果
は所定値とならず、この正当でないキー情報による暗号
化された情報信号の複合化は行なわれない。
情報が供給されても、キー情報として取扱われない。即
ち、この正当でないキー情報が供給されるとき演算結果
は所定値とならず、この正当でないキー情報による暗号
化された情報信号の複合化は行なわれない。
以下、第１図を参照しながら本発明の一実施例について
説明しよう。本例はスクランブル通信システムにおける
デスクランブラに適用した例である。
説明しよう。本例はスクランブル通信システムにおける
デスクランブラに適用した例である。
同図において、（１）は記憶装置を構成するROMであ
る。第２図ＡはROM（１）の内容を示したものである。
即ち、ROM（１）にはキー情報、チェックビットが書き
込まれている。
る。第２図ＡはROM（１）の内容を示したものである。
即ち、ROM（１）にはキー情報、チェックビットが書き
込まれている。
このROM（１）には、デスクランブラ（２）の制御信号
発生器（３）より、第２図Ｂに示すように順次アドレス
信号ADφ〜AD3が供給され、ROM（１）の内容がパラレル
データとして順次繰り返し読み出される。
発生器（３）より、第２図Ｂに示すように順次アドレス
信号ADφ〜AD3が供給され、ROM（１）の内容がパラレル
データとして順次繰り返し読み出される。
ROM（１）からのデータはそのＭ系列を解くためのイク
スクルーシブオア回路（EX−OR回路）（４）に供給され
る。また、Ｍ系列符号発生器（５）からのＭ系列符号は
EX−OR回路（４）に供給され、このEX−OR回路（４）に
おいて、ROM（１）からのデータのＭ系列が解かれる。
スクルーシブオア回路（EX−OR回路）（４）に供給され
る。また、Ｍ系列符号発生器（５）からのＭ系列符号は
EX−OR回路（４）に供給され、このEX−OR回路（４）に
おいて、ROM（１）からのデータのＭ系列が解かれる。
EX−OR回路（４）からのＭ系列の解かれたデータは、た
たみ用のEX−OR回路（６）を介してラッチ回路を構成す
るＤフリップフロップ（Ｄ−FF）（７）に供給される。
Ｄ−FF（７）には、ROM（１）よりデータが繰り返し読
み出される例えば第１〜第４の周期において、制御信号
発生器（３）より第２図C1〜C4に示すゲート信号GA1〜G
A4の高レベルのタイミングでクロックが供給され、EX−
OR回路（６）からのデータがラッチされる。また、Ｄ−
FF（７）の出力はEX−OR回路（６）に供給される。
たみ用のEX−OR回路（６）を介してラッチ回路を構成す
るＤフリップフロップ（Ｄ−FF）（７）に供給される。
Ｄ−FF（７）には、ROM（１）よりデータが繰り返し読
み出される例えば第１〜第４の周期において、制御信号
発生器（３）より第２図C1〜C4に示すゲート信号GA1〜G
A4の高レベルのタイミングでクロックが供給され、EX−
OR回路（６）からのデータがラッチされる。また、Ｄ−
FF（７）の出力はEX−OR回路（６）に供給される。
Ｄ−FF（７）には、制御信号発生器（３）より、各周期
の初期のタイミングで第２図Ｄに示すようにクリア信号
▲▼が供給されてリセットされる。したがって、
第１〜第４の各周期の終わりにＤ−FF（７）には、夫々
ゲート信号GA1〜GA4の高レベルのタイミングでEX−OR回
路（６）によってたたき込まれたデータがラッチされて
いる。
の初期のタイミングで第２図Ｄに示すようにクリア信号
▲▼が供給されてリセットされる。したがって、
第１〜第４の各周期の終わりにＤ−FF（７）には、夫々
ゲート信号GA1〜GA4の高レベルのタイミングでEX−OR回
路（６）によってたたき込まれたデータがラッチされて
いる。
また、Ｄ−FF（７）の出力は正当性判定回路（９）に供
給される。この正当性判定回路（９）では、第１〜第４
の各周期の終りにＤ−FF（７）にラッチされているデー
タの正当性が判定される。即ち、各ゲート信号GA1〜GA4
の高レベルのタイミングでEX−OR回路（６）によってた
たき込まれるデータの正当性が判定される。
給される。この正当性判定回路（９）では、第１〜第４
の各周期の終りにＤ−FF（７）にラッチされているデー
タの正当性が判定される。即ち、各ゲート信号GA1〜GA4
の高レベルのタイミングでEX−OR回路（６）によってた
たき込まれるデータの正当性が判定される。
また、（10）はキー情報のラッチ回路であり、このラッ
チ回路（10）にはEX−OR回路（４）からＭ系列の解かれ
たデータが供給される。このラッチ回路（10）は上述し
た正当性判定回路（９）によって制御される。即ち、正
当性判定回路（９）によって第１〜第４の各周期の終り
にＤ−FF（７）にラッチされているデータが全て所定値
となり、正当であると判定されるときのみラッチ回路
（10）が動作するようになされる。
チ回路（10）にはEX−OR回路（４）からＭ系列の解かれ
たデータが供給される。このラッチ回路（10）は上述し
た正当性判定回路（９）によって制御される。即ち、正
当性判定回路（９）によって第１〜第４の各周期の終り
にＤ−FF（７）にラッチされているデータが全て所定値
となり、正当であると判定されるときのみラッチ回路
（10）が動作するようになされる。
ラッチ回路（10）には、制御信号発生器（３）より、第
２図E1〜E4に示すラッチ信号LA1〜LA4のタイミングでク
ロックが供給され、キー情報がラッチされる。ラッチ回
路（10）でラッチされたキー情報KIはデスクランブラ本
体（図示せず）に供給され、このキー情報KIに基づいて
復号化処理がなされる。
２図E1〜E4に示すラッチ信号LA1〜LA4のタイミングでク
ロックが供給され、キー情報がラッチされる。ラッチ回
路（10）でラッチされたキー情報KIはデスクランブラ本
体（図示せず）に供給され、このキー情報KIに基づいて
復号化処理がなされる。
以上の構成においては、ROM（１）からのデータである
キー情報が正当なものであるとき、Ｄ−FF（７）にラッ
チされるデータは所定値となり、正当性判定回路（９）
によってラッチ回路（10）は動作状態とされ、このラッ
チ回路（10）にキー情報KIがラッチされる。そして、デ
スクランブラ本体に供給されて復号化処理がなされる。
一方、ROM（１）からのデータであるキー情報が正当な
ものでないとき、Ｄ−FF（７）にラッチされるデータは
所定値とならず、正当性判定回路（９）によってラッチ
回路（10）は動作状態とされず、このラッチ回路（10）
にキー情報はラッチされない。そのため、このときのキ
ー情報はデスクランブラ本体には供給されず、キー情報
として取扱われない。
キー情報が正当なものであるとき、Ｄ−FF（７）にラッ
チされるデータは所定値となり、正当性判定回路（９）
によってラッチ回路（10）は動作状態とされ、このラッ
チ回路（10）にキー情報KIがラッチされる。そして、デ
スクランブラ本体に供給されて復号化処理がなされる。
一方、ROM（１）からのデータであるキー情報が正当な
ものでないとき、Ｄ−FF（７）にラッチされるデータは
所定値とならず、正当性判定回路（９）によってラッチ
回路（10）は動作状態とされず、このラッチ回路（10）
にキー情報はラッチされない。そのため、このときのキ
ー情報はデスクランブラ本体には供給されず、キー情報
として取扱われない。
したがって、本例によれば、キー情報が例えば改ざんさ
れて正当なものでなくなった場合には、このキー情報は
デスクランブラ本体には供給されず、キー情報としては
取扱われないので、キー情報等の改ざんによる暗号化の
アルゴリズムの解読は困難となる。また、本例によれば
第１〜第４の周期の終りにＤ−FF（７）にラッチされて
いるデータが全て所定値となるとき正当であると判定さ
れるので、高精度の判定がなされる利益がある。
れて正当なものでなくなった場合には、このキー情報は
デスクランブラ本体には供給されず、キー情報としては
取扱われないので、キー情報等の改ざんによる暗号化の
アルゴリズムの解読は困難となる。また、本例によれば
第１〜第４の周期の終りにＤ−FF（７）にラッチされて
いるデータが全て所定値となるとき正当であると判定さ
れるので、高精度の判定がなされる利益がある。
尚、上述実施例は、本発明をスクランブル通信システム
におけるデスクランブラに適用した例であるが、本発明
は、記憶装置からのキー情報により暗号化された情報信
号を復号化するその他の復号化装置にも同様に適用する
ことができる。
におけるデスクランブラに適用した例であるが、本発明
は、記憶装置からのキー情報により暗号化された情報信
号を復号化するその他の復号化装置にも同様に適用する
ことができる。
以上述べた本発明によれば、記憶装置からのキー情報が
正当なものでない限りキー情報として取扱われないよう
にしたので、キー情報の改ざん等による暗号化のアルゴ
リズムの解読を良好に防止することができる。また、キ
ー情報の正当性の判定はキー情報及びチェックビットが
選択的に繰り返し指定されて行なわれるので、高精度の
判定が可能となる利益がある。
正当なものでない限りキー情報として取扱われないよう
にしたので、キー情報の改ざん等による暗号化のアルゴ
リズムの解読を良好に防止することができる。また、キ
ー情報の正当性の判定はキー情報及びチェックビットが
選択的に繰り返し指定されて行なわれるので、高精度の
判定が可能となる利益がある。
第１図は本発明の一実施例を示す構成図、第２図はその
説明のための図、第３図はスクランブル通信システムの
一例を示す図である。 （１）はROM、（２）はデスクランブラ、（３）は制御
信号発生器、（４）及び（６）はイクスクルーシブオア
回路、（７）はＤフリップフロップ、（９）は正当性判
定回路、（10）はキー情報ラッチ回路である。
説明のための図、第３図はスクランブル通信システムの
一例を示す図である。 （１）はROM、（２）はデスクランブラ、（３）は制御
信号発生器、（４）及び（６）はイクスクルーシブオア
回路、（７）はＤフリップフロップ、（９）は正当性判
定回路、（10）はキー情報ラッチ回路である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｎ 7/16
Claims (1)
- 【請求項１】記憶装置から供給されるキー情報により、
情報信号入力部に得られる暗号化された情報信号を復号
部で復号して、復号信号出力部から出力させる復号化装
置において、 上記記憶装置に上記キー情報領域の他にチェックビット
領域が設けられ、 上記記憶装置から供給されるキー情報及びチェックビッ
トが繰り返し指定されて論理演算がなされるキー情報演
算部と、 該キー情報演算部での演算結果の正当性を判定する正当
性判定部と、 該正当性判定部での判定結果に基づいて、上記記憶装置
から供給されるキー情報の上記復号部への供給を制御す
るキー情報供給制御部とを備え、 上記正当性判定部での判定によりキー情報が正当なもの
であると判定したときだけ、上記キー情報供給制御部か
ら上記復号部にキー情報を供給して、上記復号信号出力
部から復号信号を出力させ、 上記正当性判定部での判定によりキー情報が正当なもの
でないと判断したとき、上記キー情報供給制御部から上
記復号部にキー情報を供給させず、上記復号部で復号処
理を行わないようにし、上記復号信号出力部から復号信
号が出力されないようにした 復号化装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251247A JPH0793620B2 (ja) | 1986-10-22 | 1986-10-22 | 復号化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61251247A JPH0793620B2 (ja) | 1986-10-22 | 1986-10-22 | 復号化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63105545A JPS63105545A (ja) | 1988-05-10 |
| JPH0793620B2 true JPH0793620B2 (ja) | 1995-10-09 |
Family
ID=17219922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61251247A Expired - Fee Related JPH0793620B2 (ja) | 1986-10-22 | 1986-10-22 | 復号化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0793620B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0817380B2 (ja) * | 1993-02-22 | 1996-02-21 | 日本電気株式会社 | 秘密情報通信方法及び秘密情報通信装置 |
| JP4576100B2 (ja) * | 2002-07-30 | 2010-11-04 | 富士通株式会社 | 情報再生装置、セキュアモジュールおよび情報再生方法 |
| EP1387238B1 (en) | 2002-07-30 | 2011-06-15 | Fujitsu Limited | Method and apparatus for reproducing information using a security module |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61103334A (ja) * | 1984-10-27 | 1986-05-21 | Oki Electric Ind Co Ltd | デ−タ暗号装置における鍵保存方法 |
-
1986
- 1986-10-22 JP JP61251247A patent/JPH0793620B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63105545A (ja) | 1988-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593353A (en) | Software protection method and apparatus | |
| US4862156A (en) | Video computer system including multiple graphics controllers and associated method | |
| US4791669A (en) | Encryption/decryption system | |
| EP0905942B1 (en) | Decrypting device | |
| DE68928355D1 (de) | Reproduktion von geschützten Schlüsseln durch Erzeugungsdaten von verteilten Schlüsseln | |
| US5696823A (en) | High-bandwidth encryption system with low-bandwidth cryptographic modules | |
| JPH08273011A (ja) | デジタルプリンタへの計測勘定値を識別する方法 | |
| JPH08292846A (ja) | 郵便料金メータボールトから遠隔配置のデジタルプリンタへ送信されるデータの監視を防止する方法 | |
| US20090092251A1 (en) | Symmetric key cryptographic method and apparatus for information encryption and decryption | |
| JPH0242840A (ja) | 機密データ伝送方法 | |
| KR100352783B1 (ko) | 소프트웨어/데이터 송수신 장치 | |
| JPH0380645A (ja) | 暗号化方法および非暗号化方法 | |
| KR100358705B1 (ko) | Ｐｃ 기반의 유.에스.비. 보안 모듈과 암호칩을 사용한정보 보호 장치 | |
| EP0309447B1 (en) | Ciphering and deciphering device | |
| EP0537925A1 (en) | File-secure computer system | |
| JPH0793620B2 (ja) | 復号化装置 | |
| JP2911595B2 (ja) | 複合画像信号のスクランブル化／スクランブル複調化方法およびその実施化装置 | |
| US6327654B1 (en) | Semiconductor integrated circuit for cryptographic process and encryption algorithm alternating method | |
| JPH045298B2 (ja) | ||
| CN213717989U (zh) | 一种采用32位lfsr生成流密码的存储器 | |
| JPS63220630A (ja) | 端末制御方式 | |
| KR920001575B1 (ko) | 암호화 및 해독장치 | |
| CN100466513C (zh) | 以同位检查比特保护收送资料的系统及其方法 | |
| JPH02112082A (ja) | マイクロプロセッサおよびそれを用いたｉｃカード | |
| US20050047590A1 (en) | System and method of applying parity bits to protect transmitting and receiving data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |