JPH0794539A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0794539A
JPH0794539A JP5233878A JP23387893A JPH0794539A JP H0794539 A JPH0794539 A JP H0794539A JP 5233878 A JP5233878 A JP 5233878A JP 23387893 A JP23387893 A JP 23387893A JP H0794539 A JPH0794539 A JP H0794539A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin package
semiconductor device
resin
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5233878A
Other languages
English (en)
Inventor
Akira Takashima
晃 高島
Mitsutaka Sato
光孝 佐藤
Shinichiro Taniguchi
伸一郎 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP5233878A priority Critical patent/JPH0794539A/ja
Publication of JPH0794539A publication Critical patent/JPH0794539A/ja
Priority to US08/919,170 priority patent/US5821613A/en
Priority to US09/131,367 priority patent/US6383842B1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/415—Leadframe inner leads serving as die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07352—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/321—Structures or relative sizes of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/853—On the same surface
    • H10W72/865—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】 【目的】 本発明は半導体装置に関し、半導体チップの
下面と樹脂パッケージとの密着力を強力としたことを目
的とする。 【構成】 半導体チップ１１はステージ１２より張り出
している。半導体チップ１１のステージ１２より張り出
している部分の底面部分１１ａ-1１１ａ-2は、紫外線洗
浄されて、親水性を有し且つ汚染物質が除去された清浄
な面１８となっている。半導体チップ１１の底面部分１
１ａ-1，１１ａ-2と樹脂パッケージ１６とは強力な力で
密着しているよう構成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に係り、特に
半導体チップの下面が樹脂パッケージの一部により覆わ
れた構造の半導体装置に関する。
【０００２】樹脂パッケージ型の半導体装置において
は、信頼性を上げるためには、実装の際の熱ストレスに
よっても樹脂パッケージにクラックが入らないことが望
ましい。
【０００３】近年、樹脂の成形性の向上、半導体装置の
小型化等のために、半導体チップの下面が樹脂パッケー
ジ内にむき出しとなっており樹脂パッケージの一部によ
って覆われた構造の半導体装置が提案され、実用化され
ている。
【０００４】この種の半導体装置においては、半導体チ
ップの下面全体がステージとダイス付けされた構成の半
導体装置に比べて、熱ストレスを受け易く、樹脂パッケ
ージの下面側にクラックが入り易い傾向にある。
【０００５】従って、樹脂パッケージのクラック防止の
対策は、上記の近年実用化されつつある型式の半導体装
置について特に必要とされる。
【０００６】
【従来の技術】図１１は従来の半導体装置１を示す。
【０００７】樹脂パッケージ２は、フィラーが充填され
たエポキシ樹脂製である。
【０００８】
【発明が解決しようとする課題】樹脂パッケージ２は、
フィラーが充填されていることによって強度の向上が図
られているけれども、半導体チップ３の下面３ａと樹脂
パッケージ２との密着強度が十分に高くない。このた
め、半導体装置１を回路基板上に実装するときに受ける
高い温度による樹脂パッケージ２内に吸い込まれていた
水分の気化膨張が原因で、半導体チップ３の下面３ａと
樹脂パッケージ２とが剥離し、樹脂パッケージ２の下面
側の部分にクラック４が入ることが起きていた。
【０００９】クラック４が入ると、クラック４が水分の
侵入路となり、耐湿性が低下し、半導体装置は寿命が短
くなる。
【００１０】本発明は、上記課題を解決した半導体装置
を提供することを目的とする。
【００１１】
【課題を解決するための手段】請求項１の発明は、半導
体チップと、該半導体チップを封止する樹脂パッケージ
とを有し、該半導体チップの下面の全体又は一部が該樹
脂パッケージの一部によって覆われた構成の半導体装置
において、上記半導体チップが、その下面を紫外線洗浄
された後、樹脂封止されてなる構成としたものである。
【００１２】請求項２の発明は、半導体チップと、該半
導体チップの略中央部分を支持するステージと、該半導
体チップ及び該ステージを封止する樹脂パッケージとを
有し、該半導体チップのうち上記ステージより張り出し
ている部分の下面が該樹脂パッケージの一部によって覆
われた構成の半導体装置において、上記半導体チップ
が、上記ステージ上にダイス付けされた状態で、その下
面を紫外線洗浄された後、樹脂封止されてなる構成とし
たものである。
【００１３】請求項３の発明は、半導体チップと、該半
導体チップの上面側に位置しているリードと、該半導体
チップ及び該リードを封止する樹脂パッケージとを有
し、該半導体チップの下面全体が該樹脂パッケージの一
部によって覆われた構成の半導体装置において、上記半
導体チップが上記リードによって支持された状態で、そ
の下面を紫外線洗浄された後、樹脂封止されてなる構成
としたものである。
【００１４】
【作用】請求項１の半導体チップがその下面を紫外線洗
浄された後に樹脂封止された構成は、半導体チップの下
面と樹脂パッケージとの密着力を上げるように作用す
る。
【００１５】請求項２の半導体チップがその下面を紫外
線洗浄された後に樹脂封止された構成は、半導体チップ
のうちステージより張り出している部分の下面につい
て、樹脂パッケージとの密着力を上げるように作用す
る。
【００１６】請求項３の半導体チップがその下面を紫外
線洗浄された後に樹脂封止された構成は、半導体チップ
の下面全体と樹脂パッケージとの密着力を上げるように
作用する。
【００１７】
【実施例】図１及び図２は本発明の第１実施例になる半
導体装置１０を示す。
【００１８】半導体装置１０は、ステージを有するけれ
ども、ステージ１２が半導体チップ１１より小さいサイ
ズの構成である。
【００１９】半導体装置１０は、Ｓｉ製の半導体チップ
１１がステージ１２上に銀ペースト層１３により接着さ
れ、半導体チップ１１とインナリード１４とがワイヤ１
５により接続され、半導体チップ１１、ステージ１２、
ワイヤ１５及びインナリード１４がエポキシ樹脂製の樹
脂パッケージ１６により封止され、アウタリード１７が
樹脂パッケージ１６より外部に突出した構造を有する。
【００２０】ステージ１２の幅寸法ａは、半導体チップ
１１の幅寸法ｂより小さく、半導体チップ１１はステー
ジ１２から張り出している。
【００２１】このため、半導体チップ１１の下面１１ａ
のうち、符号１１ａ-1，１１ａ-2で示す下面部分は、樹
脂パッケージ１６内にむき出しになっている。
【００２２】この下面部分１１ａ-1，１１ａ-2は、波長
が２５３７Å及び１８４９Åの紫外線を所定時間照射さ
れて紫外線洗浄がなされており、付着していた汚染有機
物が除去され、且つ親水性を有するように改質されてい
る。従って、この下面部分１１ａ-1，１１ａ-2は、親水
性を有する清浄な面１８となっている。
【００２３】このため、図３に示すように半導体チップ
１１の下面部分１１ａ-1，１１ａ-2と樹脂パッケージ１
６の面１９との密着力Ｐ1 は、下面部分１１ａ-1，１１
ａ-2が紫外線洗浄されていない場合の密着力より強いも
のとなっている。
【００２４】これにより、半導体チップ１１は、底面１
１ａのうちステージ１２より外側に張り出した部分１１
ａ-1，１１ａ-2が樹脂パッケージ１６と強く密着し、樹
脂パッケージ１６に強固に固定された状態となってい
る。２０，２１は半導体チップ１１が樹脂パッケージ１
６と強固に固定されている部分を示す。
【００２５】この構造の半導体装置１０は、以下に述べ
る特長を有する。
【００２６】半導体装置１０の回路基板への実装時に受
ける熱によって樹脂パッケージ１６内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
１１をステージ１２から剥離させるように作用し、及び
半導体チップ１１の下面部分１１ａ-1，１１ａ-2を樹脂
パッケージ１６から剥離させるように作用する。
【００２７】半導体チップ１１のステージ１２への接着
力は従来と変わらないけれども、半導体チップ１１と樹
脂パッケージ１６の密着力は従来に比べて強力となって
いる。
【００２８】このため、半導体チップ１１の下面部分１
１ａ-1，１１ａ-2と樹脂パッケージ１６との界面剥離は
起きず、半導体チップ１１の下面部分１１ａ-1，１１ａ
-2と樹脂パッケージ１６とは密着した状態に保たれる。
このため、銀ペースト層１３に応力が作用しにくく、銀
ペースト層１３の割れ、半導体チップ１１とステージ１
２との剥離も起きない。
【００２９】半導体チップ１１の下面部分１１ａ-1，１
１ａ-2と樹脂パッケージ１６との剥離が起きず且つ半導
体チップ１１とステージ１２との剥離が起きない結果、
樹脂パッケージ１６にクラックが生ずることもなくな
る。
【００３０】従って、上記の半導体装置１０は、従来の
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
【００３１】次に上記半導体装置１０の製造方法につい
て、図４及び図５を併せ参照して説明する。
【００３２】 ダイス付け工程 ３０ 半導体チップ１１を銀ペーストによりステージ１２上に
固定する。
【００３３】 キュア工程 ３１ １５０℃程度に約６０分間加熱し、銀ペーストを硬化さ
せる。
【００３４】 ワイヤ付け工程 ３２ ワイヤ１５をボンディングする。
【００３５】 紫外線洗浄工程 ３３ 図５に示すように、波長が２５３７Å及び１８４９Åの
紫外線４０を所定時間照射する。紫外線４０は、半導体
チップ１１のうちステージ１２より外方に張り出してい
る部分の下面部分１１ａ-1，１１ａ-2に照射される。
【００３６】下面部分１１ａ-1，１１ａ-2は、付着して
いた汚染物質が除去されて清浄とされると共に、親水性
を有するように性質を変えられる。下面部分１１ａ-1，
１１ａ-2は、親水性を有する清浄な面１８となる。
【００３７】 樹脂パッケージ成形工程 ３４ トランスファモールドにより、樹脂パッケージ１６を成
形する。
【００３８】 メッキ工程 ３５ アウタリード１７にメッキをする。
【００３９】 紫外線洗浄工程 ３６ 上記工程３３と同様に紫外線を照射し、樹脂パッケージ
１６の表面に付着している汚染物質を除去する。
【００４０】 捺印工程 ３７ インクを付けたスタンパを使用して、型番等を樹脂パッ
ケージ１６の上面に捺印する。
【００４１】ここで、樹脂パッケージ１６の上面は清浄
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
【００４２】 プログレ工程 ３８ プレスにより、アウタリード１７を曲げて整形する。
【００４３】以上により、図１の半導体装置１０が製造
される。
【００４４】〔第２実施例〕図６及び図７は本発明の第
２実施例になる半導体装置５０を示す。
【００４５】半導体装置５０は、ＬＯＣ（Lead On Chi
p) 構造を有する。
【００４６】半導体装置５０は、Ｓｉ製の半導体チップ
５１の上面が接着テープ５２によってインナリード５３
に接着され、半導体チップ５１の上面の中央付近のパッ
ドとインナリード５３とがワイヤ５４によって接続さ
れ、半導体チップ５１、インナリード５３、及びワイヤ
５４がエポキシ樹脂製の樹脂パッケージ５５により封止
され、アウタリード５６が樹脂パッケージ５５より外部
に突出した構造を有する。
【００４７】半導体チップ５１の下面５１ａ全体が、樹
脂パッケージ５５内にむき出しになっている。
【００４８】この下面５１ａは、波長が２５３７Å及び
１８４９Åの紫外線を所定時間照射れて紫外線洗浄がな
されており、付着していた汚染有機物が除去され、且つ
親水性を有するように改質されている。従って、この下
面５１ａは、親水性を有する清浄な面５７となってい
る。
【００４９】このため、図８に示すように、半導体チッ
プ５１の下面５１ａ（５７）と樹脂パッケージ５５の面
５８との密着力Ｐ2 は、底面５１ａが紫外線洗浄されて
いない場合の密着力より強いものとなっている。
【００５０】これにより、半導体チップ５１は、下面５
１ａ全体が樹脂パッケージ５５と強く密着し、樹脂パッ
ケージ５５に強固に固定された状態となっている。５９
は半導体チップ５１が樹脂パッケージ５５と強固に固定
されている部分である。
【００５１】この構造の半導体装置５０は、以下の述べ
る特長を有する。
【００５２】半導体装置５０の回路基板への実装時に受
ける熱によって樹脂パッケージ５５内に吸湿されている
水分が気化し膨張し、このときの圧力が、半導体チップ
５１の底面５１ａと樹脂パッケージ５５とを剥離させる
ように作用する。
【００５３】ここで、半導体チップ５１と樹脂パッケー
ジ５５とは従来に比べて強力となっている。
【００５４】このため、半導体チップ５１の底面５１ａ
と樹脂パッケージ５５との界面剥離は起きず、半導体チ
ップ５１の底面５１ａと樹脂パッケージ５５とは密着し
た状態に保たれる。
【００５５】この結果、樹脂パッケージ５５にクラック
が生ずることもなくなる。
【００５６】従って、上記の半導体装置５０は、従来の
ものに比べて耐湿性に優れ、長寿命となり、高い信頼性
を有する。
【００５７】次に、上記半導体装置５０の製造方法につ
いて、図９及び図１０を併せ参照して説明する。
【００５８】 チップマウント工程 ６０ 半導体チップ５１の上面に、接着テープ５２によってイ
ンナリード５７を接着し、半導体チップ５１がインナリ
ード５３の下側にマウントされた状態とする。 ワイヤ付け工程 ６１ ワイヤ５４をボンディングする。
【００５９】 紫外線洗浄工程 ６２ 図１０に示すように、波長が２５３７Å及び１８４９Å
の紫外線４０を所定時間照射する。紫外線４０は、半導
体チップ５１の下面５１ａ全面に照射される。下面５１
ａは、付着していた汚染物質が除去されて清浄とされる
と共に、親水性を有するように性質を変えられる。下面
５１ａは、親水性を有する清浄な面５７となる。
【００６０】 樹脂パッケージ成形工程 ６３ トランスファモールドにより、樹脂パッケージ５５を成
形する。
【００６１】 メッキ工程 ６４ アウタリード５６にメッキをする。
【００６２】 紫外線洗浄工程 ６５ 上記工程６２と同様に紫外線を照射し、樹脂パッケージ
５５の表面に付着している汚染物質を除去する。
【００６３】 捺印工程 ６６ インクを付けたスタンパを使用して、型番等を樹脂パッ
ケージ５５の上面に捺印する。
【００６４】ここで、樹脂パッケージ１６の上面は清浄
な面となっているため、インクは良好に付着し、捺印は
鮮明になされる。
【００６５】 プログレ工程 ６７ プレスにより、アウタリード５６を曲げて整形する。
【００６６】以上により、図６の半導体装置５０が製造
される。
【００６７】
【発明の効果】以上説明したように、請求項１の発明に
よれば、半導体チップの下面と樹脂パッケージとを強力
に密着させることが出来る。これによって、半導体チッ
プの下面が樹脂パッケージ内にむき出しになっているこ
とから、樹脂パッケージの下面側にクラックが入り易い
構造の半導体装置において、樹脂パッケージの下面側に
クラックが入る事故の発生を効果的に防止することが出
来る。よって、半導体チップの下面が樹脂パッケージ１
６にむき出しとなっている構造の半導体装置の長寿命化
及び信頼性の向上を図ることが出来る。
【００６８】請求項２の発明によれば、ステージが半導
体チップより小さいサイズである構造の半導体装置にお
いて、樹脂パッケージの下面側にクラックが入ることを
効果的に防止し得、よって、上記構造の半導体装置の長
寿命化及び信頼性の向上を図ることが出来る。
【００６９】請求項３の発明によれば、ＬＯＣ構造であ
り、樹脂パッケージの下面側にクラックが入り易い構造
の半導体装置において、樹脂パッケージの下面側にクラ
ックが入ることう効果的に防止し得、よって、ＬＯＣ構
造の半導体装置の長寿命化及び信頼性の向上を図ること
が出来る。
【図面の簡単な説明】
【図１】本発明の第１実施例になる半導体装置の断面図
を示す。
【図２】図１の半導体装置を、その樹脂パッケージを透
視して示す平面図である。
【図３】図１中、半導体チップの底面と樹脂パッケージ
の密着を説明する図である。
【図４】図１の半導体装置の製造工程図である。
【図５】図４中、紫外線洗浄工程３３を説明する図であ
る。
【図６】本発明の第２実施例になる半導体装置の断面図
である。
【図７】図６の半導体装置を、その樹脂パッケージを透
視して示す断面図である。
【図８】図６中、半導体チップの底面と樹脂パッケージ
との密着を説明する図である。
【図９】図６の半導体装置の製造工程図である。
【図１０】図９中、紫外線洗浄工程６２を説明する図で
ある。
【図１１】従来の半導体装置の１例を示す図である。
【符号の説明】
１０，５０ 半導体装置 １１，５１ 半導体チップ １１ａ 下面 １１ａ-1 下面部分 １２ ステージ １３ 銀ペースト層 １４，５３ インナリード １５，５４ ワイヤ １６，５５ 樹脂パッケージ １７，５６ アウタリード １８，５７ 親水性を有する清浄な面 １９，５８ 樹脂パッケージの面 ３３，３６，６２，６５ 紫外線洗浄工程 ４０ 紫外線
フロントページの続き (72)発明者 谷口 伸一郎 鹿児島県薩摩郡入来町副田5950番地 株式 会社九州富士通エレクトロニクス内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップと、該半導体チップを封止
    する樹脂パッケージとを有し、該半導体チップの下面の
    全体又は一部が該樹脂パッケージの一部によって覆われ
    た構成の半導体装置において、 上記半導体チップが、その下面（１１ａ-1，１１ａ-2，
    ５１ａ）を紫外線洗浄された後、樹脂封止されてなる構
    成としたことを特徴とする半導体装置。
  2. 【請求項２】 半導体チップと、該半導体チップの略中
    央部分を支持するステージと、該半導体チップ及び該ス
    テージを封止する樹脂パッケージとを有し、該半導体チ
    ップのうち上記ステージより張り出している部分の下面
    が該樹脂パッケージの一部によって覆われた構成の半導
    体装置において、 上記半導体チップが、上記ステージ上にダイス付けされ
    た状態で、その下面（１１ａ-1，１１ａ-2）を紫外線洗
    浄された後、樹脂封止されてなる構成としたことを特徴
    とする半導体装置。
  3. 【請求項３】 半導体チップと、該半導体チップの上面
    側に位置しているリードと、該半導体チップ及び該リー
    ドを封止する樹脂パッケージとを有し、該半導体チップ
    の下面全体が該樹脂パッケージの一部によって覆われた
    構成の半導体装置において、 上記半導体チップが上記リードによって支持された状態
    で、その下面（５１ａ）を紫外線洗浄された後、樹脂封
    止されてなる構成としたことを特徴とする半導体装置。
JP5233878A 1993-09-20 1993-09-20 半導体装置 Pending JPH0794539A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP5233878A JPH0794539A (ja) 1993-09-20 1993-09-20 半導体装置
US08/919,170 US5821613A (en) 1993-09-20 1997-08-28 Semiconductor device in which semiconductor chip has bottom surface with reduced level of organic compounds relatively to other sufaces thereof
US09/131,367 US6383842B1 (en) 1993-09-20 1998-08-07 Method for producing semiconductor device having increased adhesion between package and semiconductor chip bottom

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5233878A JPH0794539A (ja) 1993-09-20 1993-09-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH0794539A true JPH0794539A (ja) 1995-04-07

Family

ID=16961985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5233878A Pending JPH0794539A (ja) 1993-09-20 1993-09-20 半導体装置

Country Status (2)

Country Link
US (2) US5821613A (ja)
JP (1) JPH0794539A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771638A3 (en) * 1995-10-30 1999-03-17 Towa Corporation Mold cleaning mechanism for resin sealing/molding apparatus
JP2017143131A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100339020B1 (ko) * 1999-08-02 2002-05-31 윤종용 반도체칩 패키징 시스템 및 이를 이용한 반도체칩 패키징 방법
US6433424B1 (en) * 2000-12-14 2002-08-13 International Rectifier Corporation Semiconductor device package and lead frame with die overhanging lead frame pad
TW568355U (en) * 2002-01-16 2003-12-21 Orient Semiconductor Elect Ltd Improved leadframe structure for integrated circuit
US7303943B2 (en) * 2004-10-07 2007-12-04 Seiko Instruments Inc Method of manufacturing electric device
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
TWI539872B (zh) * 2013-01-09 2016-06-21 聯京光電股份有限公司 基板、半導體結構以及其相關製造方法
CN116544297A (zh) * 2022-01-25 2023-08-04 嘉兴阿特斯技术研究院有限公司 异质结电池的制备方法以及异质结电池

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4028135A (en) * 1976-04-22 1977-06-07 The United States Of America As Represented By The Secretary Of The Army Method of cleaning surfaces by irradiation with ultraviolet light
JPS61241937A (ja) 1985-04-19 1986-10-28 Hitachi Chiyou Lsi Eng Kk 半導体装置の製造方法
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
JPH07105465B2 (ja) * 1989-01-10 1995-11-13 富士通株式会社 ハイブリッド型集積回路装置
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
US5233220A (en) * 1989-06-30 1993-08-03 Texas Instruments Incorporated Balanced capacitance lead frame for integrated circuits and integrated circuit device with separate conductive layer
US5264730A (en) * 1990-01-06 1993-11-23 Fujitsu Limited Resin mold package structure of integrated circuit
JPH03296249A (ja) * 1990-04-13 1991-12-26 Nec Corp 樹脂封止型半導体装置
EP0478240A3 (en) * 1990-09-24 1993-05-05 Texas Instruments Incorporated Insulated lead frame for integrated circuits and method of manufacture thereof
US5227661A (en) * 1990-09-24 1993-07-13 Texas Instruments Incorporated Integrated circuit device having an aminopropyltriethoxysilane coating
JPH04206855A (ja) * 1990-11-30 1992-07-28 Sony Corp 半導体装置
JPH04348540A (ja) * 1991-05-27 1992-12-03 Sony Corp フリップチップボンダー
JP2609382B2 (ja) * 1991-10-01 1997-05-14 三菱電機株式会社 半導体装置
KR930014916A (ko) * 1991-12-24 1993-07-23 김광호 반도체 패키지
US5233222A (en) * 1992-07-27 1993-08-03 Motorola, Inc. Semiconductor device having window-frame flag with tapered edge in opening
US5302849A (en) * 1993-03-01 1994-04-12 Motorola, Inc. Plastic and grid array semiconductor device and method for making the same
US5327008A (en) * 1993-03-22 1994-07-05 Motorola Inc. Semiconductor device having universal low-stress die support and method for making the same
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
US5733800A (en) * 1996-05-21 1998-03-31 Micron Technology, Inc. Underfill coating for LOC package
JPH10303352A (ja) * 1997-04-22 1998-11-13 Toshiba Corp 半導体装置および半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0771638A3 (en) * 1995-10-30 1999-03-17 Towa Corporation Mold cleaning mechanism for resin sealing/molding apparatus
JP2017143131A (ja) * 2016-02-09 2017-08-17 株式会社ディスコ 被加工物の樹脂被覆方法及び被加工物の加工方法

Also Published As

Publication number Publication date
US5821613A (en) 1998-10-13
US6383842B1 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
US5756380A (en) Method for making a moisture resistant semiconductor device having an organic substrate
US6258314B1 (en) Method for manufacturing resin-molded semiconductor device
US20050001295A1 (en) Adhesion enhanced semiconductor die for mold compound packaging
JP2001267482A (ja) リードフレームパターン及びこれを用いた半導体装置並びに半導体装置の製造方法
US20050285244A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
JP2004349728A (ja) カプセル化電子部品、特に集積回路の製造方法
CN1106689C (zh) 半导体封装引线去边方法
US5821613A (en) Semiconductor device in which semiconductor chip has bottom surface with reduced level of organic compounds relatively to other sufaces thereof
WO1999049512A1 (en) Semiconductor device and method of manufacturing the same
KR100196285B1 (ko) 폴리이미드의 불완전 경화 상태를 이용한 리드 온 칩형 반도체 칩 패키지의 리드와 반도체 칩 부착 방법
JP2004031913A (ja) 半導体装置の製造方法
JP2004281526A (ja) 半導体装置の製造方法
JPH08116012A (ja) 放熱板とそれを用いたリードフレーム部材及び樹脂封止型半導体装置、および放熱板の製造方法
JP4728606B2 (ja) 電子装置
JP2001148447A (ja) 樹脂封止型半導体装置及びその製造方法
JPH11289040A (ja) リードフレーム及びこれを用いた半導体装置
JP3918303B2 (ja) 半導体パッケージ
JPH0547988A (ja) 半導体装置
KR100262812B1 (ko) 에어캐비티를 가지는 플라스틱 패키지 베이스 및 그 제조방법
JP4206410B2 (ja) 半導体装置の製造方法
JPH0563112A (ja) 半導体装置
CN112117241B (zh) 半导体封装方法及其结构
JPWO1999049512A1 (ja) 半導体装置およびその製造方法
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP3007891B1 (ja) 半導体中空パッケ―ジ及びその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010703