JPH0794739A

JPH0794739A - 量子箱を有する電界効果トランジスタ及びその作製方法

Info

Publication number: JPH0794739A
Application number: JP5256451A
Authority: JP
Inventors: Ryuichi Ugajin; 隆一宇賀神; Toshiyuki Samejima; 俊之鮫島
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-09-20
Filing date: 1993-09-20
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】量子箱を有し、モット転移（金属−絶縁体転
移）を応用した、高い集積度を達成し得る電界効果トラ
ンジスタ（ＦＥＴ）及びその作製方法を提供する。【構成】ＦＥＴは、（イ）基体１０と、（ロ）その上に
形成された複数の量子箱１８と、障壁層１６と、障壁層
の上に形成された２次元導電層２４とから成るチャネル
領域と、（ハ）ゲート電極３２と、（ニ）ソース・ドレ
イン領域３４、及びソース・ドレイン電極４０、から成
る。ＦＥＴの作製方法は、（イ）基体上に形成された半
導体原料層１２に熱処理を施して複数の半導体結晶粒１
４を形成した後、それらの表面を酸化して酸化膜から成
る障壁層１６を形成して、半導体結晶粒から成る量子箱
１８を形成し、（ロ）量子箱の上方に形成された半導体
原料層２２に熱処理を施して２次元導電層２４を形成す
る工程、から成るチャネル領域形成工程を具備する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、量子箱を有する電界効
果トランジスタ及びその作製方法に関する。

【０００２】

【従来の技術】近年、量子波エレクトロニクスにおい
て、電子のド・ブロイ波長と同程度の断面寸法を有する
極微細構造、即ち、所謂量子箱あるいは複数の量子箱の
集合である量子箱集合素子が注目されており、この量子
箱内に閉じ込められた０次元電子が示す量子効果に大き
な関心がもたれている。量子箱集合素子においては、例
えば、電子は隣接する量子箱間をトンネリングによって
移動することができ、しかも、０次元的量子閉じ込めに
よって電子間クーロン相互作用の効果が顕著になる。

【０００３】量子箱１つ当りに１つの電子が供給された
場合、電子間クーロン相互作用によってモット転移（金
属−絶縁体転移）が起こることが予言されている。即
ち、１０ｎｍ程度の大きさを有する量子箱を５ｎｍ程度
離して並べた量子箱集合素子を考える。このような系に
おける量子箱間のトランスファーエネルギーは或る程度
の値（例えば１０ｍｅＶ程度）となっており、電子の密
度が低い領域では金属的伝導が生じる。しかしながら、
電子密度が上昇して量子箱１つ当りに１つの電子の密度
（ハーフフィールド）になると、電子間クーロン相互作
用のために各電子は各量子箱に閉じ込められ、伝導でき
なくなる。この現象はモット絶縁体と呼ばれている。こ
の状態は、ハバードギャップによって分離されたサブバ
ンドの低エネルギー側に電子が詰め込まれた状態と考え
ることができる。一方、ハーフフィールドを越えた電子
密度になると、ハバードギャップによって分離されたサ
ブバンドの高エネルギー側に電子が詰まっていき、再び
金属的伝導が可能になる。

【０００４】

【発明が解決しようとする課題】このような量子箱集合
素子の応用分野の１つに電界効果トランジスタ（ＦＥ
Ｔ）が考えられる。電界効果トランジスタのチャネル領
域に量子箱集合素子を形成し、量子箱集合素子内におけ
る電子あるいは正孔の移動を制御することによってチャ
ネル領域の導通を制御することで、チャネル領域を流れ
るソース・ドレイン電流を制御することが可能である。

【０００５】現在、複数の量子箱の集合体である量子箱
集合素子は、主に化合物半導体材料から作製されてい
る。この量子箱集合素子は、化合物半導体のヘテロ接合
による電子閉じ込めを実現する系である。化合物半導体
材料を用いる理由は、分子線エピタキシー技術あるいは
ＭＯＣＶＤ技術などの化合物半導体のエピタキシャル成
長技術の進歩によって、形成された化合物半導体層の結
晶性や均質性が良好になってきただけでなく、シャープ
なヘテロ接合が形成できるようになってきたことに大き
く依存している。これらの結晶成長技術は、化合物半導
体材料から成る単結晶基板上に化合物半導体材料から成
る結晶層を成長させることが前提となっている。

【０００６】現在、電界効果トランジスタの多くはシリ
コン等のＩＶ族元素をその構成材料としている。従っ
て、シリコン等のＩＶ族元素を構成材料とした量子箱を
有する電界効果トランジスタが、材料特性の安定性の面
から望まれている。また、例えばＬＣＤ等の制御用の電
界効果トランジスタのように、大面積の基板上に高性能
の電界効果トランジスタを高集積度にて作製する技術に
対する強い要求がある。

【０００７】量子効果が顕著になる１０ｎｍ程度の大き
さを有する孤立した量子箱は、従来、電子ビーム露光を
用いて作製されている。例えば、M.N. Reeds, et al.,
Phys. Rev. Lett. 60, 535 (1988) を参照のこと。ま
た、電子ビーム露光に関しては、例えば、A.N. Broers,
et al., Appl. Phys. Lett. 29, 596 (1976) を参照の
こと。然るに、従来の電子ビーム露光によるレジストパ
ターン間隔の限界は、電子ビームの近接効果によって５
０ｎｍ程度である。従って、量子箱の間隔が５ｎｍ程度
に近接した極めて集積度の高い量子箱集合素子を既存の
技術で作製することは極めて困難である。

【０００８】従って、本発明の目的は、量子箱を有し、
モット転移（金属−絶縁体転移）を応用した、高い集積
度を達成し得る電界効果トランジスタ及びその作製方法
を提供することにある。また、本発明の目的は、広く用
いられているＩＶ族元素系材料を構成材料とすることが
でき、ヘテロ接合を有していない量子箱を有する電界効
果トランジスタ及びその作製方法を提供することにあ
る。更に、本発明の目的は、大面積の基板上に高性能の
電界効果トランジスタを高集積度にて作製し得る方法を
提供することにある。

【０００９】

【課題を解決するための手段】上記の目的を達成するた
めの本発明の第１の態様に係る電界効果トランジスタ
は、（イ）基体と、（ロ）基体上に形成された複数の量
子箱と、これらの量子箱の間及び量子箱上に形成された
障壁層と、障壁層の上に形成された２次元導電層とから
成るチャネル領域と、（ハ）チャネル領域に設けられた
ゲート電極と、（ニ）チャネル領域の両端に形成された
ソース・ドレイン領域、及びソース・ドレイン領域に設
けられたソース・ドレイン電極、から成ることを特徴と
する。この第１の態様に係る電界効果トランジスタにお
いては、障壁層と２次元導電層の間に、更に、層間絶縁
層を形成することができる。

【００１０】上記の目的を達成するための本発明の第２
の態様に係る電界効果トランジスタは、（イ）基体と、
（ロ）基体上に形成された２次元導電層と、２次元導電
層上に設けられた層間絶縁層と、層間絶縁層上に設けら
れた複数の量子箱と、これらの量子箱の間及び量子箱上
に形成された障壁層とから成るチャネル領域と、（ハ）
チャネル領域に設けられたゲート電極と、（ニ）チャネ
ル領域の両端に形成されたソース・ドレイン領域、及び
ソース・ドレイン領域に設けられたソース・ドレイン電
極、から成ることを特徴とする。

【００１１】これらの本発明の第１及び第２の態様に係
る電界効果トランジスタにおいては、量子箱はＩＶ族元
素の結晶粒から成ることが望ましい。ＩＶ族元素として
は、シリコンを挙げることができる。更に、障壁層は二
酸化シリコンから成ることが望ましい。２次元導電層
は、シリコン結晶粒から構成することができる。基体は
透明材料から成ることが好ましい。更には、量子箱ある
いは２次元導電層は、１つの量子箱当りに１つの電子あ
るいは正孔を閉じ込め得るドーピング濃度を有すること
が好ましい。

【００１２】上記の目的を達成するための本発明の第１
の態様に係る電界効果トランジスタの作製方法は、
（イ）基体上に半導体原料層を形成し、次いで、この半
導体原料層に熱処理を施して複数の半導体結晶粒を形成
した後、これらの半導体結晶粒のそれぞれの表面を酸化
して酸化膜を形成し、酸化膜から成る障壁層によって相
互に隔てられた半導体結晶粒から成る量子箱を形成する
工程と、（ロ）量子箱の上方に半導体原料層を形成した
後、この半導体原料層に熱処理を施して半導体結晶粒か
ら成る２次元導電層を形成する工程、から成るチャネル
領域形成工程を具備することを特徴とする。この場合、
工程（イ）の後、障壁層上に層間絶縁層を形成する工程
を含ませることができる。

【００１３】上記の目的を達成するための本発明の第２
の態様に係る電界効果トランジスタの作製方法は、
（イ）基体上に半導体原料層を形成した後、この半導体
原料層に熱処理を施して半導体結晶粒から成る２次元導
電層を形成する工程と、（ロ）２次元導電層上に層間絶
縁層を形成する工程と、（ハ）層間絶縁層上に半導体原
料層を形成し、次いで、この半導体原料層に熱処理を施
して複数の半導体結晶粒を形成した後、これらの半導体
結晶粒のそれぞれの表面を酸化して酸化膜を形成して、
酸化膜から成る障壁層によって相互に隔てられた半導体
結晶粒から成る量子箱を形成する工程、から成るチャネ
ル領域形成工程を具備することを特徴とする。

【００１４】これらの本発明の第１及び第２の態様に係
る電界効果トランジスタの作製方法においては、半導体
原料層はＩＶ族元素から構成することができる。半導体
原料層としてポリシリコンを挙げることができる。基体
は熱処理に耐え得る基板あるいは絶縁層から成ることが
望ましい。熱処理はレーザアニール処理とすることがで
きる。また、量子箱を形成するための半導体原料層若し
くは２次元導電層を形成するための半導体原料層に対し
て、１つの量子箱当りに１つの電子あるいは正孔を閉じ
込め得る濃度のドーピングを行うことが好ましい。

【００１５】

【作用】本発明の電界効果トランジスタは、複数の量子
箱と、その上方若しくは下方に形成された２次元導電層
との間の電子あるいは正孔のトンネリングによる移動を
ゲート電極によって制御する。電子あるいは正孔が２次
元導電層に引かれた状態では、２次元導電層は金属的挙
動を示し、チャネル領域にはソース・ドレイン電流が流
れる。一方、電子あるいは正孔が量子箱内に捕捉された
状態では、２次元導電層は絶縁体としての挙動を示し、
チャネル領域にはソース・ドレイン電流が流れない。量
子箱１つ当りに電子あるいは正孔が１つ捕捉される状態
の場合、電気伝導度の低下が最も大きくなり、チャネル
領域におけるソース・ドレイン電流の流れを最も効果的
に制御することができる。

【００１６】本発明の電界効果トランジスタの作製方法
においては、半導体原料層に熱処理を施して複数の半導
体結晶粒を形成する。この半導体結晶粒の大きさは、例
えば半導体原料層の厚さに依存するので、半導体原料層
の厚さを薄くすれば、非常に微細な半導体結晶粒を形成
することができる。そして、半導体結晶粒のそれぞれの
表面を酸化して酸化膜を形成するので、薄い酸化膜から
成る障壁層によって相互に隔てられた半導体結晶粒から
成る量子箱が形成される。即ち、薄い酸化膜から成る障
壁層を介して量子箱相互が非常に近接した微細な複数の
量子箱から構成された電界効果トランジスタを作製する
ことが可能になる。このような構成にすることによっ
て、ヘテロ接合を形成することなく量子箱を作製するこ
とが可能になる。

【００１７】

【実施例】以下、図面を参照して、実施例に基づき本発
明の電界効果トランジスタ及びその作製方法を説明す
る。

【００１８】（実施例１）実施例１は、本発明の第１の
態様に係る電界効果トランジスタ及び第１の態様に係る
電界効果トランジスタ作製方法に関する。実施例１の電
界効果トランジスタは、複数の量子箱から成る層（以
下、量子箱層とも呼ぶ）を１層有し、その上に２次元導
電層を有する。半導体原料層はポリシリコンから構成さ
れる。また、基体は熱処理に耐え得る材料であるガラス
から構成される。更には、熱処理はレーザアニール処理
である。

【００１９】図１の（Ａ）に、実施例１の電界効果トラ
ンジスタの模式的な一部断面図を示す。この電界効果ト
ランジスタは、具体的には、（イ）ガラスから成る基体
１０と、（ロ）基体１０上に形成された複数のシリコン
結晶粒から成る量子箱１８と、これらの量子箱の間及び
量子箱上に形成された二酸化シリコンから成る障壁層１
６と、障壁層の上に形成されたシリコン結晶粒から成る
２次元導電層２４とから構成されたチャネル領域と、
（ハ）チャネル領域の上方に設けられたゲート電極３２
と、（ニ）チャネル領域の両端に形成されたソース・ド
レイン領域３４、及びソース・ドレイン領域３４に設け
られたソース・ドレイン電極４０から成る。尚、実施例
１の電界効果トランジスタにおいては、障壁層１６と２
次元導電層２４との間に、更に、層間絶縁層２０が形成
されている。

【００２０】かかる実施例１の電界効果トランジスタの
作製方法を、以下、図２及び図３を参照して説明する。

【００２１】［工程−１００］先ず、基体１０上に半導
体原料層１２を形成する。即ち、例えばＣＶＤ法にてポ
リシリコンから成る半導体原料層１２を、ガラスから成
る基体１０上に形成する（図２の（Ａ）参照）。半導体
原料層１２の厚さが量子箱の大きさを規定することにな
るので、半導体原料層１２の厚さを、例えば１０ｎｍ〜
１００ｎｍとする。実施例１においては、半導体原料層
１２の厚さを１０ｎｍとした。最終的に形成される量子
箱の大きさは２ｎｍ〜５０ｎｍであることが望ましい。
また、半導体原料層１２には、１０¹⁸／ｃｍ³〜１０¹⁹
／ｃｍ³程度の濃度のドーパントを加えることが望まし
い。これによって、量子箱１つ当りに電子あるいは正孔
が１つ含まれることになる。

【００２２】［工程−１１０］次に、半導体原料層１２
に熱処理を施して複数の半導体結晶粒１４を形成する。
具体的には、半導体原料層１２にパルスレーザ光を照射
する。パルスレーザ光としては、例えば、以下の諸元を
有するものを使用することができる。使用レーザ：ＸｅＣｌエキシマレーザパルス幅：３０ｎ秒照射エネルギー：１８０ｍＪ／ｃｍ²

【００２３】パルスレーザ光に照射された半導体原料層
１２の領域は瞬間的に溶融し、パルスレーザ光の照射が
完了した時点から冷却され、シリコンから成る均質な微
細（例えば１０ｎｍ程度の）半導体結晶粒１４が形成さ
れる（図２の（Ｂ）参照）。このように形成された半導
体結晶粒は十分大きな電気伝導度を有することから、半
導体結晶粒界面での電子散乱は殆ど無いと考えられる。
従って、半導体結晶粒間には空隙は殆ど無いと考えられ
る。

【００２４】［工程−１２０］その後、半導体結晶粒１
４のそれぞれの表面を酸化して酸化膜を形成し、酸化膜
から成る障壁層１６によって相互に隔てられた半導体結
晶粒１４から成る量子箱１８を形成する（図２の（Ｃ）
参照）。酸化膜の形成は、例えば以下の条件で行うこと
ができる。酸化雰囲気：窒素ガスで希釈した酸素ガス雰囲気温度：９５０゜Ｃ時間：３０分

【００２５】半導体結晶粒１４のそれぞれの表面が酸化
され、シリコンから成る中心部を二酸化シリコンから成
る酸化膜（障壁層１６）が取り囲む構造を有する量子箱
１８が、チャネル領域形成予定領域に形成される。その
理由は、外部から取り込まれた酸素が、半導体結晶粒１
４の界面上を拡散してシリコンから成る半導体結晶粒１
４中に侵入するからである。こうして、量子箱１８は、
酸化膜から成る障壁層１６によって相互に隔てられる。
シリコンから成る半導体結晶粒表面の酸化処理の制御性
は非常に優れている。従って、数ｎｍの厚さの酸化膜を
形成することができる。

【００２６】こうして、ナノメーターオーダーのシリコ
ンから成る半導体結晶粒１４から構成された複数の量子
箱１８を作製することができる。また、これらの量子箱
１８は、ナノメーターオーダーの二酸化シリコンから成
る障壁層１６（酸化膜）によって相互に隔てられてい
る。このように、量子箱１８の形成に際しては、下地で
ある基体１０との間でヘテロ接合を形成する必要がな
い。

【００２７】このような量子箱の大きさは、走査型トン
ネル顕微鏡（ＳＴＭ）による量子箱の断面観察や、光ル
ミネッセンスにおけるブルーシフトによって、観察する
ことができる。

【００２８】［工程−１３０］その後、必要に応じて、
全面に層間絶縁層２０を形成する（図２の（Ｄ）参
照）。これによって、量子箱１８は層間絶縁層２０で被
覆される。層間絶縁層２０は、例えば二酸化シリコンか
ら成り、ＣＶＤ法等にて形成することができる。層間絶
縁層２０と、半導体結晶粒１４のそれぞれの表面に形成
された酸化膜から成る障壁層１６の厚さの合計は、電子
がトンネリングできる厚さとする。具体的には、合計の
厚さは、例えば数ｎｍ〜数十ｎｍ程度である。

【００２９】［工程−１４０］次いで、全面に半導体原
料層２２を形成する（図３の（Ａ）参照）。これによっ
て、障壁層１６の上に（層間絶縁層２０を形成した場合
には、層間絶縁層２０の上に）、半導体原料層２２が形
成される。半導体原料層２２は、例えばＣＶＤ法にて形
成されたポリシリコンから構成することができる。この
半導体原料層２２の厚さは５〜２０ｎｍ程度であればよ
い。尚、［工程−１００］で半導体原料層１２にドーパ
ントを加えない場合には、［工程−１４０］において、
半導体原料層２２に、１０¹⁸／ｃｍ³〜１０¹⁹／ｃｍ³程
度の濃度のドーパントを加えることが望ましい。これに
よって、量子箱１つ当りに電子あるいは正孔が１つ含ま
れることになる。

【００３０】［工程−１５０］その後、半導体原料層２
２に熱処理を施して半導体結晶粒から成る２次元導電層
２４を形成する（図３の（Ｂ）参照）。２次元導電層２
４を半導体結晶粒から構成することによって、２次元導
電層２４の電気伝導度を向上させることができる。この
熱処理工程は、例えば、［工程−１１０］と同様とする
ことができる。パルスレーザ光に照射された半導体原料
層２２の領域は瞬間的に溶融し、パルスレーザ光の照射
が完了した時点から冷却され、シリコンから成る均質な
微細半導体結晶粒から構成された２次元導電層２４が形
成される。こうして、電界効果トランジスタのチャネル
領域が形成される。

【００３１】［工程−１６０］次いで、ソース・ドレイ
ン領域形成予定領域の外側の、量子箱１８、障壁層１６
及び２次元導電層２４、並びに場合によっては層間絶縁
層２０の一部を除去し、電界効果トランジスタの各素子
を分離させる（この状態は図示せず）。

【００３２】［工程−１７０］次に、２次元導電層２４
の表面を、通常の酸化法にて酸化してゲート酸化膜３０
を形成する。次いで、ポリシリコン等から成るゲート電
極３２を従来の方法にてゲート酸化膜３０上に形成する
（図３の（Ｃ）参照）。

【００３３】［工程−１８０］次に、ソース・ドレイン
領域形成予定領域に従来のイオン注入法によってイオン
注入を施し、ソース・ドレイン領域３４を形成する。そ
の後、例えば二酸化シリコンから成る絶縁層３６をＣＶ
Ｄ法等にて全面に形成した後、リソグラフィー技術及び
ＲＩＥ法等のエッチング技術を用いて、ソース・ドレイ
ン領域３４上の絶縁層３６に開口部３８を設け、スパッ
タ法等によって、開口部３８を含む絶縁層３６上にアル
ミニウム合金等の金属配線材料を堆積させて、ソース・
ドレイン電極４０を設ける。次いで、絶縁層３６上に堆
積された金属配線材料に所望のパターニングを施し、配
線を形成する。

【００３４】こうして、図１の（Ａ）に示した電界効果
トランジスタが完成される。この電界効果トランジスタ
は、基体１０上に形成された複数の量子箱１８と、量子
箱の間及び量子箱上に形成された障壁層１６と、障壁層
の上に形成された２次元導電層２４とから成るチャネル
領域を有する。

【００３５】以下、実施例１の電界効果トランジスタの
動作概要を説明する。この電界効果トランジスタは、モ
ット転移を応用している。尚、量子箱は、例えば、１つ
の量子箱当りに１つの電子を閉じ込め得るドーピング濃
度を有するとする。

【００３６】ソース・ドレイン電極４０間に適当なバイ
アスをかけた状態で、ゲート電極３２に０．１〜１Ｖ程
度の正の電位を印加する。これによって、電子は２次元
導電層２４へ引かれ、２次元導電層２４の電気伝導度が
大きくなり、２次元導電層２４は金属的な挙動を示し、
ソース・ドレイン電極４０間に電流が流れる。一方、ゲ
ート電極３２に−０．１〜−１Ｖ程度の負の電位を印加
すると、電子は量子箱１８の方向に引かれ、量子箱１８
内に捕捉される。その結果、２次元導電層２４の電気伝
導度はほぼ０となり、２次元導電層２４は絶縁体として
の挙動を示し、ソース・ドレイン電極４０間に電流が流
れなくなる。以上の動作原理によって、電界効果トラン
ジスタのチャネル領域の伝導性、即ちソース・ドレイン
電流を制御することができる。

【００３７】（実施例２）実施例２は、本発明の第２の
態様に係る電界効果トランジスタ及び第２の態様に係る
電界効果トランジスタ作製方法に関する。実施例２の電
界効果トランジスタは、２次元導電層を有し、その上に
量子箱層を１層有する。半導体原料層はポリシリコンか
ら構成される。また、基体は熱処理に耐え得る材料であ
るガラスから構成される。更には、熱処理はレーザアニ
ール処理である。

【００３８】図１の（Ｂ）に、実施例２の電界効果トラ
ンジスタの模式的な一部断面図を示す。この電界効果ト
ランジスタは、具体的には、（イ）ガラスから成る基体
１０と、（ロ）基体１０上に形成されたシリコン結晶粒
から成る２次元導電層２４と、２次元導電層２４上に設
けられた二酸化シリコンから成る層間絶縁層５０と、層
間絶縁層５０上に設けられた複数のシリコン結晶粒から
成る量子箱１８と、これらの量子箱の間及び量子箱上に
形成された二酸化シリコンから成る障壁層１６とから構
成されたチャネル領域と、（ハ）チャネル領域の上方に
設けられたゲート電極３２と、（ニ）チャネル領域の両
端に形成されたソース・ドレイン領域３４、及びソース
・ドレイン領域３４に設けられたソース・ドレイン電極
４０から成る。

【００３９】かかる実施例２の電界効果トランジスタの
作製方法を、以下、図４を参照して説明する。

【００４０】［工程−２００］先ず、基体１０上に半導
体原料層２２を形成する（図４の（Ａ）参照）。半導体
原料層２２は、例えばＣＶＤ法にて形成されたポリシリ
コンから構成することができる。この半導体原料層２２
の厚さは５〜２０ｎｍ程度であればよい。必要に応じ
て、実施例１の［工程−１４０］にて説明したように、
半導体原料層２２にドーパントを加えることができる。

【００４１】［工程−２１０］その後、半導体原料層２
２に熱処理を施して半導体結晶粒から成る２次元導電層
２４を形成する（図４の（Ｂ）参照）。この熱処理工程
は、例えば、実施例１の［工程−１１０］と同様とする
ことができる。パルスレーザ光に照射された半導体原料
層２２の領域は瞬間的に溶融し、パルスレーザ光の照射
が完了した時点から冷却され、シリコンから成る均質な
微細半導体結晶粒から構成された２次元導電層２４が形
成される。

【００４２】［工程−２２０］次に、２次元導電層２４
上に層間絶縁層５０を形成する（図４の（Ｃ）参照）。
層間絶縁層５０は、例えば二酸化シリコンから成り、Ｃ
ＶＤ法等にて形成することができる。層間絶縁層５０の
厚さは、電子がトンネリングできる厚さとする。具体的
には、層間絶縁層５０の厚さは、例えば数ｎｍ〜数十ｎ
ｍ程度である。

【００４３】［工程−２３０］そして、層間絶縁層５０
上に半導体原料層１２を形成し（図４の（Ｄ）参照）、
次に、半導体原料層１２にレーザアニール処理から成る
熱処理を施して複数の半導体結晶粒を形成する。その
後、半導体結晶粒のそれぞれの表面を酸化して酸化膜を
形成し、酸化膜から成る障壁層１６によって相互に隔て
られた半導体結晶粒から成る量子箱１８を形成する（図
４の（Ｅ）参照）。以上の各工程は、実施例１の［工程
−１００］〜［工程−１２０］と同様とすることができ
る。このように、量子箱１８の形成に際しては、下地で
ある層間絶縁層５０との間でヘテロ接合を形成する必要
がない。

【００４４】［工程−２４０］次に、実施例１の［工程
−１６０］と同様に素子分離を行い、次いで、例えば二
酸化シリコンから成るゲート酸化膜３０を複数の量子箱
１８の上方に形成する。

【００４５】［工程−２５０］その後、チャネル領域の
上のゲート酸化膜３０上にゲート電極３２を形成する。

【００４６】［工程−２６０］次いで、実施例１の［工
程−１８０］と同様に、イオン注入法によるソース・ド
レイン領域３４の形成、絶縁層３６及び開口部３８の形
成、ソース・ドレイン電極４０の形成を行う。

【００４７】こうして、図１の（Ｂ）に示した電界効果
トランジスタが完成される。この電界効果トランジスタ
は、基体１０上に形成された２次元導電層２４と、この
２次元導電層２４上に形成された層間絶縁層５０と、層
間絶縁層５０上に形成された複数の量子箱１８と、量子
箱の間及び量子箱上に形成された障壁層１６から成るチ
ャネル領域を有する。

【００４８】実施例２の電界効果トランジスタの動作原
理は、ゲート電極３２に印加される電位の符号が異なる
点を除き、実質的には実施例１の電界効果トランジスタ
と同様であるので、詳細な説明は省略する。

【００４９】以上、好ましい実施例に基づき本発明の電
界効果トランジスタ及びその作製方法を説明したが、本
発明はこれらの実施例に限定されるものではない。実施
例における成膜方法や各種条件は例示であり、適宜変更
することができる。半導体原料層は、ポリシリコン以外
にも、アモルファスシリコン、その他、ゲルマニウム等
から構成することができる。層間絶縁層や絶縁層も二酸
化シリコンに限定されず、ＳｉＮ等、適当な方法で量子
箱層や２次元導電層上に堆積させ得る公知の絶縁材料か
ら構成することができる。基体は、ガラス以外にも、石
英、シリコン基板、その他、熱処理に耐え得る基板を用
いることができる。あるいは、基体は各種素子や配線を
被覆した絶縁層であってもよい。この場合には、多層の
素子構造を形成することができる。

【００５０】電界効果トランジスタには、量子箱層や２
次元導電層を複数設けてもよい。このような構造にする
ことによって、大電流のソース・ドレイン電流を電界効
果トランジスタに流すことが可能になり、大電流の制御
を行い得る。

【００５１】２次元導電層の形成方法や半導体原料層の
熱処理方法は、レーザアニール処理に限られず、ＲＴＡ
（Rapid Thermal Annealing）処理を採用することがで
きる。

【００５２】実施例においては、所謂トップゲート型の
電界効果トランジスタを専ら例にとり説明したが、本発
明の電界効果トランジスタは、所謂ボトムゲート型であ
ってもよい。実施例１にて説明した電界効果トランジス
タの構造をボトムゲート型電界効果トランジスタに適用
した場合には、具体的には、例えば以下の構造を有す
る。（Ａ）ガラスから成る基体１０（Ｂ）基体１０上に形成されたゲート電極３２（Ｃ）ゲート電極３２上に形成されたゲート酸化膜３０（Ｄ）ゲート酸化膜３０上に形成された複数のシリコン
結晶粒から成る量子箱１８と、これらの量子箱の間及び
量子箱上に形成された二酸化シリコンから成る障壁層１
６と、障壁層の上に形成されたシリコン結晶粒から成る
２次元導電層２４とから構成されたチャネル領域（Ｅ）チャネル領域の両端に形成されたソース・ドレイ
ン領域３４、及びソース・ドレイン領域３４に設けられ
たソース・ドレイン電極４０

【００５３】このようなボトムゲート型の電界効果トラ
ンジスタは、実施例１における作製工程の順序を以下の
ように変更して作製することができる。（Ｘ）［工程−１７０］（但し、ゲート電極とゲート酸
化膜の形成順序を逆にする）（Ｙ）［工程−１００］〜［工程−１６０］（但し、量
子箱の形成はゲート酸化膜上にて行う）（Ｚ）［工程−１８０］

【００５４】また、実施例２にて説明した電界効果トラ
ンジスタの構造をボトムゲート型電界効果トランジスタ
に適用した場合には、具体的には、例えば以下の構造を
有する。（ａ）ガラスから成る基体１０（ｂ）基体１０上に形成されたゲート電極３２（ｃ）ゲート電極３２上に形成されたゲート酸化膜３０（ｄ）ゲート酸化膜３０上に形成されたシリコン結晶粒
から成る２次元導電層２４と、２次元導電層２４上に設
けられた二酸化シリコンから成る層間絶縁層５０と、層
間絶縁層５０上に設けられた複数のシリコン結晶粒から
成る量子箱１８と、これらの量子箱の間及び量子箱上に
形成された二酸化シリコンから成る障壁層１６とから構
成されたチャネル領域（ｅ）チャネル領域の両端に形成されたソース・ドレイ
ン領域３４、及びソース・ドレイン領域３４に設けられ
たソース・ドレイン電極４０

【００５５】このようなボトムゲート型の電界効果トラ
ンジスタは、実施例２における作製工程の順序を以下の
ように変更して作製することができる。（ｘ）［工程−２５０］（但し、ゲート電極とゲート酸
化膜の形成順序を逆にする）（Ｙ）［工程−２００］〜［工程−２４０］（但し、２
次元導電層の形成はゲート酸化膜上にて行う）（Ｚ）［工程−２６０］

【００５６】本発明の電界効果トランジスタは、本発明
の電界効果トランジスタ作製方法によって作製されるこ
とが望ましいが、本発明の電界効果トランジスタ作製方
法に限定されるものではない。半導体結晶粒から成る層
（半導体結晶粒層と呼ぶ）を形成した後、かかる半導体
結晶粒層をパターニングすることによって、量子箱を形
成することもできる。パターニングの際、半導体結晶粒
層上のレジスト材料の形成は、例えば、電子ビーム照射
装置の真空排気された試料室内において所定のレジスト
原料ガス雰囲気中でスポット径を十分小さく絞った電子
ビームを半導体結晶粒層上に選択的に照射して、この電
子ビームが照射された半導体結晶粒層の部分にレジスト
原料ガスの分解生成物を堆積させることで行うことがで
きる。また、パターニングの際における半導体結晶粒層
のエッチングは、例えばＲＩＥ法のような異方性ドライ
エッチング法にて行うことができる。量子箱の平面形状
は、例えば矩形とすることができる。こうして形成され
た複数の量子箱の上及び量子箱の間には、例えばＣＶＤ
法等によって二酸化シリコンから成る障壁層を堆積させ
ればよい。

【００５７】

【発明の効果】本発明によって、量子箱を有し、モット
転移（金属−絶縁体転移）を応用した、高い集積度を有
する電界効果トランジスタを提供することができる。こ
の電界効果トランジスタにおいては、チャネル領域にお
ける電子密度は一定であり、電子等が２次元導電層と量
子箱との間をトンネリングによって移動するだけであ
る。従って、電界効果トランジスタを高速で動作させる
ことができる。また、高性能の電界効果トランジスタを
高集積度にて大面積の基板上に作製することができる。
本発明の電界効果トランジスタは、ヘテロ接合を有して
いない量子箱を有し、広く用いられているＩＶ族元素系
材料を構成材料とし得る。本発明の電界効果トランジス
タの作製方法によって、薄い酸化膜を介して量子箱相互
が非常に近接した微細な複数の量子箱から構成された電
界効果トランジスタを作製することができる。本発明の
電界効果トランジスタを、例えばＬＣＤの駆動制御用の
薄膜トランジスタに適用することができる。

【図面の簡単な説明】

【図１】本発明の電界効果トランジスタの模式的な一部
断面図である。

【図２】実施例１の電界効果トランジスタの作製方法を
説明するための各工程における模式的な一部断面図であ
る。

【図３】図１に引き続き、実施例１の電界効果トランジ
スタの作製方法を説明するための各工程における模式的
な一部断面図である。

【図４】実施例２の電界効果トランジスタの作製方法を
説明するための各工程における模式的な一部断面図であ
る。

【符号の説明】

１０基体１２，２２半導体原料層１４半導体結晶粒１６障壁層１８量子箱２０，５０層間絶縁層２４２次元導電層３０ゲート酸化膜３２ゲート電極３４ソース・ドレイン領域３６絶縁層３８開口部４０ソース・ドレイン電極

Claims

【特許請求の範囲】

【請求項１】（イ）基体と、（ロ）該基体上に形成された複数の量子箱と、該量子箱
の間及び量子箱上に形成された障壁層と、該障壁層の上
に形成された２次元導電層とから成るチャネル領域と、（ハ）該チャネル領域に設けられたゲート電極と、（ニ）チャネル領域の両端に形成されたソース・ドレイ
ン領域、及び該ソース・ドレイン領域に設けられたソー
ス・ドレイン電極、から成ることを特徴とする電界効果トランジスタ。
【請求項２】前記障壁層と２次元導電層の間に、更に、
層間絶縁層が形成されていることを特徴とする請求項１
に記載の電界効果トランジスタ。
【請求項３】（イ）基体と、（ロ）該基体上に形成された２次元導電層と、該２次元
導電層上に設けられた層間絶縁層と、該層間絶縁層上に
設けられた複数の量子箱と、該量子箱の間及び量子箱上
に形成された障壁層とから成るチャネル領域と、（ハ）該チャネル領域に設けられたゲート電極と、（ニ）チャネル領域の両端に形成されたソース・ドレイ
ン領域、及び該ソース・ドレイン領域に設けられたソー
ス・ドレイン電極、から成ることを特徴とする電界効果トランジスタ。
【請求項４】前記量子箱はＩＶ族元素の結晶粒から成る
ことを特徴とする請求項１乃至請求項３のいずれか１項
に記載の電界効果トランジスタ。
【請求項５】前記量子箱はシリコン結晶粒から成ること
を特徴とする請求項４に記載の電界効果トランジスタ。
【請求項６】前記障壁層は二酸化シリコンから成ること
を特徴とする請求項１乃至請求項５のいずれか１項に記
載の電界効果トランジスタ。
【請求項７】前記２次元導電層は、シリコン結晶粒から
成ることを特徴とする請求項１乃至請求項６のいずれか
１項に記載の電界効果トランジスタ。
【請求項８】前記量子箱は、１つの量子箱当りに１つの
電子あるいは正孔を閉じ込め得るドーピング濃度を有す
ることを特徴とする請求項１乃至請求項７のいずれか１
項に記載の電界効果トランジスタ。
【請求項９】前記２次元導電層は、１つの量子箱当りに
１つの電子あるいは正孔を閉じ込め得るドーピング濃度
を有することを特徴とする請求項１乃至請求項７のいず
れか１項に記載の電界効果トランジスタ。
【請求項１０】（イ）基体上に半導体原料層を形成し、
次いで、該半導体原料層に熱処理を施して複数の半導体
結晶粒を形成した後、該半導体結晶粒のそれぞれの表面
を酸化して酸化膜を形成し、該酸化膜から成る障壁層に
よって相互に隔てられた半導体結晶粒から成る量子箱を
形成する工程と、（ロ）量子箱の上方に半導体原料層を形成した後、該半
導体原料層に熱処理を施して半導体結晶粒から成る２次
元導電層を形成する工程、から成るチャネル領域形成工程を具備することを特徴と
する電界効果トランジスタの作製方法。
【請求項１１】前記工程（イ）の後、障壁層上に層間絶
縁層を形成することを特徴とする請求項１０に記載の電
界効果トランジスタの作製方法。
【請求項１２】（イ）基体上に半導体原料層を形成した
後、該半導体原料層に熱処理を施して半導体結晶粒から
成る２次元導電層を形成する工程と、（ロ）２次元導電層上に層間絶縁層を形成する工程と、（ハ）該層間絶縁層上に半導体原料層を形成し、次い
で、該半導体原料層に熱処理を施して複数の半導体結晶
粒を形成した後、該半導体結晶粒のそれぞれの表面を酸
化して酸化膜を形成して、該酸化膜から成る障壁層によ
って相互に隔てられた半導体結晶粒から成る量子箱を形
成する工程、から成るチャネル領域形成工程を具備することを特徴と
する電界効果トランジスタの作製方法。
【請求項１３】半導体原料層はＩＶ族元素から成ること
を特徴とする請求項１０乃至請求項１２のいずれか１項
に記載の電界効果トランジスタの作製方法。
【請求項１４】半導体原料層はポリシリコンから成るこ
とを特徴とする請求項１３に記載の電界効果トランジス
タの作製方法。
【請求項１５】基体は熱処理に耐え得る基板あるいは絶
縁層から成ることを特徴とする請求項１０乃至請求項１
４のいずれか１項に記載の電界効果トランジスタの作製
方法。
【請求項１６】熱処理はレーザアニール処理であること
を特徴とする請求項１０乃至請求項１５のいずれか１項
に記載の電界効果トランジスタの作製方法。
【請求項１７】前記量子箱を形成するための半導体原料
層に対して、１つの量子箱当りに１つの電子あるいは正
孔を閉じ込め得る濃度のドーピングを行うことを特徴と
する請求項１０乃至請求項１６のいずれか１項に記載の
電界効果トランジスタの作製方法。
【請求項１８】前記２次元導電層を形成するための半導
体原料層に対して、１つの量子箱当りに１つの電子ある
いは正孔を閉じ込め得る濃度のドーピングを行うことを
特徴とする請求項１０乃至請求項１６のいずれか１項に
記載の電界効果トランジスタの作製方法。