JPH0794967A - 差動増幅器 - Google Patents
差動増幅器Info
- Publication number
- JPH0794967A JPH0794967A JP5236805A JP23680593A JPH0794967A JP H0794967 A JPH0794967 A JP H0794967A JP 5236805 A JP5236805 A JP 5236805A JP 23680593 A JP23680593 A JP 23680593A JP H0794967 A JPH0794967 A JP H0794967A
- Authority
- JP
- Japan
- Prior art keywords
- input stage
- differential input
- differential
- pnp
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 本発明は差動増幅器に関し、動作範囲をほぼ
電源電圧の範囲とする。 【構成】 電源Ｅの一端に接続された定電流トランジス
タ（Ｑ15）により駆動されるＰＮＰ差動入力段（Ｑ16及
びＱ17）と、ベースをＰＮＰ差動入力段（Ｑ16及び
Ｑ17）のベースと並列接続されており、電源Ｅの他端に
接続された定電流トランジスタＱ20により駆動されるＮ
ＰＮ差動入力段（Ｑ18及びＱ19）と、ＰＮＰ差動入力段
（Ｑ16及びＱ17）及びＮＰＮ差動入力段（Ｑ18及び
Ｑ19）のコレクタに接続されており、ベースに付与され
る入力電圧に応じたＰＮＰ差動入力段（Ｑ16及びＱ17）
の出力電流とＮＰＮ差動入力段（Ｑ18及びＱ19）の出力
電流とを加算して出力する加算回路５とを具備する構
成。
電源電圧の範囲とする。 【構成】 電源Ｅの一端に接続された定電流トランジス
タ（Ｑ15）により駆動されるＰＮＰ差動入力段（Ｑ16及
びＱ17）と、ベースをＰＮＰ差動入力段（Ｑ16及び
Ｑ17）のベースと並列接続されており、電源Ｅの他端に
接続された定電流トランジスタＱ20により駆動されるＮ
ＰＮ差動入力段（Ｑ18及びＱ19）と、ＰＮＰ差動入力段
（Ｑ16及びＱ17）及びＮＰＮ差動入力段（Ｑ18及び
Ｑ19）のコレクタに接続されており、ベースに付与され
る入力電圧に応じたＰＮＰ差動入力段（Ｑ16及びＱ17）
の出力電流とＮＰＮ差動入力段（Ｑ18及びＱ19）の出力
電流とを加算して出力する加算回路５とを具備する構
成。
Description
【０００１】
【産業上の利用分野】本発明は差動増幅器に関する。
【０００２】
【従来の技術】図３は従来の差動増幅器の一例の回路図
である。図３において、１０１はバイアス回路、１０２
は差動増幅回路、１０３は出力増幅回路であり、それぞ
れ周知の構成とされている。
である。図３において、１０１はバイアス回路、１０２
は差動増幅回路、１０３は出力増幅回路であり、それぞ
れ周知の構成とされている。
【０００３】差動増幅回路１０２は、バイアス回路１０
１により定電流バイアスされるトランジスタＱ51によっ
て共通接続されたエミッタを駆動されるＮＰＮトランジ
スタＱ52及びＱ53からなる差動入力段と、カレントミラ
ー接続されたトランジスタＱ 54及びＱ55からなる出力段
とを有する構成である。
１により定電流バイアスされるトランジスタＱ51によっ
て共通接続されたエミッタを駆動されるＮＰＮトランジ
スタＱ52及びＱ53からなる差動入力段と、カレントミラ
ー接続されたトランジスタＱ 54及びＱ55からなる出力段
とを有する構成である。
【０００４】両ＮＰＮトランジスタＱ52及びＱ53の各ベ
ース間に付与される入力電圧ｖinに応じた出力電流ｉ
OUT が、トランジスタＱ55のコレクタより取り出され、
出力増幅回路１０３によって電流増幅されて出力され
る。
ース間に付与される入力電圧ｖinに応じた出力電流ｉ
OUT が、トランジスタＱ55のコレクタより取り出され、
出力増幅回路１０３によって電流増幅されて出力され
る。
【０００５】シリコンで形成されるバイポラトランジス
タである両ＮＰＮトランジスタＱ52及びＱ53のベースエ
ミッタ間順方向降下電圧ＶF は、ベース電流がマイクロ
アンペアオーダーの通常の使用状態では、０．６〜０．
７ボルトとされることは周知のとおりである。
タである両ＮＰＮトランジスタＱ52及びＱ53のベースエ
ミッタ間順方向降下電圧ＶF は、ベース電流がマイクロ
アンペアオーダーの通常の使用状態では、０．６〜０．
７ボルトとされることは周知のとおりである。
【０００６】したがって、ベース電圧がこのＶF 値以下
ではトランジスタとして動作することができない。この
ため、ＮＰＮトランジスタによる差動入力段の動作範囲
は、図４に示すとおりＶF から電源電圧ＶCCの間とな
る。
ではトランジスタとして動作することができない。この
ため、ＮＰＮトランジスタによる差動入力段の動作範囲
は、図４に示すとおりＶF から電源電圧ＶCCの間とな
る。
【０００７】一方、差動入力段をＰＮＰトランジスタに
より構成した場合には、この動作範囲は、図５に示すと
おり０ボルトから（ＶCC−ＶF ）の間となる。
より構成した場合には、この動作範囲は、図５に示すと
おり０ボルトから（ＶCC−ＶF ）の間となる。
【０００８】
【発明が解決しようとする課題】しかしながら上記した
従来の差動増幅器では、差動入力段の動作範囲が、電源
電圧の範囲よりもベースエミッタ間順方向降下電圧ＶF
分だけ狭くなる問題があった。
従来の差動増幅器では、差動入力段の動作範囲が、電源
電圧の範囲よりもベースエミッタ間順方向降下電圧ＶF
分だけ狭くなる問題があった。
【０００９】本発明は上記の点に鑑みてなされたもので
あって、差動入力段の動作範囲をほぼ電源電圧の範囲ま
で広くすることのできる差動増幅器を提供することを目
的とする。
あって、差動入力段の動作範囲をほぼ電源電圧の範囲ま
で広くすることのできる差動増幅器を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記の問題は、以下のと
おり構成することにより解決される。
おり構成することにより解決される。
【００１１】すなわち、電源の一端に接続された第１の
定電流手段により駆動されるＰＮＰ差動入力段と、入力
端子をＰＮＰ差動入力段の入力端子と並列接続されてお
り、電源の他端に接続された第２の定電流手段により駆
動されるＮＰＮ差動入力段と、ＰＮＰ差動入力段及びＮ
ＰＮ差動入力段の出力端子に接続されており、入力端子
に付与される入力電圧に応じたＰＮＰ差動入力段の出力
電流とＮＰＮ差動入力段の出力電流とを加算して出力す
る加算手段とを具備することにより解決される。
定電流手段により駆動されるＰＮＰ差動入力段と、入力
端子をＰＮＰ差動入力段の入力端子と並列接続されてお
り、電源の他端に接続された第２の定電流手段により駆
動されるＮＰＮ差動入力段と、ＰＮＰ差動入力段及びＮ
ＰＮ差動入力段の出力端子に接続されており、入力端子
に付与される入力電圧に応じたＰＮＰ差動入力段の出力
電流とＮＰＮ差動入力段の出力電流とを加算して出力す
る加算手段とを具備することにより解決される。
【００１２】
【作用】上記構成の本発明によれば、ＰＮＰ差動入力段
の動作範囲は０ボルトから電源電圧よりベースエミッタ
間順方向降下電圧分だけ低い値までの間となり、ＮＰＮ
差動入力段の動作範囲はベースエミッタ間順方向降下電
圧の値から電源電圧値までの間となり、０ボルトから電
源電圧までの間でいずれか一方の差動入力段が動作する
ように作用する。
の動作範囲は０ボルトから電源電圧よりベースエミッタ
間順方向降下電圧分だけ低い値までの間となり、ＮＰＮ
差動入力段の動作範囲はベースエミッタ間順方向降下電
圧の値から電源電圧値までの間となり、０ボルトから電
源電圧までの間でいずれか一方の差動入力段が動作する
ように作用する。
【００１３】なお、ＮＰＮ差動入力段のベースエミッタ
間順方向降下電圧の値から、電源電圧よりＰＮＰ差動入
力段のベースエミッタ間順方向降下電圧分だけ低い値ま
での間は両方の差動入力段が動作するように作用する。
間順方向降下電圧の値から、電源電圧よりＰＮＰ差動入
力段のベースエミッタ間順方向降下電圧分だけ低い値ま
での間は両方の差動入力段が動作するように作用する。
【００１４】
【実施例】図１は本発明の一実施例の回路図である。図
１に示す差動増幅器１は、直流電源Ｅとバイアス回路２
と差動増幅回路３と差動増幅回路４と加算回路５と出力
増幅回路６と出力増幅回路７とから構成されている。
１に示す差動増幅器１は、直流電源Ｅとバイアス回路２
と差動増幅回路３と差動増幅回路４と加算回路５と出力
増幅回路６と出力増幅回路７とから構成されている。
【００１５】直流電源Ｅは各回路に直流電圧を供給す
る。バイアス回路２は、抵抗Ｒ1 及びＲ2 、トランジス
タＱ1 〜Ｑ10からなる周知の構成であり、各回路に直流
定電流を供給する。
る。バイアス回路２は、抵抗Ｒ1 及びＲ2 、トランジス
タＱ1 〜Ｑ10からなる周知の構成であり、各回路に直流
定電流を供給する。
【００１６】差動増幅回路３は、バイアス回路２により
定電流バイアスされるトランジスタＱ15（第１の定電流
手段）と、共通接続されたエミッタをトランジスタＱ15
によって駆動されるＰＮＰトランジスタＱ16及びＱ17か
らなる差動入力段とで周知のとおり構成されている。
定電流バイアスされるトランジスタＱ15（第１の定電流
手段）と、共通接続されたエミッタをトランジスタＱ15
によって駆動されるＰＮＰトランジスタＱ16及びＱ17か
らなる差動入力段とで周知のとおり構成されている。
【００１７】また差動増幅回路４は、バイアス回路２に
より定電流バイアスされるトランジスタＱ20（第２の定
電流手段）と、共通接続されたエミッタをトランジスタ
Ｑ20によって駆動されるＮＰＮトランジスタＱ18及びＱ
19からなる差動入力段と、トランジスタＱ17とトランジ
スタＱ18の各コレクタ間に接続されるトランジスタＱ 11
及びＱ12からなるカレントミラー回路と、トランジスタ
Ｑ16とトランジスタＱ 19の各コレクタ間に接続されるト
ランジスタＱ13及びＱ14からなるカレントミラー回路で
構成されている。
より定電流バイアスされるトランジスタＱ20（第２の定
電流手段）と、共通接続されたエミッタをトランジスタ
Ｑ20によって駆動されるＮＰＮトランジスタＱ18及びＱ
19からなる差動入力段と、トランジスタＱ17とトランジ
スタＱ18の各コレクタ間に接続されるトランジスタＱ 11
及びＱ12からなるカレントミラー回路と、トランジスタ
Ｑ16とトランジスタＱ 19の各コレクタ間に接続されるト
ランジスタＱ13及びＱ14からなるカレントミラー回路で
構成されている。
【００１８】差動増幅回路４のＮＰＮ差動入力段（Ｑ18
及びＱ19）の各ベースは、差動増幅回路３のＰＮＰ差動
入力段（Ｑ16及びＱ17）の各ベースと並列接続されて入
力端子８及び９に接続されている。また、両差動増幅回
路３及び４は、増幅利得を９０〜１２０dBとされてい
る。
及びＱ19）の各ベースは、差動増幅回路３のＰＮＰ差動
入力段（Ｑ16及びＱ17）の各ベースと並列接続されて入
力端子８及び９に接続されている。また、両差動増幅回
路３及び４は、増幅利得を９０〜１２０dBとされてい
る。
【００１９】加算回路５は、トランジスタＱ16のコレク
タと直流電源Ｅのグランド端の間にダイオード接続され
たトランジスタＱ21と、トランジスタＱ17のコレクタと
直流電源Ｅのグランド端の間にダイオード接続されたト
ランジスタＱ22とから構成されている。
タと直流電源Ｅのグランド端の間にダイオード接続され
たトランジスタＱ21と、トランジスタＱ17のコレクタと
直流電源Ｅのグランド端の間にダイオード接続されたト
ランジスタＱ22とから構成されている。
【００２０】出力増幅回路６は、トランジスタＱ21とカ
レントミラー接続されたトランジスタＱ23及びＱ24と、
トランジスタＱ22とカレントミラー接続されたトランジ
スタＱ25の他に、トランジスタＱ26〜Ｑ28からなるカレ
ントミラー回路と、コンデンサＣとで構成されている。
レントミラー接続されたトランジスタＱ23及びＱ24と、
トランジスタＱ22とカレントミラー接続されたトランジ
スタＱ25の他に、トランジスタＱ26〜Ｑ28からなるカレ
ントミラー回路と、コンデンサＣとで構成されている。
【００２１】出力増幅回路７は、抵抗Ｒ6 とトランジス
タＱ29及びＱ30からなるカレントミラー回路と、抵抗Ｒ
7 とトランジスタＱ31及びＱ32からなるカレントミラー
回路とで構成されている。
タＱ29及びＱ30からなるカレントミラー回路と、抵抗Ｒ
7 とトランジスタＱ31及びＱ32からなるカレントミラー
回路とで構成されている。
【００２２】差動増幅回路３と差動増幅回路４と加算回
路５において、各トランジスタＱｎのコレクタに流れる
電流をＩCnとし、エミッタ接地直流電流増幅率ｈFE≫１
とすると、トランジスタＱ13とＱ14はカレントミラー接
続されており、 ＩC14 ＝ｋ1 ＩC13 (１) となる。
路５において、各トランジスタＱｎのコレクタに流れる
電流をＩCnとし、エミッタ接地直流電流増幅率ｈFE≫１
とすると、トランジスタＱ13とＱ14はカレントミラー接
続されており、 ＩC14 ＝ｋ1 ＩC13 (１) となる。
【００２３】また、トランジスタＱ11とＱ12はカレント
ミラー接続されており、 ＩC11 ＝ｋ2 ＩC12 (２) となる。
ミラー接続されており、 ＩC11 ＝ｋ2 ＩC12 (２) となる。
【００２４】ｋ1 ＝ｋ2 ＝１とすると、 ＩC14 ＝ＩC13 (３) ＩC11 ＝ＩC12 (４) となる。
【００２５】また、 ＩC22 ＝ＩC11 ＋ＩC17 (５) であり、ＩC11 ＝ＩC18 から、 ＩC22 ＝ＩC18 ＋ＩC17 (６) となる。
【００２６】また、 ＩC21 ＝ＩC19 ＋ＩC16 (７) となる。
【００２７】ここで、 ＩC22 −ＩC21 ＝（ＩC18 ＋ＩC17)−（ＩC19 ＋ＩC16) (８) となる。
【００２８】各差動入力段の電流の関係から、 ＩC15 ＝ＩC16 ＋ＩC17 (９) ∴ＩC17 ＝ＩC15 −ＩC16 (10) また、 ＩC20 ＝ＩC18 ＋ＩC19 (11) ∴ＩC18 ＝ＩC20 −ＩC19 (12) となる。
【００２９】(10) 式及び (12) 式を (８) 式に代入し
て、 ＩC22 −ＩC21 ＝ＩC20 −ＩC19 ＋ＩC15 −ＩC16 −（ＩC19 ＋ＩC16) ＝ＩC20 ＋ＩC15 −２（ＩC19 ＋ＩC16) (13) となる。
て、 ＩC22 −ＩC21 ＝ＩC20 −ＩC19 ＋ＩC15 −ＩC16 −（ＩC19 ＋ＩC16) ＝ＩC20 ＋ＩC15 −２（ＩC19 ＋ＩC16) (13) となる。
【００３０】ところで、バイアス回路２のトランジスタ
Ｑ5 及びＱ10は、それぞれトランジスタＱ15は及びＱ20
を定電流駆動するため、ＩC15 及びＩC20 は一定の値と
なる。したがって、ＩC19 とＩC16 は、抵抗Ｒ4 及びＲ
5 を介して両差動入力段に付与される入力電圧ｅi に対
して同一位相で動作する。直流電源Ｅs は、入力電圧ｅ
i の中点バイアス用である。
Ｑ5 及びＱ10は、それぞれトランジスタＱ15は及びＱ20
を定電流駆動するため、ＩC15 及びＩC20 は一定の値と
なる。したがって、ＩC19 とＩC16 は、抵抗Ｒ4 及びＲ
5 を介して両差動入力段に付与される入力電圧ｅi に対
して同一位相で動作する。直流電源Ｅs は、入力電圧ｅ
i の中点バイアス用である。
【００３１】なお、ｅi ＝０のときは、 ＩC18 ＝ＩC19 ＝ＩC20/２ (14) ＩC16 ＝ＩC17 ＝ＩC15/２ (15) となり、 (14) 式及び (15) 式を (13) 式に代入して、 ＩC22 −ＩC21 ＝０ (16) ∴ＩC21 ＝ＩC22 (17) となる。
【００３２】上記 (13) 式において、入力電圧ｅi に応
じてＩC16 の値とＩC19 の値が変化することにより、加
算回路５におけるＩC21 及びＩC22 が変化する。ＩC21
の変化は、出力増幅回路６のトランジスタＱ23及びＱ24
を通って増幅され、ＩC22 の変化は、出力増幅回路６の
トランジスタＱ25を通って増幅される。
じてＩC16 の値とＩC19 の値が変化することにより、加
算回路５におけるＩC21 及びＩC22 が変化する。ＩC21
の変化は、出力増幅回路６のトランジスタＱ23及びＱ24
を通って増幅され、ＩC22 の変化は、出力増幅回路６の
トランジスタＱ25を通って増幅される。
【００３３】出力増幅回路６からの出力信号はさらに出
力増幅回路７のトランジスタＱ30及びＱ32によって電流
増幅され、出力端子１０より取り出される。
力増幅回路７のトランジスタＱ30及びＱ32によって電流
増幅され、出力端子１０より取り出される。
【００３４】本実施例によれば、ＰＮＰ差動入力段（Ｑ
16及びＱ17）の動作範囲は０ボルトから直流電源Ｅの電
源電圧ＶCCよりトランジスタＱ16及びＱ17のベースエミ
ッタ間順方向降下電圧分だけ低い値までの間となる。ま
た、このＰＮＰ差動入力段（Ｑ16及びＱ17）と並列接続
されたＮＰＮ差動入力段（Ｑ18及びＱ19）の動作範囲は
トランジスタＱ18及びＱ19のベースエミッタ間順方向降
下電圧の値から直流電源Ｅの電源電圧値ＶCCまでの間と
なる。
16及びＱ17）の動作範囲は０ボルトから直流電源Ｅの電
源電圧ＶCCよりトランジスタＱ16及びＱ17のベースエミ
ッタ間順方向降下電圧分だけ低い値までの間となる。ま
た、このＰＮＰ差動入力段（Ｑ16及びＱ17）と並列接続
されたＮＰＮ差動入力段（Ｑ18及びＱ19）の動作範囲は
トランジスタＱ18及びＱ19のベースエミッタ間順方向降
下電圧の値から直流電源Ｅの電源電圧値ＶCCまでの間と
なる。
【００３５】すなわち、０ボルトから電源電圧ＶCCまで
の間でいずれか一方の差動入力段が入力電圧ｅi に対し
て増幅動作することができ、ＮＰＮ差動入力段のみまた
はＰＮＰ差動入力段のみで構成される差動増幅器に比べ
て、図２で示したとおり動作範囲をほぼ電源電圧ＶCCの
範囲まで広げることができる。したがって、低電圧のバ
ッテリー動作の回路に有利である。
の間でいずれか一方の差動入力段が入力電圧ｅi に対し
て増幅動作することができ、ＮＰＮ差動入力段のみまた
はＰＮＰ差動入力段のみで構成される差動増幅器に比べ
て、図２で示したとおり動作範囲をほぼ電源電圧ＶCCの
範囲まで広げることができる。したがって、低電圧のバ
ッテリー動作の回路に有利である。
【００３６】なお、ＮＰＮ差動入力段（Ｑ18及びＱ19）
のトランジスタＱ18及びＱ19のベースエミッタ間順方向
降下電圧の値から、直流電源Ｅの電源電圧ＶCCよりＰＮ
Ｐ差動入力段（Ｑ16及びＱ17）のトランジスタＱ16及び
Ｑ17のベースエミッタ間順方向降下電圧分だけ低い値ま
での間は両方の差動入力段が動作する。したがって、両
差動増幅回路３及び４の利得が等しければ、この間はト
ータルでの増幅利得が６dB高くなるが、前述のとおり９
０〜１２０dBに設定されているので問題となせない。
のトランジスタＱ18及びＱ19のベースエミッタ間順方向
降下電圧の値から、直流電源Ｅの電源電圧ＶCCよりＰＮ
Ｐ差動入力段（Ｑ16及びＱ17）のトランジスタＱ16及び
Ｑ17のベースエミッタ間順方向降下電圧分だけ低い値ま
での間は両方の差動入力段が動作する。したがって、両
差動増幅回路３及び４の利得が等しければ、この間はト
ータルでの増幅利得が６dB高くなるが、前述のとおり９
０〜１２０dBに設定されているので問題となせない。
【００３７】
【発明の効果】上述の如く本発明によれば、ＰＮＰ差動
入力段の動作範囲は０ボルトから電源電圧よりベースエ
ミッタ間順方向降下電圧分だけ低い値までの間となり、
ＮＰＮ差動入力段の動作範囲はベースエミッタ間順方向
降下電圧の値から電源電圧値までの間となり、０ボルト
から電源電圧までの間でいずれか一方の差動入力段が動
作するので、ＮＰＮ差動入力段のみまたはＰＮＰ差動入
力段のみで構成される差動増幅器と比較して、動作範囲
をほぼ電源電圧の範囲まで広げることができる特長があ
る。
入力段の動作範囲は０ボルトから電源電圧よりベースエ
ミッタ間順方向降下電圧分だけ低い値までの間となり、
ＮＰＮ差動入力段の動作範囲はベースエミッタ間順方向
降下電圧の値から電源電圧値までの間となり、０ボルト
から電源電圧までの間でいずれか一方の差動入力段が動
作するので、ＮＰＮ差動入力段のみまたはＰＮＰ差動入
力段のみで構成される差動増幅器と比較して、動作範囲
をほぼ電源電圧の範囲まで広げることができる特長があ
る。
【図１】本発明の一実施例の回路図である。
【図２】本発明の一実施例の特性図である。
【図３】従来の差動増幅器の一例の回路図である。
【図４】従来の差動増幅器の一例の特性図である。
【図５】従来の差動増幅器の他の例の特性図である。
３，４ 差動増幅回路 ５ 加算回路 ６，７ 出力増幅回路 Ｅ 直流電源 Ｑ15〜Ｑ22 トランジスタ
Claims (1)
- 【請求項１】 電源の一端に接続された第１の定電流手
段により駆動されるＰＮＰ差動入力段と、 入力端子を該ＰＮＰ差動入力段の入力端子と並列接続さ
れており、該電源の他端に接続された第２の定電流手段
により駆動されるＮＰＮ差動入力段と、 該ＰＮＰ差動入力段及び該ＮＰＮ差動入力段の出力端子
に接続されており、該入力端子に付与される入力電圧に
応じた該ＰＮＰ差動入力段の出力電流と該ＮＰＮ差動入
力段の出力電流とを加算して出力する加算手段とを具備
したことを特徴とする差動増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236805A JPH0794967A (ja) | 1993-09-22 | 1993-09-22 | 差動増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236805A JPH0794967A (ja) | 1993-09-22 | 1993-09-22 | 差動増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794967A true JPH0794967A (ja) | 1995-04-07 |
Family
ID=17006049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5236805A Pending JPH0794967A (ja) | 1993-09-22 | 1993-09-22 | 差動増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794967A (ja) |
-
1993
- 1993-09-22 JP JP5236805A patent/JPH0794967A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| JPH0671186B2 (ja) | 対数増幅回路 | |
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| JPH06196945A (ja) | 差動増幅回路 | |
| JP4000003B2 (ja) | 可変利得増幅器 | |
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPS6154286B2 (ja) | ||
| JPH0257372B2 (ja) | ||
| JP2776318B2 (ja) | 演算増幅回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP4766732B2 (ja) | オーディオアンプのバイアス回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP4128283B2 (ja) | 差動増幅回路 | |
| JPS626363B2 (ja) | ||
| JP3272063B2 (ja) | 定電流回路 | |
| JP3085203B2 (ja) | プリアンプ | |
| JP2716560B2 (ja) | 半導体集積回路 | |
| JP2901441B2 (ja) | 緩衝増幅器 | |
| JP3294355B2 (ja) | 電流源回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPH0799801B2 (ja) | 増幅回路 | |
| JPH0347010B2 (ja) | ||
| JP3036925B2 (ja) | 差動増幅回路 | |
| JPH05175754A (ja) | 差動増幅器 |