JPH0799801B2 - 増幅回路 - Google Patents
増幅回路Info
- Publication number
- JPH0799801B2 JPH0799801B2 JP60089246A JP8924685A JPH0799801B2 JP H0799801 B2 JPH0799801 B2 JP H0799801B2 JP 60089246 A JP60089246 A JP 60089246A JP 8924685 A JP8924685 A JP 8924685A JP H0799801 B2 JPH0799801 B2 JP H0799801B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- output
- output terminal
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 58
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 58
- 230000009977 dual effect Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 description 1
- 102100023843 Selenoprotein P Human genes 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229940119265 sepp Drugs 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は低電源電圧用の増幅回路に関するものである。
従来の技術 従来の増幅回路の構成を第４図に示す。60は入力端子、
62は出力端子、61は電源端子、63は接地端子、51,52,5
5,56,57,58はトランジスタ、53,54はダイオード、59は
定電流源である。この増幅回路はトランジスタ51,52の
ダーリントン接続段と、トランジスタ55,56のSEPPで構
成している。
62は出力端子、61は電源端子、63は接地端子、51,52,5
5,56,57,58はトランジスタ、53,54はダイオード、59は
定電流源である。この増幅回路はトランジスタ51,52の
ダーリントン接続段と、トランジスタ55,56のSEPPで構
成している。
発明が解決しようとする問題点 このような従来の構成では、電源端子61からトランジス
タ57のエミッタ−コレクタ、トランジスタ55のベース−
エミッタ、トランジスタ56のエミッタ−ベース、トラン
ジスタ52のコレクタ−エミッタを経て接続端子63へ流れ
る電流の経路を考える場合、電源端子61の電圧としてベ
ース−エミッタ順方向電圧（以下VBEと示す。）の２倍
と、コレクタ−エミッタ飽和電圧（以下VCEsatと示
す。）の２倍の合計の電圧、すなわち2VBE＋2VCEsatの
電圧が少くとも必要であり、増幅回路の最低動作電圧が
高いという問題点があった。本発明は増幅回路の最低動
作電圧を下げる事を目的とし、更にアイドリング電流少
なくすることのできるＡ級の動作の増幅回路を提供する
ものである。
タ57のエミッタ−コレクタ、トランジスタ55のベース−
エミッタ、トランジスタ56のエミッタ−ベース、トラン
ジスタ52のコレクタ−エミッタを経て接続端子63へ流れ
る電流の経路を考える場合、電源端子61の電圧としてベ
ース−エミッタ順方向電圧（以下VBEと示す。）の２倍
と、コレクタ−エミッタ飽和電圧（以下VCEsatと示
す。）の２倍の合計の電圧、すなわち2VBE＋2VCEsatの
電圧が少くとも必要であり、増幅回路の最低動作電圧が
高いという問題点があった。本発明は増幅回路の最低動
作電圧を下げる事を目的とし、更にアイドリング電流少
なくすることのできるＡ級の動作の増幅回路を提供する
ものである。
問題点を解決するための手段 前記問題点を解決するために、本発明は、同相且つ大き
さの等しい２つの出力を発生する同相二出力増幅部に入
力を加え、上記同相二出力増幅部の第１の電流出力端子
を電流源と第１の電流増幅部の入力端子に接続し、更に
上記同相二出力増幅部の第２の電流出力端子を第２の電
流増幅部の入力端子に接続し、上記第１の電流増幅部の
出力端子と、上記第１の電流増幅部の出力端子を接続
し、その接続点より出力を得る構成とした。
さの等しい２つの出力を発生する同相二出力増幅部に入
力を加え、上記同相二出力増幅部の第１の電流出力端子
を電流源と第１の電流増幅部の入力端子に接続し、更に
上記同相二出力増幅部の第２の電流出力端子を第２の電
流増幅部の入力端子に接続し、上記第１の電流増幅部の
出力端子と、上記第１の電流増幅部の出力端子を接続
し、その接続点より出力を得る構成とした。
特に上記同相出力増幅部として第１のトランジスタのコ
レクタ及びベースと、第２のトランジスタのベースと、
第３のトランジスタのベースとを接続し、その接続点を
入力端子とし、更に第２及び第３のトランジスタのエミ
ッタを同電位としたカレントミラー構成とし、また、第
１の電流増幅部として、第４のトランジスタのコレクタ
とベースを接続し更に第５のトランジスタのベースに接
続し、その接続ラインを入力端子とし、更に第４のトラ
ンジスタのエミッタに抵抗を入れ第５のトランジスタの
コレクタを出力端子とする構成とし、更に第２の電流増
幅部として、第１の電流増幅部と同じ構成とし、上記第
1,第２の電流増幅部の出力端子すなわち、トランジスタ
のコレクタ同志を接続し、出力をとり出す構成とする事
で、極めて低電源電圧まで動作する増幅回路を提供す
る。
レクタ及びベースと、第２のトランジスタのベースと、
第３のトランジスタのベースとを接続し、その接続点を
入力端子とし、更に第２及び第３のトランジスタのエミ
ッタを同電位としたカレントミラー構成とし、また、第
１の電流増幅部として、第４のトランジスタのコレクタ
とベースを接続し更に第５のトランジスタのベースに接
続し、その接続ラインを入力端子とし、更に第４のトラ
ンジスタのエミッタに抵抗を入れ第５のトランジスタの
コレクタを出力端子とする構成とし、更に第２の電流増
幅部として、第１の電流増幅部と同じ構成とし、上記第
1,第２の電流増幅部の出力端子すなわち、トランジスタ
のコレクタ同志を接続し、出力をとり出す構成とする事
で、極めて低電源電圧まで動作する増幅回路を提供す
る。
作用 入力信号電流を、同相二出力増幅部で、２つの同相で大
きさの等しい信号に増幅し、前記同相二出力増幅部で得
られる第１の電流出力は、第１の電流出力端子に接続さ
れた電流源により逆相の信号となり、第１の電流増幅部
に入力され増幅される。一方、同相二出力増幅部の第２
の電流出力は、第２の電流増幅部で増幅される。第１の
電流増幅部の出力電流は、第２の電流増幅部の出力電流
と互いに逆相であり、信号成分は加え合わされて出力と
なる。
きさの等しい信号に増幅し、前記同相二出力増幅部で得
られる第１の電流出力は、第１の電流出力端子に接続さ
れた電流源により逆相の信号となり、第１の電流増幅部
に入力され増幅される。一方、同相二出力増幅部の第２
の電流出力は、第２の電流増幅部で増幅される。第１の
電流増幅部の出力電流は、第２の電流増幅部の出力電流
と互いに逆相であり、信号成分は加え合わされて出力と
なる。
無信号のバイアスは、電流源が第１の電流増幅部を同相
二出力増幅部の第２の出力が第２の電流増幅部をそれぞ
れ供給する。なお同相二出力増幅部はその入力電流によ
りバイアスされる。
二出力増幅部の第２の出力が第２の電流増幅部をそれぞ
れ供給する。なお同相二出力増幅部はその入力電流によ
りバイアスされる。
本発明の増幅回路において、特に、同相二出力増幅部を
第１のトランジスタと第２のトランジスタと第３のトラ
ンジスタとで又、第１の電流増幅部を第４のトランジス
タと第５のトランジスタと抵抗とで構成し、更に第２の
電流増幅部を第１の電流増幅部と同じ構成とした時には
電流と接地間の素子数が少くなり、極めて低い電源電圧
まで動作する。
第１のトランジスタと第２のトランジスタと第３のトラ
ンジスタとで又、第１の電流増幅部を第４のトランジス
タと第５のトランジスタと抵抗とで構成し、更に第２の
電流増幅部を第１の電流増幅部と同じ構成とした時には
電流と接地間の素子数が少くなり、極めて低い電源電圧
まで動作する。
また、最大出力電流は電流源の電流と、第１の電流増幅
部と第２の電流増幅部の増幅度できまり、電流源の電流
を、第１及び第２の電流増幅部の増幅度倍した電流とな
る。本発明では、第１及び第２の電流増幅部の増幅度を
入力電流により正の頃きを持った指数関数的に変化する
構成とするため、アイドリング電流より大きな最大出力
電流を得る事ができる。
部と第２の電流増幅部の増幅度できまり、電流源の電流
を、第１及び第２の電流増幅部の増幅度倍した電流とな
る。本発明では、第１及び第２の電流増幅部の増幅度を
入力電流により正の頃きを持った指数関数的に変化する
構成とするため、アイドリング電流より大きな最大出力
電流を得る事ができる。
実 施 例 第１図に本発明の実施例のブロック図を示す。１は同相
二出力増幅部、11は入力端子、12は第１の電流出力端
子、13は第２の電流出力端子、２は定電流源、21は定電
流源の出力端子、３は第１の電流増幅部、31は入力端
子、32は出力端子、４は第２の電流増幅部、41は入力端
子、42は出力端子、10は電流入力端子、43は電流出力端
子である。第１の電流増幅部3,第２の電流増幅部４とし
て、入力電流により増幅部が指数関数的に変化する特性
を持つ回路を用いてもよい。すなわち、それぞれの増幅
度を とすると と表わされるような特性をもつ回路である。なおK1,K2
は比例定数である。
二出力増幅部、11は入力端子、12は第１の電流出力端
子、13は第２の電流出力端子、２は定電流源、21は定電
流源の出力端子、３は第１の電流増幅部、31は入力端
子、32は出力端子、４は第２の電流増幅部、41は入力端
子、42は出力端子、10は電流入力端子、43は電流出力端
子である。第１の電流増幅部3,第２の電流増幅部４とし
て、入力電流により増幅部が指数関数的に変化する特性
を持つ回路を用いてもよい。すなわち、それぞれの増幅
度を とすると と表わされるような特性をもつ回路である。なおK1,K2
は比例定数である。
第２図に本発明の具体的な回路例を示し動作を説明す
る。
る。
第２図において１は同相二出力増幅部で、11は入力端
子、12は第１の電流出力端子、13は第２の電流出力端
子、101,102,103はトランジスタである。トランジスタ1
02,103の各コレクタからの出力電流をI01,I02とする。
２は定電流源で、201は電流値がICなる定電流源、21は
出力端子である。３は電流増幅部で、301,302はトラン
ジスタ、303は値がR1なる抵抗、31は入力端子で、その
入力電流はI1、32は電流出力端子でその電流値はId1で
ある。４は第２の電流増幅部で、401,402はトランジス
タ、403は値がR2なる抵抗、41は入力端子で、その入力
電流はI2、42は電流出力端子でその電流値はId2であ
る。10は入力端子、43は出力端子44は電流端子、45は接
地端子である。
子、12は第１の電流出力端子、13は第２の電流出力端
子、101,102,103はトランジスタである。トランジスタ1
02,103の各コレクタからの出力電流をI01,I02とする。
２は定電流源で、201は電流値がICなる定電流源、21は
出力端子である。３は電流増幅部で、301,302はトラン
ジスタ、303は値がR1なる抵抗、31は入力端子で、その
入力電流はI1、32は電流出力端子でその電流値はId1で
ある。４は第２の電流増幅部で、401,402はトランジス
タ、403は値がR2なる抵抗、41は入力端子で、その入力
電流はI2、42は電流出力端子でその電流値はId2であ
る。10は入力端子、43は出力端子44は電流端子、45は接
地端子である。
この実施例で電流と接地間の電流経路を考えると、電源
44よりトランジスタ103のエミッタ−−コレクタとトラ
ンジスタ402のベース−エミッタを通り接地に至ってお
り、必要な電源電圧は、VBE＋VCEsatである。従って本
構成によると、極めて低い電源電圧まで動作可能であ
る。
44よりトランジスタ103のエミッタ−−コレクタとトラ
ンジスタ402のベース−エミッタを通り接地に至ってお
り、必要な電源電圧は、VBE＋VCEsatである。従って本
構成によると、極めて低い電源電圧まで動作可能であ
る。
本構成によるトランジスタ302,トランジスタ402のアイ
ドリング電流は、電流源201の電流値ICと、第１の電流
増幅部３の増幅度 と、第２の電流増幅部４の増幅度 により決まる。第１の電流増幅部３の出力電流Id1は入
力電流I1と、抵抗R1を用いて、 で表わされる。ここにVTはビルトイン電圧でｑを電子の
荷電荷、ｋをボルツマン係数、Ｔを絶対温度として、VT
＝kT/qで表わされる。第２の電流増幅部４の出力電流I
d2も同様に、入力電流I2と抵抗R2を用いて、 となり、（１）式と（２）式より、第１の電流増幅部3,
第２の電流増幅部４の増幅度 は（３）式のように入力電流I1,I2の指数関数で表わさ
れる。
ドリング電流は、電流源201の電流値ICと、第１の電流
増幅部３の増幅度 と、第２の電流増幅部４の増幅度 により決まる。第１の電流増幅部３の出力電流Id1は入
力電流I1と、抵抗R1を用いて、 で表わされる。ここにVTはビルトイン電圧でｑを電子の
荷電荷、ｋをボルツマン係数、Ｔを絶対温度として、VT
＝kT/qで表わされる。第２の電流増幅部４の出力電流I
d2も同様に、入力電流I2と抵抗R2を用いて、 となり、（１）式と（２）式より、第１の電流増幅部3,
第２の電流増幅部４の増幅度 は（３）式のように入力電流I1,I2の指数関数で表わさ
れる。
一方、同相二出力増幅部の出力電流I01,I02は等しく、
又、I02は、そのままI2となる。電流増幅部３への入力
電流I1は、I2を用いて（４）式で表わされる。
又、I02は、そのままI2となる。電流増幅部３への入力
電流I1は、I2を用いて（４）式で表わされる。
I1＝IC−I2 ……（４） トランジスタ302と、トランジスタ402のアイドリング電
流はId1＝Id2となるように決める。アイドリング電流を
Idとし、（１）式と（２）式でId1＝Id2＝Idとおき
（３），（４）式を用いて、アイドリング電流を IC,I2で表わすと（５）式となる。
流はId1＝Id2となるように決める。アイドリング電流を
Idとし、（１）式と（２）式でId1＝Id2＝Idとおき
（３），（４）式を用いて、アイドリング電流を IC,I2で表わすと（５）式となる。
特にR1＝R2なる条件がある時には、I1＝I2となり、 でバランスし、アイドリング電流、Idは となる。
ただし である。
このように、R1＝R2なる条件を持たせる事により、アイ
ドリング電流の電流値を、極めて容易に決める事ができ
る。
ドリング電流の電流値を、極めて容易に決める事ができ
る。
信号電流は、入力端子10より入力されトランジスタ102,
トランジスタ103のコレクタより出力される。トランジ
スタ102からの電流出力は、電流源201により逆相になっ
て第１の電流増幅部３に入力され、一方、トランジスタ
103からのコレクタよりの信号電流は同相のまま第２の
電流増幅部４に入力される。第１及び第２の電流増幅部
は入力信号を増幅し、出力電流を出力端子より出力す
る。なお第１の電流増幅部３と第２の電流増幅部４の出
力信号電流は互いに逆相であり、加え合う。本構成はＡ
級の構成をとりながら、第１及び第２の電流増幅部にそ
の入力電流により、増幅度が正の傾きをもった指数関数
的に変化する特性を持たせる事により無信号時のアイド
リング電流を越える最大出力電流を得る事ができる。第
２図において特にR1＝R2の時について考えると、アイド
リング電流は であり、一方最大出力電流Imaxはトランジスタ302,402
ともに、 で示されるため通常のＡ級の場合と比較し 倍の最大出力電流が得られる。このことはＡ級動作をす
るにもかかわらず小さなアイドリング電流で、大きな最
大出力電流を得られる事を示す。
トランジスタ103のコレクタより出力される。トランジ
スタ102からの電流出力は、電流源201により逆相になっ
て第１の電流増幅部３に入力され、一方、トランジスタ
103からのコレクタよりの信号電流は同相のまま第２の
電流増幅部４に入力される。第１及び第２の電流増幅部
は入力信号を増幅し、出力電流を出力端子より出力す
る。なお第１の電流増幅部３と第２の電流増幅部４の出
力信号電流は互いに逆相であり、加え合う。本構成はＡ
級の構成をとりながら、第１及び第２の電流増幅部にそ
の入力電流により、増幅度が正の傾きをもった指数関数
的に変化する特性を持たせる事により無信号時のアイド
リング電流を越える最大出力電流を得る事ができる。第
２図において特にR1＝R2の時について考えると、アイド
リング電流は であり、一方最大出力電流Imaxはトランジスタ302,402
ともに、 で示されるため通常のＡ級の場合と比較し 倍の最大出力電流が得られる。このことはＡ級動作をす
るにもかかわらず小さなアイドリング電流で、大きな最
大出力電流を得られる事を示す。
次に、同相二出力増幅部を別の構成とし、差動アンプの
能動負荷に接続した場合の実施例を第３図に示す。
能動負荷に接続した場合の実施例を第３図に示す。
第３図において、１は同相二出力増幅部で、11は入力端
子、12は第１の電流出力端子、13は第２の電流出力端
子、104,105はトランジスタで、106,107は値がともにRA
なる抵抗である。２は定電流源で、201は電流値がICな
る定電流源、21は出力端子である。３は第１の電流増幅
部で、301,302はトランジスタ、303は値がR1なる抵抗、
31は入力端子で32は電流出力端子である。４は第２の電
流増幅部で、401,402はトランジスタ、403は値がR2なる
抵抗、41は入力端子で、42は電流出力端子である。701,
702,703,704はトランジスタで、705は電流源で、71は非
反転入力端子で、72は反転入力端子で73は差動出力端子
である。43は出力端子、44は電源端子、45は接地端子で
ある。第３図において、トランジスタ701,702,703,704,
及び電流源705により、差動増幅段を構成する。
子、12は第１の電流出力端子、13は第２の電流出力端
子、104,105はトランジスタで、106,107は値がともにRA
なる抵抗である。２は定電流源で、201は電流値がICな
る定電流源、21は出力端子である。３は第１の電流増幅
部で、301,302はトランジスタ、303は値がR1なる抵抗、
31は入力端子で32は電流出力端子である。４は第２の電
流増幅部で、401,402はトランジスタ、403は値がR2なる
抵抗、41は入力端子で、42は電流出力端子である。701,
702,703,704はトランジスタで、705は電流源で、71は非
反転入力端子で、72は反転入力端子で73は差動出力端子
である。43は出力端子、44は電源端子、45は接地端子で
ある。第３図において、トランジスタ701,702,703,704,
及び電流源705により、差動増幅段を構成する。
同相二出力増幅部１は、トランジスタ104,105のベース
が共通であり、抵抗106,107の値が等しいため、トラン
ジスタ104,105のエミッタ電圧が等しく、そのトランジ
スタ104,105のコレクタから得られる出力電流すなわち
第１の電流出力と第２の電流出力は同相で大きさが等し
い。同相二出力増幅部の入力は、差動増幅段の差動出力
端子73に接続されている。
が共通であり、抵抗106,107の値が等しいため、トラン
ジスタ104,105のエミッタ電圧が等しく、そのトランジ
スタ104,105のコレクタから得られる出力電流すなわち
第１の電流出力と第２の電流出力は同相で大きさが等し
い。同相二出力増幅部の入力は、差動増幅段の差動出力
端子73に接続されている。
同相二出力増幅部１と定電流源２と第１の電流増幅部３
と第２の電流増幅部４とから成る増幅回路の動作は第２
図の場合と同様である。
と第２の電流増幅部４とから成る増幅回路の動作は第２
図の場合と同様である。
第３図は、71を非反転入力端子、72を反転入力端子、43
を出力端子とする差動増幅回路であり、このように、本
発明の増幅回路を容易に産動増幅回路に応用できる。
を出力端子とする差動増幅回路であり、このように、本
発明の増幅回路を容易に産動増幅回路に応用できる。
発明の効果 本発明により、極めて低い電源電圧における増幅器構成
が可能となり、また最大出力電流を得るためのアイドリ
ング電流を、Ａ級動作にもかかわらず小さく抑える事が
できる。またこの結果、消費電流を少なく抑え、低電源
電圧まで動く事を要求される電池駆動タイプのアンプ構
成を容易にする。
が可能となり、また最大出力電流を得るためのアイドリ
ング電流を、Ａ級動作にもかかわらず小さく抑える事が
できる。またこの結果、消費電流を少なく抑え、低電源
電圧まで動く事を要求される電池駆動タイプのアンプ構
成を容易にする。
第１図は本発明の一実施例による増幅回路のブロック
図、第２図は本発明の他の実施例の結線図、第３図は上
記実施例をより具体的に示した結線図、第４図は従来例
の結線図である。 １……同相二出力増幅部、２……定電流源、３……第１
の電流増幅部、４……第２の電流増幅部。
図、第２図は本発明の他の実施例の結線図、第３図は上
記実施例をより具体的に示した結線図、第４図は従来例
の結線図である。 １……同相二出力増幅部、２……定電流源、３……第１
の電流増幅部、４……第２の電流増幅部。
Claims (6)
- 【請求項１】電流を入力し、２つの同相且つ大きさの等
しい電流を出力する同相二出力増幅部と、上記同相二出
力増幅部の第１の電流出力端子に接続された定電流源
と、上記第１の電流出力端子と上記定電流源とに共通に
接続され、かつ上記定電流源の電流と、上記同相二出力
増幅部の第１の電流出力端子からの電流の差が入力さ
れ、電流増幅を行なう第１の電流増幅部と、上記同相二
出力増幅部の第２の電流出力端子に接続され、かつ上記
同相二出力増幅部の第２の出力電流が入力され、電流増
幅を行なう第２の電流増幅部とを備え、上記第１の電流
増幅部の出力端子と上記第２の電流増幅部の出力端子と
を接続し、上記接続点より出力を得ることを特徴とする
増幅回路。 - 【請求項２】同相二出力増幅部として、第１のトランジ
スタのコレクタとベース、第２のトランジスタのベー
ス、第３のトランジスタのベースを接続し、その接続ラ
インを入力とし、第２、第３のトランジスタのエミッタ
を同電位にし、第２及び第３のトランジスタのコレクタ
をそれぞれ第１の電流出力端子、第２の電流出力端子と
するカレントミラー構成を用いた特許請求の範囲第
（１）項記載の増幅回路。 - 【請求項３】同相二出力増幅部として、第２のトランジ
スタのベース、第３のトランジスタのベースを接続し、
その接続ラインを入力とし、第２、第３のトランジスタ
を同電位にし、第２及び第３のトランジスタのコレクタ
をそれぞれ第１の電流出力端子、第２の電流出力端子と
する構成とした特許請求の範囲第（１）項記載の増幅回
路。 - 【請求項４】第１及び第２の電流増幅部を、入力電流に
応じて増幅度が正の傾きをもつ指数関数的に変化する構
成とした特許請求の範囲第（１）項記載の増幅回路。 - 【請求項５】第１の電流増幅部をコレクタとベースを接
続した第４のトランジスタと、第４のトランジスタのコ
レクタとベースにそのベースを接続した第５のトランジ
スタとを有し、第４のトランジスタのエミッタに抵抗を
接続したことを特徴とするカレントミラー構成とした特
許請求の範囲第（４）項記載の増幅回路。 - 【請求項６】第２の電流増幅部をコレクタとベースを接
続した第６のトランジスタと、第６のトランジスタのコ
レクタとベースにそのベースを接続した第７のトランジ
スタとを有し、第６のトランジスタのエミッタに抵抗を
接続したことを特徴とするカレントミラー構成とした特
許請求の範囲第（４）項記載の増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089246A JPH0799801B2 (ja) | 1985-04-25 | 1985-04-25 | 増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60089246A JPH0799801B2 (ja) | 1985-04-25 | 1985-04-25 | 増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61247111A JPS61247111A (ja) | 1986-11-04 |
| JPH0799801B2 true JPH0799801B2 (ja) | 1995-10-25 |
Family
ID=13965393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60089246A Expired - Fee Related JPH0799801B2 (ja) | 1985-04-25 | 1985-04-25 | 増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799801B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01223807A (ja) * | 1988-03-02 | 1989-09-06 | Matsushita Electric Ind Co Ltd | 出力回路 |
| DE4136605A1 (de) * | 1991-11-07 | 1993-05-13 | Philips Patentverwaltung | Verstaerker |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5731213A (en) * | 1980-08-01 | 1982-02-19 | Nec Corp | Electric power amplifier |
| IT1235857B (it) * | 1983-08-05 | 1992-11-16 | Sgs Microelettronica Spa | Stadio di uscita per amplificatori di potenza. |
| JPH0752814B2 (ja) * | 1984-10-30 | 1995-06-05 | 三洋電機株式会社 | プツシユプル増幅回路 |
-
1985
- 1985-04-25 JP JP60089246A patent/JPH0799801B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61247111A (ja) | 1986-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02137509A (ja) | 利得制御増幅回路 | |
| JPH0452645B2 (ja) | ||
| JPS6212692B2 (ja) | ||
| JPS6212691B2 (ja) | ||
| US5382919A (en) | Wideband constant impedance amplifiers | |
| US4267521A (en) | Compound transistor circuitry | |
| JPH0799801B2 (ja) | 増幅回路 | |
| US3938054A (en) | Transistor amplifier | |
| JPH0257372B2 (ja) | ||
| US5977760A (en) | Bipolar operational transconductance amplifier and output circuit used therefor | |
| JP2797470B2 (ja) | アナログ乗算器 | |
| JPH0773170B2 (ja) | 差動増幅回路 | |
| US4933578A (en) | Voltage follower circuit | |
| KR830001979B1 (ko) | 전력 증폭 회로 | |
| JP2520219Y2 (ja) | 電力増幅器 | |
| KR100529410B1 (ko) | 완전 차동형 바이폴라 전류-제어 전류 증폭기 | |
| JPS6121857Y2 (ja) | ||
| JP2703953B2 (ja) | 電流増幅回路 | |
| JPS62117403A (ja) | カレントミラ−回路 | |
| JPH0198307A (ja) | トランジスタ増幅器 | |
| JPH066612Y2 (ja) | 可変利得回路 | |
| JPH05121971A (ja) | 差動増幅器 | |
| JPH0630425B2 (ja) | 広帯域可変利得増幅回路 | |
| JPH0326670Y2 (ja) | ||
| JPS6223133Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |