JPH0794980A - 自動利得制御増幅器 - Google Patents
自動利得制御増幅器Info
- Publication number
- JPH0794980A JPH0794980A JP25755693A JP25755693A JPH0794980A JP H0794980 A JPH0794980 A JP H0794980A JP 25755693 A JP25755693 A JP 25755693A JP 25755693 A JP25755693 A JP 25755693A JP H0794980 A JPH0794980 A JP H0794980A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- collector
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 入力信号ＶINのｐ−ｐの値に従って適当な電
圧利得が得られる自動利得制御増幅器を得る。 【構成】 電流利得の異なる差動増幅回路を備え、ＶIN
の値に従って適当な電流利得の差動増幅回路を選択して
使用する構成とした。
圧利得が得られる自動利得制御増幅器を得る。 【構成】 電流利得の異なる差動増幅回路を備え、ＶIN
の値に従って適当な電流利得の差動増幅回路を選択して
使用する構成とした。
Description
【０００１】
【産業上の利用分野】本発明は自動利得制御増幅回路
（ＡＧＣ Ａｍｐｌｉｆｉｅｒ）に関するものである。
（ＡＧＣ Ａｍｐｌｉｆｉｅｒ）に関するものである。
【０００２】
【従来の技術】図２は従来の自動利得制御増幅回路の一
例を示す接続図で、互いに特性の等しい２個のｎｐｎト
ランジスタＱ25とＱ26とのコレクタに、それぞれ互いに
抵抗値の等しいコレクタ抵抗Ｒe を接続して、この２個
のコレクタ抵抗Ｒe を並列に定電流源Ｉ1 に接続して差
動増幅回路を構成し、Ｑ25に流れる電流ｉ5 をＱ21に流
れる電流ｉ1 とＱ22に流れる電流ｉ2 とに分流する第１
の可変減衰回路を設けると共に、Ｑ26に流れる電流ｉ6
をＱ23に流れる電流ｉ3 とＱ24に流れる電流ｉ4とに分
流する第２の可変減衰回路とを設け、Ｑ21のコレクタと
電源との間およびＱ24のコレクタと電源との間に、互い
に等しい抵抗値を有するコレクタ抵抗Ｒcを接続して、
Ｑ21のコレクタ電圧とＱ24のコレクタ電圧との差を出力
信号ＶOUTとしている。
例を示す接続図で、互いに特性の等しい２個のｎｐｎト
ランジスタＱ25とＱ26とのコレクタに、それぞれ互いに
抵抗値の等しいコレクタ抵抗Ｒe を接続して、この２個
のコレクタ抵抗Ｒe を並列に定電流源Ｉ1 に接続して差
動増幅回路を構成し、Ｑ25に流れる電流ｉ5 をＱ21に流
れる電流ｉ1 とＱ22に流れる電流ｉ2 とに分流する第１
の可変減衰回路を設けると共に、Ｑ26に流れる電流ｉ6
をＱ23に流れる電流ｉ3 とＱ24に流れる電流ｉ4とに分
流する第２の可変減衰回路とを設け、Ｑ21のコレクタと
電源との間およびＱ24のコレクタと電源との間に、互い
に等しい抵抗値を有するコレクタ抵抗Ｒcを接続して、
Ｑ21のコレクタ電圧とＱ24のコレクタ電圧との差を出力
信号ＶOUTとしている。
【０００３】次に動作について説明する。Ｑ25のベース
とＱ26のベースとの間に入力信号ＶINを加えると、ＶIN
＝Ｒe （ｉ5 −ｉ6 ）・・・（１）となる。制御信号Ｖ
CONTをＱ21のベースとＱ22のベースとの間に加えると、
ｉ1 ＝ｉ5 ／（１＋Ｘ）・・・（２）となる。ここで、
Ｘ＝Ｅｘｐ（−ＶOUT ／ＶＴ）・・・（３）となる。但
し、ＶＴ＝ｋＴ／ｑで、ｋはボルツマン定数、Ｔは絶対
温度、ｑは電荷である。Ｑ24のベースとＱ23のベースと
の間にもＶCONTが加えられているので、ｉ4 とｉ6 の関
係も同様に、 ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）と
なる。したがって、ＶOUT ＝ＲC （ｉ1 −ｉ4 ）＝ＲC
（ｉ5 −ｉ6 ）／（１＋Ｘ）となり、ＶOUT ＝（ＲC ／
Ｒe ）ＶIN／（１＋Ｘ）・・・（５）となる。すなわ
ち、この回路の利得は制御信号ＶCONTにより、式（５）
に示すように制御される。制御信号ＶCONTとしてＡＧＣ
電圧を用いると、図２の回路はＡＧＣ増幅回路になる。
とＱ26のベースとの間に入力信号ＶINを加えると、ＶIN
＝Ｒe （ｉ5 −ｉ6 ）・・・（１）となる。制御信号Ｖ
CONTをＱ21のベースとＱ22のベースとの間に加えると、
ｉ1 ＝ｉ5 ／（１＋Ｘ）・・・（２）となる。ここで、
Ｘ＝Ｅｘｐ（−ＶOUT ／ＶＴ）・・・（３）となる。但
し、ＶＴ＝ｋＴ／ｑで、ｋはボルツマン定数、Ｔは絶対
温度、ｑは電荷である。Ｑ24のベースとＱ23のベースと
の間にもＶCONTが加えられているので、ｉ4 とｉ6 の関
係も同様に、 ｉ4 ＝ｉ6 ／（１＋Ｘ）・・・（４）と
なる。したがって、ＶOUT ＝ＲC （ｉ1 −ｉ4 ）＝ＲC
（ｉ5 −ｉ6 ）／（１＋Ｘ）となり、ＶOUT ＝（ＲC ／
Ｒe ）ＶIN／（１＋Ｘ）・・・（５）となる。すなわ
ち、この回路の利得は制御信号ＶCONTにより、式（５）
に示すように制御される。制御信号ＶCONTとしてＡＧＣ
電圧を用いると、図２の回路はＡＧＣ増幅回路になる。
【０００４】
【発明が解決しようとする課題】上記のような従来の自
動利得制御増幅器は以上のように構成され動作するの
で、式（５）から明らかなように、この回路の電圧利得
は（ＲC ／Ｒe ）に比例しＲe を小さくすれば利得は大
きくなる。一方、式（１）においてｉ5 とｉ6 の最大値
はＩ1 であり（ｉ5 ＝Ｉ1 ，ｉ6＝０；ｉ5 ＝０，ｉ6
＝Ｉ1 ）、したがってＶINのピーク・ツー・ピーク（ｐ
−ｐ）の値は２Ｒe Ｉ1 に制限される。すなわち、Ｒe
の値を小さくすると、ＶINのｐ−ｐ値が小さく制限され
る。以上のように図２に示す従来の回路では、Ｒe に一
つの値しか与えられないので、電圧利得を大きくしよう
とするとＶINが限定されてしまうという問題点があっ
た。
動利得制御増幅器は以上のように構成され動作するの
で、式（５）から明らかなように、この回路の電圧利得
は（ＲC ／Ｒe ）に比例しＲe を小さくすれば利得は大
きくなる。一方、式（１）においてｉ5 とｉ6 の最大値
はＩ1 であり（ｉ5 ＝Ｉ1 ，ｉ6＝０；ｉ5 ＝０，ｉ6
＝Ｉ1 ）、したがってＶINのピーク・ツー・ピーク（ｐ
−ｐ）の値は２Ｒe Ｉ1 に制限される。すなわち、Ｒe
の値を小さくすると、ＶINのｐ−ｐ値が小さく制限され
る。以上のように図２に示す従来の回路では、Ｒe に一
つの値しか与えられないので、電圧利得を大きくしよう
とするとＶINが限定されてしまうという問題点があっ
た。
【０００５】本発明は従来のものにおける上述の問題点
を解決するためになされたものであり、ＶINのレベルに
応じて適当な電圧利得を与えることができる自動利得制
御増幅器を提供することを目的としている。
を解決するためになされたものであり、ＶINのレベルに
応じて適当な電圧利得を与えることができる自動利得制
御増幅器を提供することを目的としている。
【０００６】
【課題を解決するための手段】本発明に係わる自動利得
制御増幅器は、差動増幅回路を複数回路設け、これらの
複数の差動増幅回路でそれぞれエミッタ抵抗Ｒe の値が
異なるようにし、ＶINのレベルに応じて適当な値のＲe
を有する差動増幅回路を選択して可変減衰回路に接続す
ることとした。
制御増幅器は、差動増幅回路を複数回路設け、これらの
複数の差動増幅回路でそれぞれエミッタ抵抗Ｒe の値が
異なるようにし、ＶINのレベルに応じて適当な値のＲe
を有する差動増幅回路を選択して可変減衰回路に接続す
ることとした。
【０００７】
【実施例】図１は本発明の一実施例を示す接続図で、図
において、図２と同一符号は同一または相当部分を示
し、ｎｐｎトランジスタＱ1 とｎｐｎトランジスタＱ2
とで第１の可変減衰回路を構成し、ｎｐｎトランジスタ
Ｑ3 とｎｐｎトランジスタＱ4 とで第２の可変減衰回路
を構成する。トランジスタＱ1 とＱ2 のエミッタの接続
点を第１の可変減衰回路の電流流出端子と称し、トラン
ジスタＱ3 とＱ4 のエミッタの接続点を第２の可変減衰
回路の電流流出端子と称することにする。
において、図２と同一符号は同一または相当部分を示
し、ｎｐｎトランジスタＱ1 とｎｐｎトランジスタＱ2
とで第１の可変減衰回路を構成し、ｎｐｎトランジスタ
Ｑ3 とｎｐｎトランジスタＱ4 とで第２の可変減衰回路
を構成する。トランジスタＱ1 とＱ2 のエミッタの接続
点を第１の可変減衰回路の電流流出端子と称し、トラン
ジスタＱ3 とＱ4 のエミッタの接続点を第２の可変減衰
回路の電流流出端子と称することにする。
【０００８】エミッタ抵抗Ｒe の値が、それぞれＲe1，
・・・Ｒe(n-1)，Ｒenと互いに異なる差動増幅回路をｎ
回路、ｎ対のｎｐｎトランジスタ（Ｑ51，Ｑ61），・・
・・・（Ｑ5(n-1)，Ｑ6(n-1)），（Ｑ5n，Ｑ6n）で構成
する。トランジスタＱ5k（ｋ＝１，２，・・・（ｎ−
１），ｎ）を第１のトランジスタ、Ｑ6kを第２のトラン
ジスタと言うこととする。トランジスタＱ5k，Ｑ6kのエ
ミッタに、それぞれ抵抗値Ｒekのエミッタ抵抗を接続
し、両エミッタ抵抗の他端を互いに接続して電流流出点
とする。抵抗値Ｒekはｋが異なると、異なる抵抗値が選
ばれるものとする。
・・・Ｒe(n-1)，Ｒenと互いに異なる差動増幅回路をｎ
回路、ｎ対のｎｐｎトランジスタ（Ｑ51，Ｑ61），・・
・・・（Ｑ5(n-1)，Ｑ6(n-1)），（Ｑ5n，Ｑ6n）で構成
する。トランジスタＱ5k（ｋ＝１，２，・・・（ｎ−
１），ｎ）を第１のトランジスタ、Ｑ6kを第２のトラン
ジスタと言うこととする。トランジスタＱ5k，Ｑ6kのエ
ミッタに、それぞれ抵抗値Ｒekのエミッタ抵抗を接続
し、両エミッタ抵抗の他端を互いに接続して電流流出点
とする。抵抗値Ｒekはｋが異なると、異なる抵抗値が選
ばれるものとする。
【０００９】第１のトランジスタＱ51，Ｑ52，・・・の
ベースは全て並列に接続され、第２のトランジスタ
Ｑ61，Ｑ62，・・・のベースは全て並列に接続されて、
このベースの並列接続点間に入力信号ＶINが加えられ
る。また、第１のトランジスタの全てのコレクタは、並
列に接続されて第１の可変減衰回路の電流流出端子に接
続され、第２のトランジスタの全てのコレクタは、並列
に接続されて第２の可変減衰回路の電流流出端子に接続
される。各差動増幅回路の電流流出点と直流電源の負側
端子（ＧＮＤ）との間には、ｎｐｎトランジスタＱ7kと
そのエミッタ抵抗Ｒikから構成される定電流源回路が挿
入される。各定電流源回路のトランジスタＱ7kのベース
には、電圧ＶREFkが加えられ、所定の値の定電流を流す
か、エミッタ電流をカットオフする電圧が加えられるよ
うに制御される。
ベースは全て並列に接続され、第２のトランジスタ
Ｑ61，Ｑ62，・・・のベースは全て並列に接続されて、
このベースの並列接続点間に入力信号ＶINが加えられ
る。また、第１のトランジスタの全てのコレクタは、並
列に接続されて第１の可変減衰回路の電流流出端子に接
続され、第２のトランジスタの全てのコレクタは、並列
に接続されて第２の可変減衰回路の電流流出端子に接続
される。各差動増幅回路の電流流出点と直流電源の負側
端子（ＧＮＤ）との間には、ｎｐｎトランジスタＱ7kと
そのエミッタ抵抗Ｒikから構成される定電流源回路が挿
入される。各定電流源回路のトランジスタＱ7kのベース
には、電圧ＶREFkが加えられ、所定の値の定電流を流す
か、エミッタ電流をカットオフする電圧が加えられるよ
うに制御される。
【００１０】図１に示す接続において、入力電圧ＶINの
ｐ−ｐ値に応じた差動増幅回路を選択し、その回路の定
電流源回路だけを動作させると、図１の回路は図２の回
路と等価となり、自動利得制御増幅回路として動作す
る。そして、差動増幅回路のエミッタ抵抗の値は適当に
選ばれるため、ＶINはリニアな特性の中に入り、且つＶ
INの大きさに応じて適当な電圧利得を得ることができる
ようになる。
ｐ−ｐ値に応じた差動増幅回路を選択し、その回路の定
電流源回路だけを動作させると、図１の回路は図２の回
路と等価となり、自動利得制御増幅回路として動作す
る。そして、差動増幅回路のエミッタ抵抗の値は適当に
選ばれるため、ＶINはリニアな特性の中に入り、且つＶ
INの大きさに応じて適当な電圧利得を得ることができる
ようになる。
【００１１】図１に示す実施例では、複数回路の差動増
幅回路から一つの差動増幅回路を選択するセレクタによ
り定電流源回路の切り換えを行うこととしているが、切
換手段がセレクタに限定されるものではなく、他のどの
部分を切り換えて一つの差動増幅回路を第１および第２
の可変減衰回路に接続する構成としてもよい。また、式
（１）から明らかなように、（ｉ5 −ｉ6 ）＝ＶIN／Ｒ
e であるので、Ｒe の逆数を差動増幅回路の電流利得と
称することもできる。
幅回路から一つの差動増幅回路を選択するセレクタによ
り定電流源回路の切り換えを行うこととしているが、切
換手段がセレクタに限定されるものではなく、他のどの
部分を切り換えて一つの差動増幅回路を第１および第２
の可変減衰回路に接続する構成としてもよい。また、式
（１）から明らかなように、（ｉ5 −ｉ6 ）＝ＶIN／Ｒ
e であるので、Ｒe の逆数を差動増幅回路の電流利得と
称することもできる。
【００１２】
【発明の効果】以上説明したように本発明の自動利得制
御増幅器は、入力信号ＶINの値に応じた適当な電圧利得
が得られ、広い入力レベル変動幅に渡って一定の出力が
得られるという効果がある。
御増幅器は、入力信号ＶINの値に応じた適当な電圧利得
が得られ、広い入力レベル変動幅に渡って一定の出力が
得られるという効果がある。
【図１】本発明の一実施例を示す接続図である。
【図２】従来の回路を示す接続図である。
Ｑ1 ，Ｑ2 第１の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ3 ，Ｑ4 第２の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ5k 差動増幅回路を構成する第１のトランジスタ Ｑ6k 差動増幅回路を構成する第２のトランジスタ Ｑ7k 定電流源回路を構成するトランジスタ Ｒek 差動増幅回路のエミッタ抵抗 ＲC 可変減衰回路のコレクタ抵抗 ＶIN 入力信号 ＶCONT 制御信号 ＶOUT 出力信号
ンジスタ Ｑ3 ，Ｑ4 第２の可変減衰回路を構成するｎｐｎトラ
ンジスタ Ｑ5k 差動増幅回路を構成する第１のトランジスタ Ｑ6k 差動増幅回路を構成する第２のトランジスタ Ｑ7k 定電流源回路を構成するトランジスタ Ｒek 差動増幅回路のエミッタ抵抗 ＲC 可変減衰回路のコレクタ抵抗 ＶIN 入力信号 ＶCONT 制御信号 ＶOUT 出力信号
Claims (2)
- 【請求項１】 コレクタがコレクタ抵抗を介して直流電
源の正側端子へ接続されるｎｐｎトランジスタＱ1 と、
コレクタが直接上記正側端子へ接続されるｎｐｎトラン
ジスタＱ2 とのエミッタを並列に接続して電流流出端子
とする第１の可変減衰回路、 コレクタがコレクタ抵抗を介して上記正側端子へ接続さ
れるｎｐｎトランジスタＱ4 と、コレクタが直接上記正
側端子へ接続されるｎｐｎトランジスタＱ3 とのエミッ
タを並列に接続して電流流出端子とする第２の可変減衰
回路、 入力信号の変化に対する出力電流の変化を電流利得と呼
ぶとき、上記電流利得が互いに異なるよう構成された複
数の差動増幅回路、 上記Ｑ1 のベースと上記Ｑ4 のベースとを並列に接続
し、上記Ｑ2 のベースと上記Ｑ3 のベースとを並列に接
続し、これらの並列接続ベース間に制御信号を加える手
段、 上記複数の差動増幅回路から選択した一つの差動増幅回
路の一方のトランジスタを上記第１の可変減衰回路の電
流流出端子に接続し、他方のトランジスタを上記第２の
可変減衰回路の電流流出端子に接続し、上記一方のトラ
ンジスタのベースと上記他方のトランジスタのベースと
の間に入力信号を加えるように接続する差動増幅回路選
択手段、 を備えたことを特徴とする自動利得制御増幅器。 - 【請求項２】 コレクタがコレクタ抵抗を介して直流電
源の正側端子へ接続されるｎｐｎトランジスタＱ1 と、
コレクタが直接上記正側端子へ接続されるｎｐｎトラン
ジスタＱ2 とのエミッタを並列に接続して電流流出端子
とする第１の可変減衰回路、 コレクタがコレクタ抵抗を介して上記正側端子へ接続さ
れるｎｐｎトランジスタＱ4 と、コレクタが直接上記正
側端子へ接続されるｎｐｎトランジスタＱ3 とのエミッ
タを並列に接続して電流流出端子とする第２の可変減衰
回路、 上記Ｑ1 のベースと上記Ｑ4 のベースとを並列に接続
し、上記Ｑ2 のベースと上記Ｑ3 のベースとを並列に接
続し、これらの並列接続ベース間に制御信号を加える手
段、 一対の互いに特性の等しいｎｐｎトランジスタのエミッ
タを互いに等しい抵抗値のエミッタ抵抗を介して接続し
て電流出力点を構成する差動増幅回路を複数回路構成
し、これらの複数回路の各差動増幅回路において上記エ
ミッタ抵抗の抵抗値を互いに異なる値に設定する手段、 上記複数回路の差動増幅回路の上記１対のトランジスタ
のうちの第１のトランジスタのベースを全て並列に接続
し、上記１対のトランジスタのうちの第２のトランジス
タのベースを全て並列に接続し、これらの並列接続ベー
ス間に入力信号を加える手段、 上記複数回路の差動増幅回路の上記第１のトランジスタ
のコレクタを全て並列にして上記第１の可変減衰回路の
電流流出端子に接続し、上記第２のトランジスタのコレ
クタを全て並列にして上記第２の可変減衰回路の電流流
出端子に接続する手段、 上記複数回路の差動増幅回路の各回路の電流出力点と上
記直流電源の負側端子との間にそれぞれ挿入される各定
電流源回路、 上記複数回路の差動増幅回路と上記負側端子との間に挿
入される全ての定電流源回路のうち、選択した一つの定
電流源回路以外の全ての定電流源回路の電流を遮断する
セレクタ、 を備えたことを特徴とする自動利得制御増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25755693A JPH0794980A (ja) | 1993-09-22 | 1993-09-22 | 自動利得制御増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25755693A JPH0794980A (ja) | 1993-09-22 | 1993-09-22 | 自動利得制御増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794980A true JPH0794980A (ja) | 1995-04-07 |
Family
ID=17307926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25755693A Pending JPH0794980A (ja) | 1993-09-22 | 1993-09-22 | 自動利得制御増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794980A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319385B1 (ko) * | 1998-01-06 | 2002-05-01 | 다니구찌 이찌로오, 기타오카 다카시 | 가변 이득 증폭기 |
| WO2011045832A1 (ja) * | 2009-10-14 | 2011-04-21 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
-
1993
- 1993-09-22 JP JP25755693A patent/JPH0794980A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100319385B1 (ko) * | 1998-01-06 | 2002-05-01 | 다니구찌 이찌로오, 기타오카 다카시 | 가변 이득 증폭기 |
| WO2011045832A1 (ja) * | 2009-10-14 | 2011-04-21 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
| US8220947B2 (en) | 2009-10-14 | 2012-07-17 | Advantest Corporation | Differential driver circuit |
| JPWO2011045832A1 (ja) * | 2009-10-14 | 2013-03-04 | 株式会社アドバンテスト | 差動ドライバ回路およびそれを用いた試験装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2510996B2 (ja) | 単一利得緩衝増幅器 | |
| JPH0322723B2 (ja) | ||
| US4451800A (en) | Input bias adjustment circuit for amplifier | |
| JP2733962B2 (ja) | 利得制御増幅器 | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| JPH0794980A (ja) | 自動利得制御増幅器 | |
| JP2690599B2 (ja) | 可変利得増幅器 | |
| JP2859880B2 (ja) | 可変利得増幅回路 | |
| US4055811A (en) | Transistor amplifiers | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JP3093687B2 (ja) | 利得可変増幅回路 | |
| JPH0786854A (ja) | 自動利得制御増幅器 | |
| JP3342345B2 (ja) | 利得制御回路 | |
| JP2001156564A (ja) | 可変利得増幅回路 | |
| JP2940772B2 (ja) | 非線形変換回路 | |
| JPS6167310A (ja) | Ａｇｃ増幅回路 | |
| JPH0119648B2 (ja) | ||
| JPS58154911A (ja) | 利得制御増幅器 | |
| JP3441260B2 (ja) | 差動増幅回路におけるオフセット調整回路 | |
| JP2781850B2 (ja) | 利得可変増幅回路 | |
| JPH0141042B2 (ja) | ||
| US3538351A (en) | Circuit arrangement for an amplitude expandor in the electric telecommunication engineering | |
| JP2901397B2 (ja) | 非線型増幅器 | |
| JPS6347113Y2 (ja) | ||
| JPH07154163A (ja) | 差動増幅回路 |