JPH0794988B2 - 分割回路を備えた位置測定装置 - Google Patents

分割回路を備えた位置測定装置

Info

Publication number
JPH0794988B2
JPH0794988B2 JP1275101A JP27510189A JPH0794988B2 JP H0794988 B2 JPH0794988 B2 JP H0794988B2 JP 1275101 A JP1275101 A JP 1275101A JP 27510189 A JP27510189 A JP 27510189A JP H0794988 B2 JPH0794988 B2 JP H0794988B2
Authority
JP
Japan
Prior art keywords
analog
signal
adc
digital converter
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1275101A
Other languages
English (en)
Other versions
JPH02173523A (ja
Inventor
ハンス・レンゲンフェルデル
ロベルト・ワストルフーベル
Original Assignee
ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング filed Critical ドクトル・ヨハネス・ハイデンハイン・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング
Publication of JPH02173523A publication Critical patent/JPH02173523A/ja
Publication of JPH0794988B2 publication Critical patent/JPH0794988B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
    • H03M1/202—Increasing resolution using an n bit system to obtain n + m bits by interpolation
    • H03M1/203—Increasing resolution using an n bit system to obtain n + m bits by interpolation using an analogue interpolation circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01D—MEASURING NOT SPECIALLY ADAPTED FOR A SPECIFIC VARIABLE; ARRANGEMENTS FOR MEASURING TWO OR MORE VARIABLES NOT COVERED IN A SINGLE OTHER SUBCLASS; TARIFF METERING APPARATUS; MEASURING OR TESTING NOT OTHERWISE PROVIDED FOR
    • G01D5/00—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable
    • G01D5/12—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means
    • G01D5/244—Mechanical means for transferring the output of a sensing member; Means for converting the output of a sensing member to another variable where the form or nature of the sensing member does not constrain the means for converting; Transducers not specially adapted for a specific variable using electric or magnetic means influencing characteristics of pulses or pulse trains; generating pulses or pulse trains
    • G01D5/24404—Interpolation using high frequency signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/22—Analogue/digital converters pattern-reading type
    • H03M1/24—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip
    • H03M1/28—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding
    • H03M1/30—Analogue/digital converters pattern-reading type using relatively movable reader and disc or strip with non-weighted coding incremental
    • H03M1/303—Circuits or methods for processing the quadrature signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Transmission And Conversion Of Sensor Element Output (AREA)
  • Length Measuring Devices With Unspecified Measuring Means (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Optical Transform (AREA)
  • Analogue/Digital Conversion (AREA)
  • Body Structure For Vehicles (AREA)
  • Paper (AREA)
  • Slot Machines And Peripheral Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、互いに位相のずれた位置に依存する二つの
アナログ周期信号を分割回路に導入し、この分割回路の
出力端に前記アナログ信号の１信号周期の中間値を表す
Ｎビットのデジタルデータ語が出力するアナログ周期走
査信号を分割するための分割回路を備えた位置測定装置
に関する。
〔従来の技術〕
増分測定系は、周知のパルスを出力し、そのパルスの数
が直線移動量または回転角度の目盛を表す。これ等のパ
ルスは計数器中で距離要素として積算され、測定値とし
て数値的に表示されるか、あるいは工作機械に導入され
る。
目盛板の目盛は走査ユニットによって走査されるので、
互いに90゜位相のずれたアナログ走査信号が発生する。
これ等の正弦波状走査信号をトリガーして、位相のずれ
た二つのパルス列が得られる。これ等のパルス列から立
ち上がりのエッジを調べて、目盛周期ないしは走査信号
の分割が係数４で行える。多くの応用により高い分割係
数、即ちより高い分解能が要求されている。
両方のアナログ走査信号は充分良好な正弦波を有するの
で、両信号をかなり精度よく分割できる。この分割は内
挿とも言われている。
分割回路は、物理学士Gerd Ulbersの学位論文「二つの
横座標での光電移動遠隔測定に対するレーザー干渉計」
1981年により周知である。この学位論文の63〜70頁に
は、上記回路が説明してある。この回路は直接分割され
た二つのアナログ・デジタル変換器を使用する点に基礎
を置いている。上記アナログ・デジタル変換器のいずれ
も、デジタル結果として入力電圧に対する基準電圧の比
を出力端に出力する。このように行った分割は、両方の
アナログ走査信号の大きい信号振幅がアナログ・デジタ
ル変換器の一方の入力端に印加され、アナログ走査信号
の小さい信号振幅が他方の入力端に印加したとき、アナ
ログ走査信号の接線を形成することに相当している。こ
れを実現するには、二つのアナログ走査信号の振幅に依
存して交互に制御される二個の並列アナログ・デジタル
変換器が配設されている。アナログ・デジタル変換器は
負の基準信号を処理できないので、一個の回路網中の二
つのアナログ走査信号からその都度値を形成している。
アナログ・デジタル変換器によって８ビットデータ語が
生じる。このデータ語はPROM用のアドレスを表し、この
アドレスの下で対応する逆正接値が出力される。この値
は目盛信号ないしは走査信号の信号周期の４分の１内で
位置を定める。この周知の装置では、欠点がかなり高価
な部品を要すること、および二個のアナログ・デジタル
変換器を交互に動作させる点にある。
〔発明の課題〕
この発明の課題は、分割回路を備えた位置測定装置にあ
って、部品経費を少なく維持し、それでも信号の周期の
分割を高くできるようにすることにある。
〔課題を解決する手段〕
上記の課題は、この発明により、互いに位相のずれた位
置に依存する二つのアナログ周期信号U1,U2;U10,U20を
分割回路EXEに導入し、この分割回路EXEの出力端に前記
アナログ信号U1,U2の１信号周期の中間値を表すＮビッ
トのデジタルデータ語B1;B2が出力するアナログ周期走
査信号U1,U2を分割するための分割回路EXEを備えた位置
測定装置Ｐにあって、分割回路EXEが分割されたアナロ
グ・デジタル変換器ADCを有し、二つのアナログ周期信
号U1,U2;U10,U20から全波整流された信号U3,U4;U30,U40
を導く整流回路G1,G2を設け、前記アナログ・デジタル
変換器ADCの一方の入力端REF1に第一アナログ周期信号U
1;U10から導かれ、第一アナログ周期信号U1;U10の直流
電圧成分U0より大きいか、あるいは等しい信号値を有す
る全波整流された信号U3;U30が入力し、前記アナログ・
デジタル変換器ADCの他方の入力端REF2に第二アナログ
周期信号U2;U20から導かれ、第二アナログ周期信号U2;U
20の直流電圧成分U0より小さいか、あるいは等しい信号
値を有する全波整流された信号U4;U40が入力し、前記ア
ナログ・デジタル変換器ADCの出力端に、このアナログ
・デジタル変換器ADCに入力するアナログ周期信号U1,U
2;U10,U20の１周期内の位置を決める多桁のデジタルデ
ータ語B1が出力することによって解決されている。
この発明による他の有利な構成は、特許請求の範囲の従
属請求項に記載されている。
〔発明の効果〕
この発明の利点は、特にただ一個のアナログ・デジタル
変換器が要求されるので、高い分割係数の分割回路を経
費に見合った構成で実現できる点にある。
〔実施例〕
以下、図面に示す実施例に基づきこの発明をより詳しく
説明する。
第１図には、分割回路EXEを備えた位置測定装置Ｐが模
式的に示してある。この位置測定装置Ｐには測定目盛板
Ｍと走査装置Ａがある。測定目盛板Ｍと走査装置Ａは、
詳しく図示していない二つの機械部品のそれぞれ一方に
固定してあり、これ等の部品の相対移動が測定される。
前記機械部品が相対移動する場合、走査装置Ａによって
目盛板Ｍが周知の方法で走査され正弦波の走査信号U1と
U2が生じる。移動方向を識別するため、これ等の走査信
号U1,U2は互いに90゜位相がずれている（第3A図）。即
ち、 U1＝Ａ＊sinα＋U0 U2＝Ａ＊cosα＋U0 この場合、U0は直流電圧成分である。
アナログ・デジタル変換器ADCの正の基準入力端REF1の
入力信号は、必ずアナログ・デジタル変換器ADCの負の
基準入力端REF2の入力信号より大きくなる必要がある。
更に、正の基準入力端REF1には負の入力信号が生じては
ならない。これを達成するため、走査信号U1を全波整流
器G1に導入し、次の整流信号を形成する（第3B図）。即
ち、 U3＝U1＝Ａ＊sinα＋U0,U1≧U0に対し U3＝（−U1）＋２＊U0＝−Ａ＊sinα＋U0,U1＜U0に対し アナログ走査信号U2を整流するため、走査信号U2から次
の整流信号U4を形成する他の全波整流器G2が設けてある
（第3B図）。即ち、 U4＝（−U2）＋２＊U0＝−Ａ＊cosα＋U0,U2＞U0に対し U4＝U2＝Ａ＊cosα＋U0,U2＜U0に対し この種の全波整流器G1,G2の構成は、それ自体周知で、
例えば文献:Tietz,Schenk「半導体回路技術」８巻、Spr
inger−Verlag 1986年の第786〜789頁に記載されてい
る。それ故、これ等の全波整流器G1,G2に対して、これ
以上、説明しない。
以下の説明では、アナログ・デジタル変換器ADCを単にA
DCと記す。整流信号U3はADCの正の基準入力端REF1に印
加され、整流信号U4はADCの負の基準入力端REF2に印加
される。ADCの両基準入力端REF1とREF2間には、分圧器
を形成する一連の抵抗Ｒが接続されている（第２図）。
どの抵抗Ｒにも一個の比較器Ｋが付属し、比較器の一方
の入力端には、U3とU4の分圧が印加していて、他方の入
力端には平均電圧成分U0が基準電圧として印加してい
る。基準電圧U0は入力端JNでADCに印加する。
ADCは一つのＮビット変換器であり、整流信号U3,U4と基
準信号U0からＮビット二進語B1を発生させる。この二進
語は次の関数を介して処理角度αに関連している。即
ち、 これに対して、比較器Ｋの出力端には論理回路Ｌが付属
している。
一般に、ADCで発生したＮビット二進語B1は次の関係に
より入力信号に明確に依存する。即ち、 どのADCにも、出力値を丸めて出力する特性がある。従
って、ADCは処理角度αに次の正確な関数を介して関連
するＮビット二進語B1を発生させる。即ち、 この種の丸めはADCの場合、どの当業者にも周知である
ので、以下の説明では最早触れない。
基準信号U0はそれ自体周知の方法で走査信号U1,U2をゲ
ート結合処理して得られるか、あるいは位置測定装置Ｐ
の所謂定常光トラックから得られる。
以下の説明をより良く理解するため、アナログ走査信号
U1,U2は基準信号U0＝０ボルトに対して対称であると仮
定する。この処理は、互いに90゜位相のずれた多数のア
ナログ信号をそれ自体周知のゲート結合処理して達成で
きる。以下に走査信号U1,U2（第3A図）の４つの象限Ｉ
〜IVに対するADCの伝達関数Ｄを考慮する。
処理角度α，あるいは一般に正確には信号周期内の位置
の値αはADCの出力値を与える伝達関数Ｄ中で三角関数
値tanαとして含まれている。Ｎビット二進語B2で定ま
るEXEの出力値と処理角度αとの間に線型関係を与える
ため、ADCの後に補正装置KSが後置されている。この補
正装置KSは二進形で値０〜2Nを含む表記憶器として設計
すると好ましい。補正装置KSとしては、所定の補正関数
に従って当該Ｎビット二進語B1を線型化する電算機も使
用できる。この計算は比較的長時間を要するので、目盛
板Ｍと走査装置Ａの間の相対運動が大きい場合、表記憶
器を使用することが好ましい。表記憶器の入力端のＮビ
ット二進語B1は、表記憶器のどのアドレスを指定してい
るかを決めるので、この出力端にはデータ語B2が出力す
る。このデータ語は二進語B1に直接依存し、走査信号の
周期の象限を定める符号信号と組み合わせて、走査信号
の一つの完全な周期内の分割値を表す。
Ｎビット二進語B1をADCの出力端で線形化する補正関数
Ｆは、ADCの伝達関数Ｄに関して以下の関連を有する。
即ち、 ここで、Ｑ＝４＊2Nに選択され、走査信号の周期の分割
係数を決める。
Ｎ＝８に選べば、ADCは出力端に８ビットデータ語B1を
出力する。このデータ語は走査信号の周期を256に分割
する。補正関数Ｆを走査信号の全周期にわたって一義的
に定めるため、補正装置KSは走査信号の周期のどの象限
に瞬時走査値（角度α）があるかの情報を有する。これ
に対して、両方のアナログ走査信号U1,U2あるいは整流
した二つの信号U3,U4が使用される。第１図に示した例
では、トリガー回路T1に半波整流信号U3が、またトリガ
ー回路T2には半波整流信号U4が導入される。整流信号U
3,U4は基準信号U0と比較され、交点が決まる。従って、
トリガー回路T1の出力端には、象限決定用補正装置KSの
符号信号U5が、またトリガー回路T2の出力端には符号信
号U6が生じる（第3C図）。符号信号U5とU6とによって、
補正装置KSに二つの他のビットが生じるので、出力端に
はＮ＝８の場合10ビットデータ語B2が生じる。
補正装置KSで直線化した後、この補正装置KSの出力端の
値（分割値）が処理角度αと線型関係になる。
既に述べたように、ADCの出力端には伝達関数Ｄの丸め
た値がデータ語B1として生じる。補正関数Ｆを用いて分
割値を計算する場合にも、丸めが必要である。この丸め
により誤差が生じるが、この誤差は補正関数Ｆ中で値Ｑ
を４＊2Nより小さく選んで低減される。この場合の利点
は、線型化の精度がより高いことで、欠点としてはこの
場合１走査周期内の可能な分割値が低下することを考慮
する必要がある。Ｎ＝８の場合、１信号周期内の可能な
分割数はＱ＝1024に対して1024である。しかし、Ｑ＝80
0に対して選ぶと、分割値は800に低下する。
既に説明したように、ADCのＮビット二進語B1は次の関
係式に従って入力信号に依存する。即ち、 以下に、アナログ走査信号U1とU2が全波整流器G1,G2の
入力端で入れ違いで現れる場合を考えことにする。全波
整流器G1の出力端には、次の整流信号が生じる。即ち、 U3＝Ａ＊cosα＋U0,U2≧U0 U3＝−Ａ＊cosα＋U0,U2＜U0 全波整流器G2の出力端には、信号U4が生じる。即ち、 U4＝−Ａ＊sinα＋U0,U2≧U0 U4＝Ａ＊sinα＋U0,U2＜U0 これ等の条件を一般的に当てはまる伝達関数Ｄに代入す
ると、以下の関係式を得る。即ち、 ＩとIII象限に対して、 IIとIV象限に対して、 従って、補正関数Ｆも直線化のために合わせる必要があ
る。即ち、 補正装置KSは、ここでも表記憶器として構成すると有利
である。この記憶器中では、ADCの全てのＮビット二進
語B1に対して補正したデータ語B2が補正関数Ｆに従って
与えてある。
第２図には、U1＝Ａ＊sinα＋U0とU2＝Ａ＊cosα＋U0で
ある場合の信号のみが示してある。U1＝Ａ＊cosα＋U0
とU2＝Ａ＊sinα＋U0である場合に対しては、同等性の
ためこれ等の信号を詳細に考慮する必要はない。
第４図の構成の場合には、分割回路EXEにアナログ内挿
回路AJが付属している。このアナログ内挿回路AJには、
走行信号U1,U2の周波数逓倍する役目がある。アナログ
内挿回路AJの出力端には、次の信号が生じる。即ち、 U10＝Ａ＊sin（Ｖ＊α）＋U0,U1＝Ａ＊sinα＋U0に対し
て、 U20＝Ａ＊cos（Ｖ＊α）＋U0,U2＝Ａ＊cosα＋U0に対し
て、 ここで、Ｖは周波数逓倍係数を与える。
信号U10,U20を全波整流して、ADCに生じる整流信号U30
とU40が生じる。ADCの伝達関数Ｄの公式には、信号U30
とU40が以下のように記入されている必要がある。即
ち、 ADCは走査信号U1,U2の１信号周期全体を（４＊Ｖ＊2N）
部分に分割する。従って、ADCの出力端の二進語B1は１
信号周期全体の（４＊Ｖ）番目の部分を決める符号信号
に結合する必要がある。このため、整流信号U30,U40ま
たは走査信号U1,U2ないしは信号U10,U20を動員すること
ができる。符号信号を発生させることは、既に第１図に
詳しく説明した。
アナログ内挿回路AJとしては、東ドイツ特許第97 336号
明細書に開示されているような周知の装置を使用でき
る。更に、二つの走査装置の走査信号が出力する図示し
ていないアナログ内挿回路から二つのアナログ信号U10,
U20を形成することが考えられる。即ち、回転検出器の
場合、互いに円周上に対向させて配設した二つの走査装
置を採用し、一方の装置が正弦信号を、また他方の装置
が余弦信号を出力できると、特に有利である。４つの信
号を適当に組み合わせて、周波数逓倍化と同時に角度目
盛と回転軸の間の偏芯を消去できる。
第５図には、アナログ内挿回路AJが詳しく示してある。
このアナログ内挿回路AJは周波数逓倍化を行うだけでな
く、同時に角度αと信号U10,U20の電圧間の直線関係を
形成する特性がある。以下には、周波数逓倍として係数
＝２のアナログ内挿回路AJを説明する。
走査信号U1＝Ａ＊sinα＋U0とU2＝Ａ＊cosα＋U0,およ
びU0＝0Vであると仮定する（第6A図）。走査信号U1は全
波整流器V1に導入される。この整流器は走査信号から整
流信号（U11＝|A＊sinα｜）を形成する。走査信号U2は
全波整流器V2に導入される。この整流器の出力端には整
流信号（U12＝｜−Ａ＊cosα｜）が生じる。両方の信号
U11,U12は加算されて、加算信号（U10＝|A＊sinα｜−
｜−Ａ＊cosα｜）が生じる。第５図の実施例に対する
信号は第6C図に示してある。加算信号U10は正弦波形を
有するが、この波形は三角形の波形に非常に似ているこ
とが分かる。
信号U10に対して90゜位相のずれた第二信号U20を発生さ
せるためには、両方の走査信号U1,U2から先ず中間信号U
13＝Ａ＋sin（α＋45゜）＋U0,および中間信号U14＝Ａ
＋sin（α＋45゜）＋U0を形成する（第6B図）。これに
対して、走査信号U1,U2を分圧器の抵抗Ｗに導入する。
中間信号U13,U14は次のようにも書ける。即ち、 中間信号U13を全波整流器V3に導入する。この整流器は
整流信号、 U15＝|U13| を形成する。中間信号U14を全波整流器V4に導入し、こ
の整流器の出力端に整流信号、 U16＝−|U14| が出力する。両方の信号U15とU16を加算して、加算信号
U20が分割回路EXEの整流回路G2に他の演算処理のために
生じる（第6D図）。即ち、 U20＝|U13|−|U14| 信号U10から分割回路EXEの整流回路G1は整流信号 U30＝||A＊sinα｜−|A＊cosα|| を形成する（第6E図）。整流回路G2は信号U20から整流
信号 を形成する（第6E図）。整流信号U30はADCの正の基準入
力端REF1に入力する。ADCの負の基準入力端REF2には、
整流信号U40が入力する。ADCの伝達関数、 は走査信号U1,U2の１信号周期の各８区分に対して別々
に計算する必要がある。即ち、 ＩとＶの８区分（０゜＜α＜45゜と180゜＜α＜225゜）
に対して、 IIとVIの８区分（45゜＜α＜90゜と225゜＜α＜270゜）
に対して、 IIIとVIIの８区分（90゜＜α＜135゜と270゜＜α＜315
゜）に対して、 IVとVIIIの８区分（135゜＜α＜180゜と315゜＜α＜360
゜）に対して、 上記の計算では、Ａ＝１とU0＝０を選んだ。
補正関数Ｆもこの８区分に応じて設定する必要がある。
これは第１図の時に既に説明したような方法で行える。
走査信号の全周期にわたって補正関数Ｆを一義的に定め
るため、この場合でも補正装置KSは瞬時走査値（角度
α）が走査信号周期のどの８区分に存在するかの情報を
有する必要がある。
第５図には、二重周波数の特性を有する一個のアナログ
内挿回路AJしか示さなかった。多数のアナログ内挿回路
AJを連続配置し、信号U10,U20を次の内挿回路の入力信
号にすることもできる。この連続配置には、最後のアナ
ログ内挿回路の出力信号がほぼ直線的に移行するよう
に、つまり信号振幅と処理距離（角度α）の間に準直線
関係が生じるようにこの出力信号を成形する利点があ
る。
今まで述べた実施例の場合、市販の比較的低価格のADC
を使用できる。このADCの場合、抵抗アレーの全抵抗Ｒ
が同一である。これ等の抵抗Ｒを異なるように、つまり
三角関数の波形に応じて選定するには、補正装置KSを省
略できる。ADCの出力端には、１走査信号周期の分割を
等間隔に分割した値が既に出力している。
第１図には、走査信号U1,U2が直接全波整流器G1,G2に印
加した。この走査信号U1,U2が小さい振幅を有する時、
図示していない方法で走査装置Ａと全波整流器G1,G2の
間、あるいは全波整流器G1,G2とADCの間に補助増幅器を
配設することもできる。この処置は第４図の実施例に対
しても当てはまる。
ADCとしては、説明した機能に応じてアナログ信号U3,U4
またはU30,U40の高速アナログ・デジタル変換を行うフ
ラッシュ変換器を使用すると有利である。
この発明による分割回路EXEは、アナログ位置周期装置
信号を発生させる種々の位置測定装置Ｐに使用される。
目盛板の構成に応じて、光電、容量、磁気あるいは電磁
誘導式の測定装置と称される。目盛を光の波長でも実現
できる。即ち、分割回路EXEは、干渉計の場合、周期信
号を分割するためにも採用できる。
【図面の簡単な説明】
第１図、分割回路を備えた位置測定装置の模式図、 第２図、分割回路のアナログ・デジタル変換器のブロッ
ク図、 第3A図、第１図の位置測定装置の走査信号の波形図、 第3B図、第１図の位置測定装置の整流信号の波形図、 第3C図、第１図の位置測定装置の符号信号の波形図、 第3D図、第１図の位置測定装置の他の符号信号の波形
図、 第４図、分割回路を備えた他の位置測定装置の模式図、 第５図、第４図の位置測定位置のアナログ内挿回路のブ
ロック図、 第6A図、第４図の位置測定装置の走査信号の波形図、 第6B図、第４図の位置測定装置の中間信号の波形図、 第6C図、第４図の位置測定装置の整流信号と整流加算信
号の波形図、 第6D図、第４図の位置測定装置の整流した中間信号と中
間信号の整流加算信号の波形図、 第6E図、第４図の位置測定装置の中間信号の整流加算信
号を整流値の波形図。 図中参照符号： Ｐ……位置測定装置、 Ｍ……目盛板、 Ａ……走査装置、 U1,U2……走査信号、 U0……直流電圧成分、 ADC……アナログ・デジタル変換器、 REF1,REF2……基準入力端、 G1,G2,V1,V2……整流器、 U3,U4……整流信号、 EXE……分割回路、 AJ……内挿回路、 KS……補正回路。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−142221（ＪＰ，Ａ) 特開 昭54−19773（ＪＰ，Ａ) 特開 昭59−174995（ＪＰ，Ａ) 特開 昭62−223617（ＪＰ，Ａ) 特開 昭60−117108（ＪＰ，Ａ) マシンデザイン［４］（1979−４）マシ ンテクジャーナル株式会社Ｐ．31

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】互いに位相のずれた位置に依存する二つの
    アナログ周期信号（U1,U2;U10,U20）を分割回路（EXE）
    に導入し、この分割回路（EXE）の出力端に前記アナロ
    グ信号（U1,U2）の１信号周期の中間値を表すＮビット
    のデジタルデータ語（B1;B2）が出力するアナログ周期
    走査信号（U1,U2）を分割するための分割回路（EXE）を
    備えた位置測定装置（Ｐ）において、分割回路（EXE）
    が分割されたアナログ・デジタル変換器（ADC）を有
    し、二つのアナログ周期信号（U1,U2;U10,U20）から全
    波整流された信号（U3,U4;U30,U40）を導く整流回路（G
    1,G2）を設け、前記アナログ・デジタル変換器（ADC）
    の一方の入力端（REF1）に第一アナログ周期信号（U1;U
    10）から導かれ、第一アナログ周期信号（U1;U10）の直
    流電圧成分（U0）より大きいか、あるいは等しい信号値
    を有する全波整流された信号（U3;U30）が入力し、前記
    アナログ・デジタル変換器（ADC）の他方の入力端（REF
    2）に第二アナログ周期信号（U2;U20）から導かれ、第
    二アナログ周期信号（U2;U20）の直流電圧成分（U0）よ
    り小さいか、あるいは等しい信号値を有する全波整流さ
    れた信号（U4;U40）が入力し、前記アナログ・デジタル
    変換器（ADC）の出力端に、このアナログ・デジタル変
    換器（ADC）に入力するアナログ周期信号（U1,U2;U10,U
    20）の１周期内の位置を決める多桁のデジタルデータ語
    （B1）が出力することを特徴とする位置測定装置。
  2. 【請求項２】アナログ・デジタル変換器（ADC）は一連
    の抵抗（Ｒ）と一連の比較器（Ｋ）および論理回路
    （Ｌ）を有し、比較器（Ｋ）にはそれぞれ周期信号（U
    1,U2）の直流電圧（U0）と一連の抵抗（Ｒ）から得られ
    た分圧が印加し、整流回路（G1,G2）にはアナログ周期
    信号（U1,U2）が印加し、一連の抵抗（Ｒ）の一方の端
    部を形成するアナログ・デジタル変換器（ADC）の一方
    の入力端（REF1）には関係式、 U3＝U1,U1≧U0に対し U3＝（−U1）＋２＊U0,U1＜U0に対し の整流信号（U3）が印加し、一連の抵抗（Ｒ）の他方の
    端部を形成するアナログ・デジタル変換器（ADC）の他
    方の入力端（REF2）には関係式、 U4＝（−U2）＋２＊U0,U2≧U0に対し U4＝U2,U2＜U0に対し の整流信号（U4）が印加することを特徴とする請求項１
    に記載の位置測定装置。
  3. 【請求項３】アナログ・デジタル変換器（ADC）の一方
    の入力端（REF1）には、整流信号、 U3＝Ａ＊sinα＋U0,U1≧U0に対し U3＝−Ａ＊sinα＋U0,U1＜U0に対し が印加し、ここで第一周期信号は、 U1＝Ａ＊sinα＋U0 であり、アナログ・デジタル変換器（ADC）の他方の入
    力端（REF2）には、整流信号、 U4＝−Ａ＊cosα＋U0,U2≧U0に対し U4＝Ａ＊cosα＋U0,U2＜U0に対し が印加し、ここで第二周期信号は、 U2＝Ａ＊cosα＋U0, であることを特徴とする請求項２に記載の位置測定装
    置。
  4. 【請求項４】アナログ・デジタル変換器（ADC）は2N−
    １個の比較器（Ｋ）と分圧器を形成する2N個の抵抗
    （Ｒ）を有し、このアナログ・デジタル変換器（ADC）
    は以下の関数、 に従って入力値（U0,U3,U4）に依存するＮビット二進語
    （B1）を発生させることを特徴とする請求項３に記載の
    位置測定装置。
  5. 【請求項５】アナログ・デジタル変換器（ADC）には、
    補正装置（KS）が後続し、この補正装置は関数、 に従ってデジタルデータ語（B2）を形成し、この場合、
    Ｑは周期信号（U1,U2）の１信号周期の分割係数である
    ことを特徴とする請求項４に記載の位置測定装置。
  6. 【請求項６】アナログ・デジタル変換器（ADC）の一方
    の入力端（REF1）に整流信号、 U3＝Ａ＊cosα＋U0,U1≧U0に対し U3＝−Ａ＊cosα＋U0,U1＜U0に対し が印加し、ここで第一周期信号は、 U1＝Ａ＊cosα＋U0 であり、アナログ・デジタル変換器（ADC）の他方の入
    力端（REF2）に整流信号、 U4＝−Ａ＊sinα＋U0,U2≧U0に対し， U4＝Ａ＊sinα＋U0,U2＜U0に対し が印加し、ここで第二周期信号は、 U2＝Ａ＊sinα＋U0 であることを特徴とする請求項２に記載の位置測定装
    置。
  7. 【請求項７】アナログ・デジタル変換器（ADC）は2N−
    １個の比較器（Ｋ）と分圧器を形成する2N個の抵抗
    （Ｒ）を有し、このアナログ・デジタル変換器（ADC）
    は以下の関数、 に従って入力値（U0,U3,U4）に依存するＮビット二進語
    （B1）を発生させることを特徴とする請求項６に記載の
    位置測定装置。
  8. 【請求項８】アナログ・デジタル変換器（ADC）に補正
    装置（KS）が後続し、この補正装置は関数、 に従ってデジタルデータ語（B2）を形成し、この場合、
    Ｑは周期信号（U1,U2）の１信号周期の分割係数である
    ことを特徴とする請求項７に記載の位置測定装置。
  9. 【請求項９】互いに90゜位相のずれた二つの周期信号
    （U1,U2）から符号信号（U5,U6）を導き、これ等の符号
    信号は周期信号（U1,U2）の１信号周期を符号信号（U5,
    U6）の論理状態によって定まる４つの等しい区分（I,I
    I,III,IV）に分割されることを特徴とする請求項３〜８
    の何ずれか１項に記載の位置測定装置。
  10. 【請求項１０】補正装置（KS）は符号信号（U5,U6）で
    駆動することを特徴とする請求項９に記載の位置測定装
    置。
  11. 【請求項１１】アナログ周期信号（U1,U2）は周波数逓
    倍用のアナログ内挿回路（AJ）に入力し、このアナログ
    内挿回路（AJ）の出力端には周期信号（U1,U2）のＶ倍
    の周期を有するアナログ周期信号（U10,U20）が出力
    し、これ等の信号が整流回路（G1,G2）に導入されるこ
    とを特徴とする請求項１に記載の位置測定装置。
JP1275101A 1988-11-11 1989-10-24 分割回路を備えた位置測定装置 Expired - Lifetime JPH0794988B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE3838291.1 1988-11-11
DE3838291A DE3838291C1 (ja) 1988-11-11 1988-11-11

Publications (2)

Publication Number Publication Date
JPH02173523A JPH02173523A (ja) 1990-07-05
JPH0794988B2 true JPH0794988B2 (ja) 1995-10-11

Family

ID=6366980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1275101A Expired - Lifetime JPH0794988B2 (ja) 1988-11-11 1989-10-24 分割回路を備えた位置測定装置

Country Status (5)

Country Link
US (1) US5066953A (ja)
EP (1) EP0367947B1 (ja)
JP (1) JPH0794988B2 (ja)
AT (1) ATE130983T1 (ja)
DE (2) DE3838291C1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2684758B1 (fr) * 1991-12-09 1997-03-28 Alcatel Satmam Capteur de position angulaire a piste resistive continue fermee, et procede de mesure correspondant.
DE4331742A1 (de) * 1993-09-20 1995-03-23 Thomson Brandt Gmbh Schaltung zur Steuerung mit mehreren Sensoren
DE19501513A1 (de) * 1995-01-19 1996-07-25 Teves Gmbh Alfred Verfahrem zum Erkennen einer Bewegungsrichtung, insbesondere einer Drehrichtung
DE19502276C2 (de) * 1995-01-26 1999-12-09 Gemac Ges Fuer Mikroelektronik Interpolationsverfahren und hochauflösende digitale Interpolationseinrichtung
DE19831978A1 (de) 1998-07-16 2000-02-03 Micronas Intermetall Gmbh Sensorschaltung
US6492787B1 (en) * 1999-07-23 2002-12-10 Teijin Seiki Co., Ltd. Speed reducer with rotation detector
US6803863B1 (en) * 2000-01-07 2004-10-12 Tai-Her Yang Method and circuitry device for non-linear output displacement conversion with reference to signal speeds coming from displacement detector
JP2002091569A (ja) * 2000-07-11 2002-03-29 Harmonic Drive Syst Ind Co Ltd アブソリュートセンサを用いた位置決めシステム
JP2002024979A (ja) * 2000-07-11 2002-01-25 Harmonic Drive Syst Ind Co Ltd 多機能型アブソリュートコンバータ
DE10054075A1 (de) * 2000-10-31 2002-05-08 Heidenhain Gmbh Dr Johannes Verfahren zur Positionsbestimmung und Positionsmesseinrichtung
US6452512B1 (en) 2001-07-03 2002-09-17 Lexmark International, Inc. Method for initializing an analog encoder
DE10232024A1 (de) * 2002-07-16 2004-01-29 Ina-Schaeffler Kg Vorrichtung und Verfahren zur Aufbereitung analoger Signale
US6768427B1 (en) * 2003-03-25 2004-07-27 Lexmark International, Inc. Encoder initialization methods and related systems
DE10355918B4 (de) * 2003-11-29 2006-03-16 Festo Ag & Co. Messvorrichtung und Verfahren zur inkrementellen Wegstreckenmessung
DE102004033990B3 (de) * 2004-07-14 2006-04-13 Siemens Ag Auswerteverfahren für ein analoges Erstsignal und ein analoges Zweitsignal sowie hiermit korrespondierende Auswerteschaltung
DE102006049755B4 (de) * 2006-10-21 2014-11-27 Dr. Johannes Heidenhain Gmbh Schaltungsanordnung zur Konvertierung von Sensorsignalen
US7880658B2 (en) * 2009-02-26 2011-02-01 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Interpolation accuracy improvement in motion encoder systems, devices and methods
US8384570B2 (en) * 2009-05-27 2013-02-26 Active Precision, Inc. Encoder interpolator with enhanced precision

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1141472A (en) * 1966-06-20 1969-01-29 Decca Ltd Improvements in or relating to digitisers
DE1945206C3 (de) * 1969-09-06 1974-02-21 Fa. Carl Zeiss, 7920 Heidenheim Einrichtung zur Interpolation
AT339062B (de) * 1975-11-11 1977-09-26 Rieder Heinz Verfahren zur langenmessung
SE406643B (sv) * 1977-02-16 1979-02-19 Aga Ab Elektronisk korrigeringsanordning for en lengd- eller vinkelmetare
DE2729697A1 (de) * 1977-07-01 1979-01-04 Heidenhain Gmbh Dr Johannes Verfahren zur interpolation
JPS58102110A (ja) * 1981-12-14 1983-06-17 Toshiba Corp 無整流子電動機のデジタル回転検出器
DE3202356C1 (de) * 1982-01-26 1983-08-11 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut Einrichtung zum Unterteilen von periodischen analogen Signalen
DE3231990A1 (de) * 1982-08-27 1984-03-01 Siemens AG, 1000 Berlin und 8000 München Auswerteeinrichtung fuer einen digitalen inkrementalgeber
DE3239108A1 (de) * 1982-10-22 1984-04-26 Dr. Johannes Heidenhain Gmbh, 8225 Traunreut Positionsmessverfahren und einrichtungen zur durchfuehrung des verfahrens
JPS59174995A (ja) * 1983-03-25 1984-10-03 山洋電気株式会社 多相信号をデジタル信号に変換する方法及びその装置
DE3523551A1 (de) * 1985-07-02 1987-01-15 Heidenhain Gmbh Dr Johannes Verfahren zur synchronisierung von rechtecksignalen
JPS62142221A (ja) * 1985-12-17 1987-06-25 Nippon Gakki Seizo Kk エンコ−ダ用変位検出装置
JP2545345B2 (ja) * 1986-03-25 1996-10-16 日本電気精器株式会社 シンクロ電機−デジタル変換器のスケ−リング回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
マシンデザイン［４（１９７９−４）マシンテクジャーナル株式会社Ｐ．３１

Also Published As

Publication number Publication date
ATE130983T1 (de) 1995-12-15
EP0367947A2 (de) 1990-05-16
EP0367947A3 (de) 1992-06-24
EP0367947B1 (de) 1995-11-29
DE3838291C1 (ja) 1990-02-22
DE58909516D1 (de) 1996-01-11
JPH02173523A (ja) 1990-07-05
US5066953A (en) 1991-11-19

Similar Documents

Publication Publication Date Title
JPH0794988B2 (ja) 分割回路を備えた位置測定装置
US7253395B2 (en) Absolute encoder employing concatenated, multi-bit, interpolated sub-encoders
JPWO1998021553A1 (ja) エンコーダの内挿回路
JP3659976B2 (ja) エンコーダの内挿回路
JP2000121387A (ja) サイン出力信号を送信する位置発信装置の位相角検出方法
EP0213904B1 (en) Interpolation method and encoder
EP0331189A2 (en) Position/speed detection method and apparatus
US5216626A (en) Position measuring apparatus and method having reduced memory requirements
US7321113B2 (en) Precision material-handling robot employing high-resolution, compact absolute encoder
US6401052B1 (en) Determination method for a position signal and/or for correction values for measurement signals
JP2017026602A (ja) エンコーダ及びこのエンコーダを稼働させるための方法
JPH04524B2 (ja)
JPH10132605A (ja) 位置検出装置
EP0455984A1 (en) Coordinate measuring machine with improved interpolation circuit
JP2609845B2 (ja) デコーダを用いる内插回路
JPS60157014A (ja) エンコ−ダ読取信号の内挿方法および装置
US5585753A (en) Sawtooth generator and signal interpolating apparatus using the same
JP3365913B2 (ja) 位置検出装置
JPH0658769A (ja) 信号処理方法及びそれを用いた変位検出装置
US5734688A (en) Interpolation pulse generating device with two-step interpolation
JP2764722B2 (ja) エンコーダの読取信号の内挿方法
JPH05256638A (ja) 誤差補正機能付き位置検出装置
SU1524177A2 (ru) Преобразователь перемещени в код
JPH0599693A (ja) エンコーダ
JPS6197520A (ja) 変位検出装置