JPH0795009A - ディジタルフィルタ回路 - Google Patents

Abstract

(57)【要約】 【目的】オーディオ用途等の安価なＤＡ変換器において
も回路規模の増大を抑止し、ディエンファシス処理及び
第２のインタポレータにて発生する帯域内の減衰を補正
するディジタルフィルタの提供。 【構成】オーバーサンプリング型ＤＡ変換器における第
２のインターポレーション演算手段にて生じる帯域内信
号の誤差の補正を行うための第１群のフィルタ係数と、
ディエンファシス処理のための周波数特性と第２のイン
ターポレーション演算手段にて生じる帯域内信号の誤差
の補正の周波数特性とを合成して成る特性の第２群のフ
ィルタ係数と、を備え、ディエンファシス処理を行なわ
ない場合には第１群のフィルタ係数が選択され、ディエ
ンファシス処理を行なう場合には第２群のフィルタ係数
が選択されてフィルタ演算を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はオーバサンプリング型デ
ィジタル・アナログ（ＤＡ）変換器におけるディジタル
フィルタ回路に関し、特にサンプリングレートを上げる
ためのディジタルフィルタ回路に関する。

【０００２】

【従来の技術】従来のオーバサンプリング型ＤＡ変換器
を図５を参照して以下に説明する。

【０００３】入力ディジタルデータは第１のインターポ
レーションフィルタでデータレートが上げられ、更に第
２のインターポレーションフィルタにてデータレートが
上げられ、高くオーバーサンプリングされた入力信号は
ノイズシェーパ回路にてワード長を１ビット或いは数ビ
ットに変換され、ＤＡ変換回路によりアナログ信号に変
換される。ノイズシェーパは、一般に、積分器、１ビッ
ト量子化器をループ内に含むデルタ・シグマ変調器によ
り負帰還回路を構成し、本来周波数について一な量子化
雑音の周波数特性を低周波では雑音レベルを下げ、周波
数が高くなるほど雑音レベルを上げている。そして、Ｄ
Ａ変換器のアナログ信号出力は不図示の低域通過フィル
タによりフィルタリングされ、高域雑音が除去される。

【０００４】第１のインターポレーションフィルタに
は、通常２倍のオーバーサンプリングを行なうハーフバ
ンドフィルタで構成される。ここでハーフバンドフィル
タとは、帯域内（ナイキスト周波数内）でパスバンド幅
とストップバンド幅を等しくした、奇数タップ数のＦＩ
Ｒ（Finite Impulse Response）フィルタであって、例
えば、RemezのExchange法等によるＦＩＲフィルタ設計
法により求められる係数は、その係数の約半分が零とな
る（なお、ハーフバンドフィルタについては、例えば湯
川著、「オーバーサンプリングＡ−Ｄ変換技術」、日経
ＢＰ社、１９９０年１２月刊、第127頁参照）。

【０００５】また、第２のインターポレーションフィル
タには通常くし型特性を有する、移動平均フィルタとい
う次式（１）に示す特性のフィルタが用いられる。

【０００６】

【数１】

【０００７】ここに、Ｎは移動平均フィルタのタップ
数、Ｍは式（１）の括弧内の伝達関数が定める移動平均
フィルタの縦続接続の段数である。またＮはレイト比
（「インターポレーションファクタ」ともいいデータレ
ートの比を意味する）と等しい。

【０００８】この移動平均フィルタの周波数特性（利
得）は次式（２）にて与えられ、周波数ｆ＝１／ＮＴ毎
に大きく減衰するくし型の特性を示し、したがって帯域
内において減衰が生じる。但しＴはサンプリング周期で
ある。

【０００９】

【数２】

【００１０】このため、この減衰の補正を第１のインタ
ーポレーションフィルタで行う必要がある。

【００１１】

【発明が解決しようとする課題】前述したように、第１
のインターポレーションフィルタは通常ハーフバンドフ
ィルタで構成される。ハーフバンドフィルタは、係数が
一つ置きに零となるため演算量を半分にすることができ
るとともに、回路規模、ハードウェア量を削減できる。

【００１２】しかしながら、ハーフバンドフィルタは帯
域内において任意の周波数特性に設計することができな
い。

【００１３】このため、ハーフバンドフィルタの他に別
途フィルタを設けて補正するか、あるいはハーフバンド
フィルタを使用せず通常のフィルタを用いて補正する必
要がある。この結果、第１のインターポレーションフィ
ルタの回路規模が増加し、コスト高になるという問題が
生じる。

【００１４】オーディオ用途等の民生用の安価なＤＡ変
換器においては、上述の理由により第２のインターポレ
ーションフィルタの減衰を補正することは困難であっ
た。

【００１５】ところで、オーディオ用のＤＡ変換器で
は、プリエンファシス処理されている入力信号の再生出
力のディエンファシスフィルタ処理演算が要求される場
合が多い。ディエンファシスフィルタ内蔵のＤＡ変換器
はディエンファシス演算を行う場合と行わない場合とが
有り、外部からコントロール信号等により容易に切り換
える必要がある。

【００１６】この切り換えの方法として、従来、例えば
特開昭63-83962には、デイエンファシス切換え回路とし
て、出力増幅段（アナログ回路）をディエンファシス処
理機能に固定しておき、入力信号がプリエンファシス処
理されていない場合には入力手段の周波数特性をディジ
タル信号処理によってプリエンファシス特性に切換える
ようにして、出力増幅段の周波数特性の切り換えの必要
性をなくした構成が提案されている。すなわち、特開昭
63-83962では、ディエンファシス処理を行なわない場
合、入力信号はＤＡ変換器前段に設けられたプリエンフ
ァシス特性を有するデイジタルフィルタに切換えられ
る。

【００１７】上記特開昭63-83962には、ディエンファシ
ス演算の有無に従いデータパスを切り換える方法が開示
されているが、出力増幅段をディエンファシス特性に固
定しているためプリエンファシス特性を具備する専用の
デイジタルフィルタを別途設けることが必要とされる。

【００１８】ディエンファシスフィルタ内蔵のＤＡ変換
器がディエンファシス演算を行う場合と行わない場合の
切り換え方法としては、さらに、ディジタルフィルタの
フィルタ係数を切り換えるという方法がある。

【００１９】したがって、本発明は、前記問題点を解消
し、ディエンファシス演算の有無に従いフィルタの係数
を切り換え制御することにより、オーディオ用途の安価
なＤＡＣにおいても回路規模を増大させることなく、デ
ィエンファシス処理を選択実行するとともに、併せて第
２のインタポレーションフィルタ（移動平均フィルタ）
にて発生する帯域内の減衰をも補正するディジタルフィ
ルタ回路を提供することを目的とする。

【００２０】

【課題を解決するための手段】本発明は前記目的を達成
するため、ディエンファシスフィルタと、第１及び第２
のインターポレーション演算手段と、ノイズシェーパ
と、を含み、前記ディエンファシスフィルタはプレエン
ファシスされた入力信号をディエンファシス処理し、前
記第１のインターポレーション演算手段は前記ディエン
ファシス演算手段の出力を入力しデータレートを上げて
出力し、前記第２のインターポレーション演算手段は前
記第１のインターポレーション演算手段の出力を入力し
データレートを更に上げて出力し、該出力は前記ノイズ
シェーパを介してディジタルアナログ変換器に伝達され
るオーバサンプリング型ディジタル・アナログ変換器に
おける前記ディエンファシスフィルタを構成するディジ
タルフィルタ回路であって、前記第２のインターポレー
ション演算手段にて生じる帯域内信号の誤差の補正を行
うための第１群のフィルタ係数と、ディエンファシス処
理のための周波数特性と前記第２のインターポレーショ
ン演算手段にて生じる帯域内信号の誤差の補正の周波数
特性とを合成して成る特性の第２群のフィルタ係数と、
を備え、ディエンファシス処理を行なわない場合には前
記第１群のフィルタ係数が選択され、ディエンファシス
処理を行なう場合には前記第２群のフィルタ係数が選択
されてフィルタ演算を行なうように構成したことを特徴
とするディジタルフィルタ回路を提供する。

【００２１】また、本発明におけるディエンファシスフ
ィルタのディジタルフィルタ回路は巡回型（ＩＩＲ）の
ディジタルフィルタで構成されている。

【００２２】さらに、本発明においては、ディエンファ
シスフィルタが、第１のインターポレーション演算手段
と第２のインターポレーション演算手段との間に挿入さ
れた構成としてもよい。

【００２３】そして、本発明においては、好ましくは、
第１のインターポレーション演算手段にハーフバンドフ
ィルタが用いられ、第２のインターポレーション演算手
段にはくし型特性のフィルタが用いられる。

【００２４】

【実施例】図面を参照して、本発明の実施例を以下に説
明する。

【００２５】

【実施例】図１は本発明の第１の実施例に係るデジタル
フィルタが実装されるオーバーサンプリング型ＤＡ変換
器（ＤＡＣ）の概略構成を示すブロック図を示してい
る。

【００２６】図１において、第１のインターポレーショ
ンフィルタは２倍にオーバサンプルするハーフバンドフ
ィルタで構成され、第２のインターポレーションフィル
タはリニアインターポレータである。移動平均フィルタ
演算を２回行うフィルタを特にリニアインターポレータ
という。

【００２７】図２は、図１のブロック図におけるディエ
ンファシスフィルタのシグナルフローグラフの一例を示
している。同図に示すように、このディジタルフィルタ
は、分子分母とも一次の巡回型（ＩＩＲ；Infinite Imp
ulse Response）フィルタで構成されている。具体的に
は、フィルタ出力ｙ（ｎ）は次式（３）にて与えられ
る。

【００２８】 ｙ（ｎ）＝ｂ₀ｙ（ｎ−１）＋ｋａ₀ｕ（ｎ）＋ｋａ₁ｕ（ｎ−１） …（３）

【００２９】ここに、ｕ（ｎ）は入力データの現在のサ
ンプル値を表わし、ｕ（ｎ−１）は１サンプル分前の入
力データを、ｙ（ｎ−１）は１サンプル分遅延されたフ
ィルタ出力をそれぞれ表わしている。

【００３０】図３は、図２のディジタルフィルタ回路の
具体的構成を示すブロック図を示している。同図に示す
ように、入力されたデータは乗算回路にてフィルタ係数
が乗じられアキュームレータに累算され上式（３）のフ
ィルタ出力が出力される。

【００３１】図１の回路において、ディエンファシスフ
ィルタ演算の有無の切り換えは、図２のフィルタの係数
k,a0,a1,b0を切り変えることによって行う。図４に切り
換え回路の一例を示す。

【００３２】図４において、k,a0,a1,b0はディエンファ
シスフィルタ演算を行わない場合の係数であり、kD,a0
D,a1D,b0Dはディエンファシスフィルタ演算を行う場合
の係数である。図４に示すように、ディエンファシス選
択信号によりＲＯＭデータの出力信号を選択することに
より係数を切り換えることができる。

【００３３】上述の構成により、ディエンファシス演算
の有無に関係なく、図２のフィルタを動作させることが
できる。これにより、リニアインタポレータで発生する
帯域内の減衰を同時に補正することができる。

【００３４】ディエンファシスフィルタ演算を行わない
場合には、図２のフィルタ回路の係数k,a0,a1,b0とし
て、リニアインタポレータの帯域内の減衰を補正するた
めの周波数特性を有する係数が与えられる。

【００３５】図６に、この場合のディエンファシスフィ
ルタの周波数特性の一例を示す。図６に示すように、帯
域内（ナイキスト周波数内）における高域側において、
リニアインタポレータの帯域内の減衰を補正すべく、フ
ィルタの利得がもち上げられている。

【００３６】またディエンファシスフィルタ演算を行う
場合には、ディエンファシスフィルタの特性とリニアイ
ンタポレータの減衰補正特性の両者を合成して得られる
係数kD,a0D,a1D,b0Dがフィルタ係数に切り換えられフィ
ルタ係数として与えられる。この場合のフィルタの周波
数特性の一例を図７に示す。

【００３７】図７において、点線で示す曲線はリニア
インタポレータにおける減衰の補正フィルタの特性であ
り、点線で示す曲線がディエンファシスフィルタの特
性である。曲線のディエンファシス特性は、帯域内の
高周波領域にて、プリエンファシス処理に対応して定め
られる所定の減衰特性を示している。そして実線で示す
曲線がとを重畳して成る所望のフィルタ特性であ
る。

【００３８】なお、本実施例では、第１のインタポレー
ション回路の前段にディエンファシスフィルタ回路を設
けた構成のオーバーサンプリング型ＤＡ変換器について
説明したが、本発明は、第１のインタポレーション回路
の後段にディエンファシスフィルタ回路を設けた回路構
成についても、同様にして適用できることは勿論であ
る。

【００３９】また、本実施例ではデイジタルフィルタと
して簡易なＩＩＲ型フィルタによる構成を示したが、本
発明はこの構成に限定されず、本発明の原理に準ずる各
種実施態様を含む。

【００４０】

【発明の効果】以上説明したように、本発明は、ＲＯＭ
に予め第２のインタポーレーションフィルタの帯域内の
減衰を補正するための周波数特性の第１群のフィルタ係
数と、ディエンファシス処理と第２のインタポーレータ
フィルタの減衰補正用の特性を合成して成る第２群のフ
ィルタ係数を選択可能に格納しておき、ディエンファシ
スフィルタ演算処理の必要性の有無に応じていずれか一
方の群の係数を用いることにより、専用の補正フィルタ
を付加する必要なく、回路規模の低減を達成している。

【００４１】そして、本発明によれば、第１のインタポ
ーレータフィルタとしてハーフバンドフィルタを利用す
ることができ、回路規模を増加させることなく、帯域内
特性が平坦で安価なステレオ用のオーバサンプリング型
ＤＡ変換器を実現することができる。

【図面の簡単な説明】

【図１】本発明の実施例に係るディジタルフィルタが実
装されたオーバーサンプリング型ＤＡ変換器の構成を示
すブロック図である。

【図２】本発明の実施例に係るディエンファシスフィル
タのシグナルフローグラフの一例である。

【図３】本発明のディジタルフィルタの実施例に係る図
２のフィルタの回路構成を示すブロック図である。

【図４】本発明の実施例に係るディジタルフィルタの係
数の切換え回路の一例である。

【図５】オーバサンプリング型ＤＡ変換器の概略構成を
示すブロック図である。

【図６】補正フィルタの周波数特性の一例である。

【図７】本発明の実施例に係るディエンファシスフィル
タの周波数特性の一例である。

【符号の説明】

１〜４ 乗算回路 ５ 記憶回路 ６，７ 加算回路 k,a0,a1,b0 フィルタ係数 ＤＡＣ ＤＡ変換器

Claims (5)

【特許請求の範囲】
1. 【請求項１】ディエンファシスフィルタと、第１及び第
   ２のインターポレーション演算手段と、ノイズシェーパ
   と、を含み、 前記ディエンファシスフィルタはプレエンファシスされ
   た入力信号をディエンファシス処理し、 前記第１のインターポレーション演算手段は前記ディエ
   ンファシス演算手段の出力を入力しデータレートを上げ
   て出力し、 前記第２のインターポレーション演算手段は前記第１の
   インターポレーション演算手段の出力を入力しデータレ
   ートを更に上げて出力し、該出力は前記ノイズシェーパ
   を介してディジタルアナログ変換器に伝達されるオーバ
   サンプリング型ディジタル・アナログ変換器における前
   記ディエンファシスフィルタを構成するディジタルフィ
   ルタ回路であって、 前記第２のインターポレーション演算手段にて生じる帯
   域内信号の誤差の補正を行うための第１群のフィルタ係
   数と、 ディエンファシス処理のための周波数特性と前記第２の
   インターポレーション演算手段にて生じる帯域内信号の
   誤差の補正の周波数特性とを合成して成る特性の第２群
   のフィルタ係数と、を備え、 ディエンファシス処理を行なわない場合には前記第１群
   のフィルタ係数が選択され、ディエンファシス処理を行
   なう場合には前記第２群のフィルタ係数が選択されてフ
   ィルタ演算を行なうように構成したことを特徴とするデ
   ィジタルフィルタ回路。
2. 【請求項２】前記ディエンファシスフィルタが、前記第
   １のインターポレーション演算手段と前記第２のインタ
   ーポレーション演算手段との間に挿入されたことを特徴
   とするディジタルフィルタ回路。
3. 【請求項３】前記第１のインターポレーション演算手段
   にハーフバンドフィルタを用いた請求項１又は２記載の
   ディジタルフィルタ回路。
4. 【請求項４】前記第２のインターポレーション演算手段
   にくし型特性のフィルタを用いた請求項１又は２記載の
   ディジタルフィルタ回路。
5. 【請求項５】前記ディエンファシスフィルタが巡回型の
   ディジタルフィルタで構成された請求項１又は２記載の
   ディジタルフィルタ回路。