JPH0795705B2 - 予備回線切替制御回路 - Google Patents

予備回線切替制御回路

Info

Publication number
JPH0795705B2
JPH0795705B2 JP3531689A JP3531689A JPH0795705B2 JP H0795705 B2 JPH0795705 B2 JP H0795705B2 JP 3531689 A JP3531689 A JP 3531689A JP 3531689 A JP3531689 A JP 3531689A JP H0795705 B2 JPH0795705 B2 JP H0795705B2
Authority
JP
Japan
Prior art keywords
switching
signal
switching control
channel
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3531689A
Other languages
English (en)
Other versions
JPH02214337A (ja
Inventor
浩之 大出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3531689A priority Critical patent/JPH0795705B2/ja
Publication of JPH02214337A publication Critical patent/JPH02214337A/ja
Publication of JPH0795705B2 publication Critical patent/JPH0795705B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔概 要〕 常用回線と予備回線を有する伝送装置に係り、特に優先
処理を要求する常用回線が異常になった時に予備回線へ
優先して切替えを制御する制御回路に関し、 予備回線が運用状態にある時に優先して予備回線を使用
したい常用回線の異常が後から発生しても優先して予備
回線へ切替えることが出来る予備回線切替制御回路を提
供することを目的とし、 切替制御部から後発で発行される切替情報が他のチャネ
ルへの切替え信号の時は、先発のチャネル切替信号に対
する切戻し信号を切戻し用デコーダで展開した信号でラ
ッチ手段がクリアされた後に限り他のチャネルを予備回
線へ切替え、ラッチ手段へ既に保持している先発のチャ
ネル切替信号より優先処理を要求する信号を優先チャネ
ル切替制御手段で検出した場合、優先チャネル切替制御
手段はラッチ手段に保持している先発のチャネル切替信
号を保留すると共にラッチ手段が保持している信号をク
リアし、後発の該チャネルを予備回線へ切替えるための
切替信号をラッチ手段へ保持し出力するように構成す
る。
〔産業上の利用分野〕
本発明は、常用回線と予備回線を有する伝送装置に係
り、特に優先処理を要求する常用回線が異常になった時
に予備回線へ優先して切替えを制御する制御回路に関す
る。
例えば、n個の常用回線に対して1個の予備回線が準備
されている伝送装置において、n個の常用回線の内1回
線が異常になるとその回線は予備回線に切替えられ、予
備回線を通じて運用される。
この時、一旦予備回線に切替わったものを基の常用回線
に切戻しするためには、現在の制御方法では切戻し命令
が発行されない限りもう1ケの常用回線が異常になり予
備回線への切替え命令が発せられても、その切替えに対
応することが出来ない。
従って、例えば重要回線が異常になり優先処理が必要な
場合でも、予備回線が既に運用状態にある場合は切替え
ることが出来ないことになる。
かかる重要回線が異常になり優先処理が必要な場合は、
その処理の発生が後発であっても優先して切替え処理出
来ることが必要となる。
〔従来の技術〕
第4図は予備回線切替制御回路に対する切替情報の発行
状況を説明する図、第5図は予備回線切替制御回路の従
来例を説明する図、第6図は予備回線切替制御回路の従
来例における切替制御例を説明する図をそれぞれを示
す。
第4図はnチャネル(CH1〜CHn)を常用回線とし、1チ
ャネルを予備回線として設置している伝送装置の構成概
要を示し、これは2つのスイッチ部1,2と切替制御部4
とからなり、 スイッチ部1,2は信号伝送用のn個の常用回線と1つの
予備回線の入力側と出力側に設けられ、その内部には予
備回線切替制御回路3a,3bがそれぞれ実装されている。
一方、切替制御部4は予備回線切替制御回路3a,3bを介
してスイッチ部1,2のオン/オフ及び切替えを同期して
制御すると共に、図示省略した監視・警報盤から当該常
用回線が断線等で使用不能の時に発せられるアラーム
(ALM1〜ALMn)を検出することにより、スイッチ部1,2
内予備回線切替制御回路3a,3bへ切替制御命令を発行す
る。
尚、このアラーム(ALM1〜ALMn)信号は、各常用回線毎
に対応して発行されるアラームである。
スイッチ部1,2内予備回線切替制御回路3a,3bと切替制御
部4とはバスにて接続されており、切替制御部4から予
備回線切替制御回路3a,3bに対する切替制御情報として
は同一内容である。
即ち、切替制御情報としては切替えCHを選択するための
チップセレクト信号と、切替えタイミングを指定するク
ロックCLKと、切替えCHを指定する8ビットのシリアル
コードとからなっている。
このような切替制御情報を受ける予備回線切替制御回路
3a,3bの詳細構成を第5図に示し、その構成はシリアル
/パラレル変換回路31と、デコーダ32と、ラッチ部33
と、論理和回路(以下OR回路と称する)34と、切戻し用
デコーダ35とを具備している。
又、第5図に示すシリアル/パラレル変換回路31は、第
4図に示す切替制御部4から送出されて来る8ビットの
シリアルコードを8ビットのパラレルコードに変換す
るものであり、 デコーダ32は、シリアル/パラレル変換回路31からの8
ビットのパラレルコードをCH対応の切替信号(CH1切替
信号〜CHn切替信号)に展開するものであり、 ラッチ部33は、デコーダ32にて展開されたCH切替信号
(CH1切替信号〜CHn切替信号)をラッチするものであ
り、 OR回路34は、デコーダ32の出力を保持するために出力状
態にあるCH切替信号を論理和しラッチ部33を構成するCH
対応のラッチ回路33(1)〜33(n)へ保持信号とし
てフィードバックするものであり、 切戻し用デコーダ35は、8ビットのシリアルコードが
予備回線への切替えを元に戻すための切戻しコードの
場合それを検出し、ラッチ部33をクリアするための信号
に展開するものである。
次に、切替制御部4から上述の構成をなす各予備回線切
替制御回路3a,3bへ出力されるスイッチ切替情報の詳細
を第6図に示す。
即ち、切替制御部4から出力される8ビットのシリアル
コードとしては、第6図の例1〜例3に示す“000000
01"や“00000010"や“10000000"等で表示したものであ
り、このシリアルコードが出力された後にチップセレ
クト信号が立ち上がり、シリアルコードが指示された
CHを選択し、選択されたCHへの切替えタイミングはクロ
ックCLKにて指定される。
尚、本例のシリアルコードはCH1切替えを“0000000
1"、CH2切替えでしかも後発の場合でも優先処理を要求
するコードを“00000010"、予備回線から常用回線へ戻
すための切戻しコードを“10000000"、CH切替えや切戻
しやCH切替えなしのコード以外の何ら意味を有しないコ
ードを“00000011"とした場合である。
又、図中の切替信号CH1〜CHnは上述のシリアルコード
を第5図に示す予備回線切替制御回路3a,3bで展開して
出力される信号であり、立ち上がりで出力状態を示す。
ここで、第6図の例1はCH1切替えコード“00000001"の
次に何ら意味を有しないコード“00000011"が発行され
た場合であり、 例2はCH1切替えコード“00000001"の次に先発より優先
して切替えを要求する(後着優先を要求する)CH2切替
えコード“00000010"が発行された場合であり、 例3はCH1切替えコード“00000001"の次に切戻し用コー
ド“10000000"が発行された場合である。
次に、保持信号は第5図で説明した通り、出力状態に
あるCH切替信号を保持するためのもので立ち上がりで出
力状態を示す。
尚、今後一般に信号等の出力状態を“H"で示し、非出力
状態又はゼロ状態を“L"で示すものとする。
例えば、何ら異常が発生していない通常状態では、予備
回線切替制御回路3a,3bは切替制御部4から“00000000"
のシリアルコードを受信する。
デコーダ32はこれを展開しても各CH1〜nの切替信号は
いずれも“L"状態となり、従ってこれらをOR回路34で論
理和を取った出力である保持信号も同じく“L"とな
る。
各ラッチ回路33(1)〜33(n)はOR回路34で論理和を
取った出力(クロックに相当する)が“L"の場合、8ビ
ットのパラレルコードをもとにデコーダ32で展開された
CH切替信号はそのまま切替えなしの状態で出力される。
次に、例えばCH1が異常になり、しかも予備回線が未使
用状態の時は、第6図の例1〜例3の左側に示す如くシ
リアルコード“00000001"が予備回線切替制御回路3a,
3bに入力し、これをデコーダ32はCH1切替信号を“H"に
展開して出力する。
尚、この場合既に予備回線が使用されている状態の場合
は、CH1への切替えは対応するラッチ回路33(1)が他
のCH切替信号でクリアされているため不能となる。
次に、CH1切替信号が“H"で出力するとOR回路34の出力
も“H"となり、このOR回路34の出力である保持信号の
立ち上がり時点でラッチ回路33(1)はCH1切替信号を
ラッチし、保持する。
CH1切替信号をラッチ回路33(1)に保持し続けている
間は、他の切替命令コード、例えば第6図例2に示すCH
2の切替えを優先して処理することを指示するコード“0
0000010"や、切替え指示コード,切戻しコード,切替え
なしを示すコード以外で何ら意味を有しない意味のない
コード(第6図の例1の次発の“00000011")が入力し
ても無視し、CH1切替信号を継続して出力することにな
る。
次に、CH1が正常な状態に戻ると予備回線切替制御回路3
a,3bはシリアルコード“10000000"を受け、これを切
戻し用デコーダ35で展開した状態を第6図の例3に示し
ている。
即ち、シリアルコード“10000000"をシリアル/パラ
レル変換回路31でパラレルコードに変換したものを切
戻し用デコーダ35で検出し、これを展開した信号を
“H"にして出力して、これによりラッチ部33内ラッチ回
路33(1)〜33(n)の全てをクリアする。
尚、この時デコーダ32は“L"を展開するため、ラッチ部
33はCH1切替信号がラッチ部33をクリアするまで継続さ
れる。
次に、ラッチ部33内ラッチ回路33(1)がクリアされる
ため、CH1切替信号及びOR回路34の保持信号が“L"に
戻り、予備回線は運用状態が解除されると共に次のCH切
替命令コードが受入可能となる。
尚、第6図の例2はシリアルコード“00000001"の次
に後着優先切替えを要求するCH2切替えコード“0000001
0"が第4図に示す切替制御部4から発行されても、切戻
し用コード“10000000"がその前に展開されてないの
でCH2への切替えが出来ず、従ってCH2切替信号が出力さ
れずCH1切替信号が継続して出力されている状態を示し
ている。
〔発明が解決しようとする課題〕
上述のように第5図に示す予備回線切替制御回路3a,3b
の従来例にあっては、一度切替えて予備回線が運用状態
に入っている場合、切戻し信号で予備回線の運用状態
(“H"状態)をクリアしない限り、他のCHへの切替コー
ドを受けてもそれを無視する。
即ち、例えば優先して予備回線を使用したい常用回線が
異常となっても、その時予備回線が運用状態の場合は切
戻し信号が検出されない限り予備回線に切替えることが
出来ない。
本発明は、予備回線が運用状態にある時に優先して予備
回線を使用したい常用回線の異常が後から発生しても優
先して予備回線へ切替えることが出来る予備回線切替制
御回路を提供することを目的とする。
〔課題を解決するための手段〕
第1図は本発明の予備回線切替制御回路の原理を説明す
る図を示す。
第1図に示す本発明の予備回線切替制御回路3′の原理
図は第5図で説明したデコーダ32と切戻し用デコーダ35
に、ラッチ手段330と、優先チャネル切替制御手段340と
を新たに設け構成しており、 上述のラッチ手段330は、デコーダ32で展開されたチャ
ネル切替信号を保持するものであり、 優先チャネル切替制御手段340は、1つのチャネル切替
信号をラッチ手段330へ保持している間に、次発のチャ
ネル切替を要求する情報として優先切替えを要求するコ
ードを検出した場合、その後発のチャネル切替信号を優
先して切替えるための制御を行うものであり、 かかる手段を具備することにより本課題を解決するため
の手段とする。
〔作 用〕
常用のチャネルから予備のチャネルへの切替えを指示す
る切替制御部4より入力するチャネル切替情報をデコー
ダ32で展開し、これをラッチ手段330へCH切替信号とし
て保持している間に、次発のチャネル切替情報が入力し
ても切戻し用デコーダ35でラッチ手段330をクリアしな
い限り、次発のチャネル切替えは出来ないで先発のCH切
替信号のラッチ手段330への保持が継続される。
一方、次発のチャネル切替情報が先発のチャネル切替信
号より優先処理を要求する後着優先処理信号であれば、
この信号を検出した優先チャネル切替制御手段340は、
ラッチ手段330に保持している現在送出中のCH切替信号
を保留すると共に、ラッチ手段330を先発のCH切替信号
の保持をクリアし、後着優先切替情報対応のCH切替信号
を優先して保持させ送出させる。
そして、後着優先切替処理対応の処理が終了すると、優
先チャネル切替制御手段340は保留している先発のCH切
替信号をラッチ手段330にセットし対応のCH切替信号を
送出する。
以上のような処理を行うことにより、予備回線が運用中
であっても後着優先処理のための信号が検出された場
合、直ちに優先して切替えることが可能となる。
〔実施例〕
以下本発明の要旨を第2図,第3図に示す実施例により
具体的に説明する。
第2図は本発明の予備回線切替制御回路の実施例を説明
する図、第3図は本発明の予備回線切替制御回路の実施
例におけるタイムチャートを説明する図をそれぞれを示
す。尚、全図を通じて同一符号は同一対象物を示す。
第2図に示す本発明の予備回線切替制御回路3c,3dの実
施例は、第1図で説明した予備回線切替制御回路3′を
構成するラッチ手段330としてラッチ部330a、優先チャ
ネル切替制御手段340として優先CH切替制御部340aとか
ら構成した例である。
尚、第2図に示す本実施例は上述の機能ブロック330a,3
40aの他に第5図で説明したのと同様な動作を行うシリ
アル/パラレル変換回路31,デコーダ32及び切戻し用デ
コーダ35を備え構成している。
又、第2図に示す本実施例は、3つの常用回線(CH1〜C
H3で表示)と1つの予備回線を有する場合の実施例であ
り、第3図は上述の実施例において第4図に示す切替制
御部4から指示されるシリアルコード,チップセレク
ト信号及びシリアルコードに基づき予備回線切替制御
回路3c,3dで展開されるCH切替信号の出力状態を3つの
例で示したものである。
又、第3図の例1〜例3は、第6図で説明した例1〜例
3と同一のシリアルコードが第4図に示す切替制御部
4から入力した場合の動作例であり、そのシリアルコー
ドの例も同一のコードを使用している。
次に、第6図中のリセット信号1〜3(D〜F)は、第
2図に示すラッチ部330aを構成するラッチ回路330
(1)〜330(3)の出力を“L"又は“H"にするための
信号である。
第2図に示す本実施例のラッチ部330aは、SR型フリップ
フロップ回路からなる3つのラッチ回路330(1)〜330
(3)からなっている。
尚、上述のリセット信号1〜3(D〜F)は、ラッチ回
路330(1)〜330(3)をなすSR型フリップフロップ回
路のリセット端子Rへ送出されるものであり、デコーダ
32で展開された出力A〜Cはセット端子Sへ送出され
る。
通常、SR型フリップフロップ回路はセット端子Sが
“H",リセット端子Rが“L"の場合、その正出力Qは
“H"を出力し、リセット端子Rが“H",セット端子Sが
“L"の場合、正出力Qは“L"を出力する。
次に、第2図に示す本実施例の優先CH切替制御部340aは
優先CH切替検出部340bと、リセット信号作成部340cとか
らなり、 優先CH切替検出部340bは、優先切替えを要求する出力B
をデコーダ32が“H"に展開すると、これを検出しそれま
で“H"状態にあるCH切替信号を保留するものであり、 リセット信号作成部340cは、デコーダ32で展開された出
力A〜Cの状態及び優先CH切替検出部340bからの信号に
よりラッチ回路330(1)〜330(3)の出力を“L"又は
“H"にするための信号D〜F(リセット信号1〜3)を
作成し出力するものである。
デコーダ32でシリアルコードをシリアル/パラレル変
換回路31でパラレルコードに変換したものから各CH対応
の切替えを要求するコードやCH対応の切替えを要求しな
いコード以外の意味のないコード“00000011"を検出す
ると、それまでのCH切替信号を継続するようにその出力
A〜Cを展開する。
一方、シリアルコードが第3図の例1〜例3に示すよ
うにCH1を予備回線に切替えるコード“00000001"の場合
は、デコーダ32でCH1切替信号に展開してその出力Aを
“H"とする。
そして、チップセレクト信号が“H"になった時点でCH1
の切替えを選択すべくCH1切替信号を(出力Aに相当)
をラッチ回路330(1)にラッチし、出力する。
この時、リセット信号作成部340cはラッチ回路330
(1)以外のラッチ回路330(2),330(3)の出力を
出力Aの立ち上げ時点に“L"にリセットするための信号
E,Fを作成する。
但し、コード“00000001"の前に、ラッチ部330aで例え
ばCH3切替信号をラッチしている時は、デコーダ32の出
力Cの“H"により、リセット信号作成部340cの出力D,E
が“H"となり、当該ラッチ回路330(1),330(2)を
リセットするため、CH1切替信号をラッチ回路330(1)
へ保持することが出来ない。
尚、本実施例では予め定義されている切戻し用コード
“10000000"が入力し、これを切戻し用デコーダ35が検
出した場合は、切戻し用デコーダ35で展開される信号
がラッチ回路330(1)〜330(3)の全てを同時にクリ
アする。クリアした後の処理は第5図で説明したのと同
様な処理が行われる。
又、この時のタイムチャートは第3図の例3に示す通
り、出力状態にあるCH1切替信号がクリアされ“H"から
“L"となり、リセット信号2,3(出力E,F)も“L"とな
る。
次に、予備回線切替制御回路3c,3dに入力した切替情報
が第3図の例1の次発目として発行されている各CH対応
の切替えを要求するコードやCH対応の切替えを要求しな
いコード以外の何ら意味を有しないコード“00000011"
の時は、デコーダ32の出力A〜Cは“L"となって出力さ
れる。
そのため、ラッチ回路330(1)に保持しているそれま
でのCH1切替信号の送出が継続される。
尚、この時リセット信号作成部340cの出力E,Fは“H"と
なり、ラッチ回路330(2),330(3)へリセットされ
るため、ラッチ回路330(2),330(3)の出力には
“L"が保持される。
次に、例えば第3図の例2の如くCH1切替信号が出力し
ている状態で予め定義されている後発であっても優先処
理を要求する情報である後着優先コード“00000010"が
入力すると、これをシリアル/パラレル変換回路31で変
換しデコーダ32で展開した結果が出力Bを“H"とする。
この出力Bが“H"となったことを優先CH切替検出部340b
が検出すると、出力中のCH1切替信号を内部に保留する
と共に、このデコーダ32の出力Bの“H"をリセット信号
作成部340cへ引き込み、優先CH切替検出部340bからの信
号を基にしてリセット信号1,3(出力D,F)を“H"にして
対応するラッチ回路330(1)及び330(3)をリセット
する。
一方、ラッチ回路330(2)へは出力Bの“H"をCH2切替
信号として保持させ、このCH2切替信号を出力する。
次に、優先処理要求のCH2切替処理が終了するとデコー
ダ32の出力Bが“L"になることによりCH2切替信号が
“L"となる。
このCH2切替信号を監視していた優先CH切替検出部340b
は、保持し保留しているCH1切替信号を“H"にするため
の信号Dをリセット信号作成部340cで作成し、これにて
ラッチ回路330(1)の出力が“H"になるようにリセッ
トし、CH1切替信号を再度出力する。
上述の如く、本発明の実施例は第3図例1〜例3でも示
すように、後発優先処理の要求があった場合、切戻し信
号がなくとも運用中のCH切替信号を保留して、後発優先
処理の要求に即時に対応することが可能となる。
〔発明の効果〕
以上のような本発明によれば、予備回線が運用中であっ
ても後着優先切替コードが入力すると、即時に後着優先
切替コード対応の常用回線を予備回線に切替えることが
出来る予備回線切替制御回路を提供することが出来る。
【図面の簡単な説明】
第1図は本発明の予備回線切替制御回路の原理を説明す
る図、 第2図は本発明の予備回線切替制御回路の実施例を説明
する図、 第3図は本発明の予備回線切替制御回路の実施例におけ
るタイムチャートを説明する図、 第4図は予備回線切替制御回路に対する切替情報の発行
状況を説明する図、 第5図は予備回線切替制御回路の従来例を説明する図、 第6図は予備回線切替制御回路の切替制御例を説明する
図、 をそれぞれ示す。 図において、 1,2はスイッチ部、 3a〜3d,3′は予備回線切替制御回路、 4は切替制御部、 31はシリアル/パラレル変換回路、 32はデコーダ、33,330aはラッチ部、 33(1)〜33(n),330(1)〜330(3)はラッチ回
路、 34はOR回路、 35は切戻し用デコーダ、330はラッチ手段、 340は優先チャネル切替制御手段、 340aは優先CH切替制御部、 340bは優先CH切替検出部、 340cはリセット信号作成部、 をそれぞれ示す。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数の常用回線のうち使用不能回線を検出
    し、予備回線へ切替えるための情報を発行する切替制御
    部(4)と、 前記切替制御部(4)からの切替情報を受けて前記予備
    回線へ切替えるための信号を展開するデコーダ(32)
    と、前記予備回線を当該常用回線に切戻すための信号を
    検出する切戻し用デコーダ(35)を有する予備回線切替
    制御回路(3′)を備えてなる伝送装置において、 前記デコーダ(32)で展開されたチャネル切替信号を保
    持するラッチ手段(330)と、 前記デコーダ(32)で展開した後発の信号から、先発の
    信号より優先切替えを要求する信号を検出した場合、そ
    の後発のチャネル切替信号を優先して切替えるための制
    御を行う優先チャネル切替制御手段(340)とを設け、 前記切替制御部(4)から後発で発行される切替情報が
    他のチャネルへの切替信号の時は、前記切替制御部
    (4)から先発のチャネル切替信号に対する切戻し信号
    を前記切戻し用デコーダ(35)で展開した信号で前記ラ
    ッチ手段(330)がクリアされた後に限り他のチャネル
    を前記予備回線へ切替え、 前記ラッチ手段(330)へ既に保持している先発のチャ
    ネル切替信号より優先処理を要求する信号を前記優先チ
    ャネル切替制御手段(340)で検出した場合、前記優先
    チャネル切替制御手段(340)は前記ラッチ手段(330)
    に保持している先発のチャネル切替信号を保留すると共
    に前記ラッチ手段(330)が保持している信号をクリア
    し、後発の該チャネルを前記予備回線へ切替えるための
    切替信号を前記ラッチ手段(330)へ保持し出力するこ
    とを特徴とする予備回線切替制御回路。
JP3531689A 1989-02-15 1989-02-15 予備回線切替制御回路 Expired - Lifetime JPH0795705B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3531689A JPH0795705B2 (ja) 1989-02-15 1989-02-15 予備回線切替制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3531689A JPH0795705B2 (ja) 1989-02-15 1989-02-15 予備回線切替制御回路

Publications (2)

Publication Number Publication Date
JPH02214337A JPH02214337A (ja) 1990-08-27
JPH0795705B2 true JPH0795705B2 (ja) 1995-10-11

Family

ID=12438403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3531689A Expired - Lifetime JPH0795705B2 (ja) 1989-02-15 1989-02-15 予備回線切替制御回路

Country Status (1)

Country Link
JP (1) JPH0795705B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940009774B1 (ko) * 1992-02-29 1994-10-17 삼성전자 주식회사 케이블 단선 자동검출 절환장치 및 방법
JP2012205184A (ja) * 2011-03-28 2012-10-22 Azbil Corp 超音波センサ、超音波センサの異常診断方法および超音波センサの異常回復方法

Also Published As

Publication number Publication date
JPH02214337A (ja) 1990-08-27

Similar Documents

Publication Publication Date Title
US4095267A (en) Clock pulse control system for microcomputer systems
JPH0795705B2 (ja) 予備回線切替制御回路
JP2845868B2 (ja) エラーマスタ検出装置
JP3027447B2 (ja) オンライン情報制御方式
JPS6327741B2 (ja)
JP3429844B2 (ja) モード切り替えインタフェース回路
JP2894395B2 (ja) 映像信号切替装置
JPH0740229B2 (ja) 割り込み入力信号制御方式
SU1315982A1 (ru) Устройство тестового контрол цифровых блоков
JPH02230356A (ja) 情報処理装置のバス拡張装置
JPH0675653A (ja) 計算機冗長制御方式
JPH02140852A (ja) Dma転送制御装置
JPH04369064A (ja) 割込処理制御方法及びその装置
JPH052501A (ja) 現用予備切替えタイミング制御装置
JP3248698B2 (ja) Pwm信号生成装置
SU1269141A1 (ru) Устройство дл контрол логических блоков
JP3210598B2 (ja) 印刷制御装置および印刷制御方法
JPS60185444A (ja) ステ−タス信号検出方式
JPH064240A (ja) プリンタ装置制御方式
JPH05243933A (ja) クロック信号切り替え装置
JPS61289749A (ja) シリアルデ−タ転送装置
JPH02260731A (ja) 電子計算機と端末装置との同期化方式
JPH07122837B2 (ja) クロック切り替え制御方式
JPH053016B2 (ja)
JPH0786798B2 (ja) ワイヤレス情報伝達システム