JPH07122837B2 - クロック切り替え制御方式 - Google Patents
クロック切り替え制御方式Info
- Publication number
- JPH07122837B2 JPH07122837B2 JP28288088A JP28288088A JPH07122837B2 JP H07122837 B2 JPH07122837 B2 JP H07122837B2 JP 28288088 A JP28288088 A JP 28288088A JP 28288088 A JP28288088 A JP 28288088A JP H07122837 B2 JPH07122837 B2 JP H07122837B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- switching
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔概要〕 クロックの切り替え時における論理ヒゲの発生を防止し
たクロック切り替え制御方式に関し、 複数のクロックをを切り替えて出力する際に出力クロッ
ク信号に論理ヒゲを発生せず、出力クロック信号を供給
されるシステムにおいて誤動作を生じないようにするこ
とを目的とし、 自系／他系の外部クロックから一のクロックを選択し出
力するクロック切り替え制御方式において、 ライト信号と同期したデータ信号または外部クロックの
状態変化を通知するアラーム信号のレベルにより自系外
部クロックを選択する様指示する制御信号を出力する自
系制御信号発生手段および他系外部クロックを選択する
様指示する制御信号を出力する他系制御信号発生手段を
もち、 出力中の外部クロックと他の外部クロックとが同時にロ
ーレベルとなる期間を検出し当該期間を通知する信号を
出力する同期化クロック発生手段をもち、 自系または他系制御信号発生手段より出力された信号お
よび同期化クロック発生手段より出力された信号をうけ
クロック切り替え手段に切り替え信号を出力する自系ま
たは他系切り替え同期手段をもつことを特徴とするクロ
ック切り替え制御方式としての構成を有する。
たクロック切り替え制御方式に関し、 複数のクロックをを切り替えて出力する際に出力クロッ
ク信号に論理ヒゲを発生せず、出力クロック信号を供給
されるシステムにおいて誤動作を生じないようにするこ
とを目的とし、 自系／他系の外部クロックから一のクロックを選択し出
力するクロック切り替え制御方式において、 ライト信号と同期したデータ信号または外部クロックの
状態変化を通知するアラーム信号のレベルにより自系外
部クロックを選択する様指示する制御信号を出力する自
系制御信号発生手段および他系外部クロックを選択する
様指示する制御信号を出力する他系制御信号発生手段を
もち、 出力中の外部クロックと他の外部クロックとが同時にロ
ーレベルとなる期間を検出し当該期間を通知する信号を
出力する同期化クロック発生手段をもち、 自系または他系制御信号発生手段より出力された信号お
よび同期化クロック発生手段より出力された信号をうけ
クロック切り替え手段に切り替え信号を出力する自系ま
たは他系切り替え同期手段をもつことを特徴とするクロ
ック切り替え制御方式としての構成を有する。
本発明はクロックの切り替え時における論理ヒゲの発生
を防止するための、クロック切り替え制御方式に関する
ものである。
を防止するための、クロック切り替え制御方式に関する
ものである。
データ通信には信頼性が要求されるため、各装置を二重
化構成とする傾向にあるが、このような二重化された系
とインタフェースするための装置における時計回路等
は、複数の外部クロック信号から選択した１種類のクロ
ック信号によって動作させるようにし、クロック信号線
のケーブル断等によって使用中の外部クロック信号が断
になったときは、直ちに他の外部クロック信号を切り替
えて選択して動作させることによって、時計回路におけ
る停止状態の発生を防止するようにされる。
化構成とする傾向にあるが、このような二重化された系
とインタフェースするための装置における時計回路等
は、複数の外部クロック信号から選択した１種類のクロ
ック信号によって動作させるようにし、クロック信号線
のケーブル断等によって使用中の外部クロック信号が断
になったときは、直ちに他の外部クロック信号を切り替
えて選択して動作させることによって、時計回路におけ
る停止状態の発生を防止するようにされる。
このようなクロックの切り替え制御方式は、切り替え時
に出力クロック信号に論理ヒゲを発生しないものである
ことが要望される。
に出力クロック信号に論理ヒゲを発生しないものである
ことが要望される。
第４図は従来のクロック切り替え制御方式を示したもの
である。第４図においては２系統の外部クロック信号か
ら選択を行って一のクロック信号を出力する場合を示
し、出力中の外部クロック信号およびこれに関する制御
用の信号に自系を付して示し、出力していない外部クロ
ック信号およびこれに関する制御用の信号に他系を付し
て示している。11は切り替え回路であってアンド回路11
1,112.オア回路113から構成されている。12はクロック
切り替え用の選択信号を発生するクロック切り替え制御
回路、13はシステムの時計回路、14はクロック切り替え
制御回路12および時計回路13の動作を制御するための制
御部である。
である。第４図においては２系統の外部クロック信号か
ら選択を行って一のクロック信号を出力する場合を示
し、出力中の外部クロック信号およびこれに関する制御
用の信号に自系を付して示し、出力していない外部クロ
ック信号およびこれに関する制御用の信号に他系を付し
て示している。11は切り替え回路であってアンド回路11
1,112.オア回路113から構成されている。12はクロック
切り替え用の選択信号を発生するクロック切り替え制御
回路、13はシステムの時計回路、14はクロック切り替え
制御回路12および時計回路13の動作を制御するための制
御部である。
切り替え回路11はクロック切り替え制御回路12から与え
られる選択信号に応じて、自系外部クロック信号と他系
外部クロック信号とのいずれかを選択して時計回路13に
供給し、時計回路13はこれによって動作する。
られる選択信号に応じて、自系外部クロック信号と他系
外部クロック信号とのいずれかを選択して時計回路13に
供給し、時計回路13はこれによって動作する。
制御部14は、自系アラーム信号または他系アラーム信号
がクロック切り替え制御回路12を介して与えられたと
き、それが現在使用中のクロック信号に関するものであ
ったときは外部クロック信号の切り替えを実行すべきこ
とを判断して、クロック切り替え動作開始信号をクロッ
ク切り替え制御回路12に出力し、これによってクロック
切り替え制御回路12は切り替え回路11に対して選択信号
を出力して、使用中の外部クロック信号から他の外部ク
ロック信号に切り替えさせる。
がクロック切り替え制御回路12を介して与えられたと
き、それが現在使用中のクロック信号に関するものであ
ったときは外部クロック信号の切り替えを実行すべきこ
とを判断して、クロック切り替え動作開始信号をクロッ
ク切り替え制御回路12に出力し、これによってクロック
切り替え制御回路12は切り替え回路11に対して選択信号
を出力して、使用中の外部クロック信号から他の外部ク
ロック信号に切り替えさせる。
従来のクロック切り替え制御方式においては、自系アラ
ーム信号または他系アラーム信号が発生した場合に、自
系外部クロック信号および他系クロック信号の状態を認
識することなく直ちに外部クロック信号の切り替えを行
い、選択されたクロック信号をシステム（時計回路等）
に供給して動作させるように構成されていた。
ーム信号または他系アラーム信号が発生した場合に、自
系外部クロック信号および他系クロック信号の状態を認
識することなく直ちに外部クロック信号の切り替えを行
い、選択されたクロック信号をシステム（時計回路等）
に供給して動作させるように構成されていた。
しかしながら切り替え回路11において複数のクロック信
号を切り替える際に、出力されるクロック信号に論理ヒ
ゲを発生することがあるが、このようなクロック信号が
システム（時計回路等）に供給されると、誤動作を発生
するという問題がある。
号を切り替える際に、出力されるクロック信号に論理ヒ
ゲを発生することがあるが、このようなクロック信号が
システム（時計回路等）に供給されると、誤動作を発生
するという問題がある。
本発明はこのような従来技術の問題点を解決しようとす
るものであって、複数のクロック信号を切り替えて出力
する際に出力クロック信号に論理ヒゲを発生することが
なく、従って出力クロック信号を供給されるシステム
（時計回路等）において誤動作を生じるおそれのないク
ロック切り替え制御方式を提供することを目的としてい
る。
るものであって、複数のクロック信号を切り替えて出力
する際に出力クロック信号に論理ヒゲを発生することが
なく、従って出力クロック信号を供給されるシステム
（時計回路等）において誤動作を生じるおそれのないク
ロック切り替え制御方式を提供することを目的としてい
る。
本発明は第１図にその原理的構成を示すように、複数の
外部クロック信号から一のクロック信号を選択して出力
し、該出力中の外部クロック信号に対応する制御信号の
入力によって他の外部クロック信号を選択して出力する
クロック切り替え制御方式において、同期化クロック発
生手段１と、切り替え同期手段２と、クロック切り替え
手段３とを備えたものである。ここで 同期化クロック発生手段１は、出力中の外部クロック信
号と他の外部クロック信号とが同時にローレベルとなる
期間を検出して出力を発生するものである。
外部クロック信号から一のクロック信号を選択して出力
し、該出力中の外部クロック信号に対応する制御信号の
入力によって他の外部クロック信号を選択して出力する
クロック切り替え制御方式において、同期化クロック発
生手段１と、切り替え同期手段２と、クロック切り替え
手段３とを備えたものである。ここで 同期化クロック発生手段１は、出力中の外部クロック信
号と他の外部クロック信号とが同時にローレベルとなる
期間を検出して出力を発生するものである。
切り替え同期手段２は、出力中の外部クロック信号に対
応する制御信号の発生時、同期化クロック発生手段１の
出力に同期して選択信号を発生するものである。
応する制御信号の発生時、同期化クロック発生手段１の
出力に同期して選択信号を発生するものである。
クロック切り替え手段３は、切り替え同期手段２からの
選択信号に応じて出力中の外部クロック信号に代えて他
の外部クロック信号を選択して出力するものである。
選択信号に応じて出力中の外部クロック信号に代えて他
の外部クロック信号を選択して出力するものである。
従って、本発明の構成は以下に示す通りである。即ち、
本発明は、自系／他系の外部クロックから一のクロック
を選択し出力するクロック切り替え制御方式において、 ライト信号と同期したデータ信号または外部クロックの
状態変化を通知するアラーム信号のレベルにより自系外
部クロックを選択する様指示する制御信号を出力する自
系制御信号発生手段および他系外部クロックを選択する
様指示する制御信号を出力する他系制御信号発生手段を
もち、 出力中の外部クロックと他の外部クロックとが同時にロ
ーレベルとなる期間を検出し当該期間を通知する信号を
出力する同期化クロック発生手段をもち、 自系または他系制御信号発生手段より出力された信号お
よび同期化クロック発生手段より出力された信号をうけ
クロック切り替え手段に切り替え信号を出力する自系ま
たは他系切り替え同期手段をもつことを特徴とするクロ
ック切り替え制御方式としての構成を有する。
本発明は、自系／他系の外部クロックから一のクロック
を選択し出力するクロック切り替え制御方式において、 ライト信号と同期したデータ信号または外部クロックの
状態変化を通知するアラーム信号のレベルにより自系外
部クロックを選択する様指示する制御信号を出力する自
系制御信号発生手段および他系外部クロックを選択する
様指示する制御信号を出力する他系制御信号発生手段を
もち、 出力中の外部クロックと他の外部クロックとが同時にロ
ーレベルとなる期間を検出し当該期間を通知する信号を
出力する同期化クロック発生手段をもち、 自系または他系制御信号発生手段より出力された信号お
よび同期化クロック発生手段より出力された信号をうけ
クロック切り替え手段に切り替え信号を出力する自系ま
たは他系切り替え同期手段をもつことを特徴とするクロ
ック切り替え制御方式としての構成を有する。
同期化クロック発生手段１においては、出力中の外部ク
ロック信号（自系外部クロック信号）と出力中でない外
部クロック信号（他系外部クロック信号）とが同時にロ
ーレベルとなる期間を検出して出力を発生する。
ロック信号（自系外部クロック信号）と出力中でない外
部クロック信号（他系外部クロック信号）とが同時にロ
ーレベルとなる期間を検出して出力を発生する。
そして出力中の外部クロック信号に対する制御信号が発
生したとき、対応する切り替え同期手段２において同期
化クロック発生手段１の出力に同期して、クロック切り
替え用の選択信号を発生する。
生したとき、対応する切り替え同期手段２において同期
化クロック発生手段１の出力に同期して、クロック切り
替え用の選択信号を発生する。
クロック切り替え手段３においては、切り替え同期手段
２からの選択信号に応じて出力中の外部クロック信号に
代えて他の外部クロック信号を選択して出力するように
切り替え動作を行う。
２からの選択信号に応じて出力中の外部クロック信号に
代えて他の外部クロック信号を選択して出力するように
切り替え動作を行う。
このように複数の外部クロック信号から一のクロック信
号を選択して出力し、この出力中の外部クロック信号に
対応する制御信号の入力によって他の外部クロック信号
を選択して出力する際に、出力中の外部クロック信号と
出力されない外部クロック信号との状態を監視して、両
外部クロック信号がローレベルの期間に切り替え動作を
行うようにしたので、切り替え時出力クロック信号に論
理ヒゲを生じることが防止される。
号を選択して出力し、この出力中の外部クロック信号に
対応する制御信号の入力によって他の外部クロック信号
を選択して出力する際に、出力中の外部クロック信号と
出力されない外部クロック信号との状態を監視して、両
外部クロック信号がローレベルの期間に切り替え動作を
行うようにしたので、切り替え時出力クロック信号に論
理ヒゲを生じることが防止される。
第２図は本発明の一実施例としてのクロック切り替え制
御方式のブロック図を示したものであって、第１図にお
ける対応する部分を同じ番号によって示し、2Aは自系切
り替え同期回路、2Bは他系切り替え同期回路、8Aは自系
制御信号発生部、8Bは他系制御信号発生部である。同期
化クロック発生回路１において、11〜14はアンド回路、
15はオア回路である。自系切り替え同期回路2A,他系切
り替え同期回路2Bにおいて、21〜23はレジスタ、24はイ
ンバータである。クロック切り替え回路３において、31
〜34はアンド回路、35はオア回路である。自系制御信号
発生部8A,他系制御信号発生部8Bにおいて81,82はオア回
路、83はアンド回路である。
御方式のブロック図を示したものであって、第１図にお
ける対応する部分を同じ番号によって示し、2Aは自系切
り替え同期回路、2Bは他系切り替え同期回路、8Aは自系
制御信号発生部、8Bは他系制御信号発生部である。同期
化クロック発生回路１において、11〜14はアンド回路、
15はオア回路である。自系切り替え同期回路2A,他系切
り替え同期回路2Bにおいて、21〜23はレジスタ、24はイ
ンバータである。クロック切り替え回路３において、31
〜34はアンド回路、35はオア回路である。自系制御信号
発生部8A,他系制御信号発生部8Bにおいて81,82はオア回
路、83はアンド回路である。
また第３図は第２図の実施例における各部信号を示すタ
イムチャートであって、は内部クロック信号、は内
部クロック信号に同期したシステムクロックであるＩ
相クロック信号、は自系外部クロック信号、は他系
外部クロック信号、は自系アラーム信号、は同期化
クロック発生回路１の出力信号、はレジスタ21のＱ出
力、はレジスタ22のＱ出力、はレジスタ23のＱ出
力、はクロック切り替え回路３の出力クロック信号で
ある。
イムチャートであって、は内部クロック信号、は内
部クロック信号に同期したシステムクロックであるＩ
相クロック信号、は自系外部クロック信号、は他系
外部クロック信号、は自系アラーム信号、は同期化
クロック発生回路１の出力信号、はレジスタ21のＱ出
力、はレジスタ22のＱ出力、はレジスタ23のＱ出
力、はクロック切り替え回路３の出力クロック信号で
ある。
同期化クロック発生回路１においては、常時はアンド回
路13,14およびオア回路15によって、自系外部クロック
信号と他系外部クロック信号がともにローレベルに
なる期間に対応して、出力信号を発生している。
路13,14およびオア回路15によって、自系外部クロック
信号と他系外部クロック信号がともにローレベルに
なる期間に対応して、出力信号を発生している。
クロック切り替え回路３の出力クロック信号を、自系
外部クロック信号から他系外部クロック信号に切り
替えるべき事態が発生した場合には、自系制御信号発生
部8Aにおいて自系アラーム信号がハイレベルになる。
外部クロック信号から他系外部クロック信号に切り
替えるべき事態が発生した場合には、自系制御信号発生
部8Aにおいて自系アラーム信号がハイレベルになる。
これによって自系切り替え同期回路2Aにおいて、オア回
路82を経てデータ入力Ｄが与えられ、オア回路81,アン
ド回路83を経てクロック入力CKが与えられることによっ
て、Ｉ相クロック信号に同期してレジスタ21に読み込
まれて出力信号を生じ、出力信号はインバータ２を
経て与えられる内部クロック信号に同期してレジスタ
22に読み込まれることによって出力信号を生じ、出力
信号は同期化クロック発生回路１の出力信号に同期
してレジスタ23に読み込まれることによって出力信号
を生じる。
路82を経てデータ入力Ｄが与えられ、オア回路81,アン
ド回路83を経てクロック入力CKが与えられることによっ
て、Ｉ相クロック信号に同期してレジスタ21に読み込
まれて出力信号を生じ、出力信号はインバータ２を
経て与えられる内部クロック信号に同期してレジスタ
22に読み込まれることによって出力信号を生じ、出力
信号は同期化クロック発生回路１の出力信号に同期
してレジスタ23に読み込まれることによって出力信号
を生じる。
クロック切り替え回路３において、アンド回路31,32は
他系切り替え同期回路2Bにおいてレジスタ23から出力信
号を発生していないことを条件に、アンド回路34をオン
にする。これによって他系外部クロック信号が出力ク
ロック信号としてオア回路35を経て出力される。
他系切り替え同期回路2Bにおいてレジスタ23から出力信
号を発生していないことを条件に、アンド回路34をオン
にする。これによって他系外部クロック信号が出力ク
ロック信号としてオア回路35を経て出力される。
出力クロック信号の切り替えはソフトウエアによって
も行うことができる。この場合は自系制御信号発生部8A
においてライト信号とデータとを与えることによって、
オア信号81,82,アンド回路83を経て同様にレジスタ21に
読み込みが行われ、以下上述の説明と同様にして出力ク
ロック信号の切り替えが行われる。
も行うことができる。この場合は自系制御信号発生部8A
においてライト信号とデータとを与えることによって、
オア信号81,82,アンド回路83を経て同様にレジスタ21に
読み込みが行われ、以下上述の説明と同様にして出力ク
ロック信号の切り替えが行われる。
以上説明したように本発明によれば、複数の外部クロッ
ク信号から選択して出力クロック信号を発生する際に、
出力中の外部クロック信号と出力されない外部クロック
信号との状態を監視して、両外部クロック信号がともに
ローレベルの期間に切り替え動作を行うようにしたの
で、切り替え時出力クロック信号に論理ヒゲを生じるこ
とがなく、従って出力クロック信号を供給されて動作す
るシステム（時計回路等）における誤動作を防止するこ
とができる。
ク信号から選択して出力クロック信号を発生する際に、
出力中の外部クロック信号と出力されない外部クロック
信号との状態を監視して、両外部クロック信号がともに
ローレベルの期間に切り替え動作を行うようにしたの
で、切り替え時出力クロック信号に論理ヒゲを生じるこ
とがなく、従って出力クロック信号を供給されて動作す
るシステム（時計回路等）における誤動作を防止するこ
とができる。
第１図は本発明のクロック切り替え制御方式の原理的構
成を示す図、 第２図は本発明の一実施例としてのクロック切り替え制
御方式のブロック構成を示す図、 第３図は第２図の実施例における各部信号を示すタイム
チャート図、 第４図は従来のクロック切り替え制御方式を示す図であ
る。 １……同期化クロック発生回路（手段） 11〜14,31〜34,83,111,112……アンド回路 15,35,81,82,113……オア回路 ２……切り替え同期手段 2A……自系切り替え同期回路 2B……他系切り替え同期回路 21〜23……レジスタ 24……インバータ ３……クロック切り替え回路（手段） 8A……自系制御信号発生部 8B……他系制御信号発生部 11……切り替え回路 12……クロック切り替え制御回路 13……時計回路 14……制御部
成を示す図、 第２図は本発明の一実施例としてのクロック切り替え制
御方式のブロック構成を示す図、 第３図は第２図の実施例における各部信号を示すタイム
チャート図、 第４図は従来のクロック切り替え制御方式を示す図であ
る。 １……同期化クロック発生回路（手段） 11〜14,31〜34,83,111,112……アンド回路 15,35,81,82,113……オア回路 ２……切り替え同期手段 2A……自系切り替え同期回路 2B……他系切り替え同期回路 21〜23……レジスタ 24……インバータ ３……クロック切り替え回路（手段） 8A……自系制御信号発生部 8B……他系制御信号発生部 11……切り替え回路 12……クロック切り替え制御回路 13……時計回路 14……制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 河原 正一 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (72)発明者 中野 連利 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (72)発明者 濱村 達司 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (72)発明者 川俣 重明 神奈川県横浜市港北区新横浜３丁目９番18 号 富士通第一通信ソフトウエア株式会社 内 (56)参考文献 特開 昭63−245510（ＪＰ，Ａ) 特開 昭59−231668（ＪＰ，Ａ) 特開 昭56−122297（ＪＰ，Ａ)
Claims (1)
- 【請求項１】自系／他系の外部クロックから一のクロッ
クを選択し出力するクロック切り替え制御方式におい
て、 ライト信号と同期したデータ信号または外部クロックの
状態変化を通知するアラーム信号のレベルにより自系外
部クロックを選択する様指示する制御信号を出力する自
系制御信号発生手段および他系外部クロックを選択する
様指示する制御信号を出力する他系制御信号発生手段を
もち、 出力中の外部クロックと他の外部クロックとが同時にロ
ーレベルとなる期間を検出し当該期間を通知する信号を
出力する同期化クロック発生手段をもち、 自系または他系制御信号発生手段より出力された信号お
よび同期化クロック発生手段より出力された信号をうけ
クロック切り替え手段に切り替え信号を出力する自系ま
たは他系切り替え同期手段をもつことを特徴とするクロ
ック切り替え制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28288088A JPH07122837B2 (ja) | 1988-11-09 | 1988-11-09 | クロック切り替え制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28288088A JPH07122837B2 (ja) | 1988-11-09 | 1988-11-09 | クロック切り替え制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02128208A JPH02128208A (ja) | 1990-05-16 |
| JPH07122837B2 true JPH07122837B2 (ja) | 1995-12-25 |
Family
ID=17658282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28288088A Expired - Lifetime JPH07122837B2 (ja) | 1988-11-09 | 1988-11-09 | クロック切り替え制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122837B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0496506B1 (en) | 1991-01-25 | 2000-09-20 | Hitachi, Ltd. | Fault tolerant computer system incorporating processing units which have at least three processors |
-
1988
- 1988-11-09 JP JP28288088A patent/JPH07122837B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02128208A (ja) | 1990-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920540A (en) | Fault-tolerant digital timing apparatus and method | |
| US5357491A (en) | Clock selection control device | |
| JPH02128208A (ja) | クロック切り替え制御方式 | |
| JPH0616277B2 (ja) | 事象配分・結合装置 | |
| JPH1168529A (ja) | クロック切替装置およびクロック切替方法 | |
| KR200243775Y1 (ko) | 망동기블록에서의상태정보블록킹회로 | |
| JPH06232739A (ja) | クロック冗長化方式 | |
| JP2710682B2 (ja) | クロック切替回路 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JPH0653943A (ja) | カード切替回路 | |
| SU1508214A1 (ru) | Резервируемое устройство | |
| JP3323977B2 (ja) | 信号切替回路 | |
| JP2670105B2 (ja) | データ発生装置 | |
| KR19980050372A (ko) | 데이타 전송 동기용 클럭 발생장치 | |
| JP4192581B2 (ja) | クロック切替装置 | |
| JPH0720170B2 (ja) | インタ−フェ−ス装置 | |
| JP2720527B2 (ja) | 二重化制御回路 | |
| JPH05130087A (ja) | データ切替装置 | |
| JPS6247723A (ja) | 同期回路における切換方式 | |
| JP2701741B2 (ja) | 二重化・一重化切替方式 | |
| JPH0662481A (ja) | ディジタル交換機の同期信号発生回路 | |
| JP3181485B2 (ja) | 通信装置の監視システム | |
| JPH05183971A (ja) | システムクロック装置 | |
| JPS5858856B2 (ja) | 発振装置 | |
| JPS60140946A (ja) | クロツク選択方式 |