JPH0795747B2 - データ伝送装置 - Google Patents

Description

【発明の詳細な説明】 発明の属する技術分野 本発明は、ループ状データ伝送システムにおけるループ
切替を行うデータ伝送装置に関する。

従来技術 ループ状データ伝送システムにおいては伝送路の障害を
考慮して、逆方向の信号が伝達される２本の伝送路が設
置されることがある。一般に一方の伝送路のみが使用さ
れており、使用中の伝送路の障害に応答して、他方の伝
送路が使用される。従来、この種のループ切替は「マス
タ制御局」、「センタステーション」などと呼ばれ、ク
ロック信号断の識別に応答して、特別なコマンドを待機
系を通じてマスタ局に送り、マスタ局が別に配線した回
線により、各局の切替等の特別な制御装置の制御の下に
行われてきている。このような方式では、その特別な制
御装置における障害の発生が致命的な障害に発展する可
能性があるとともに、特別な回線が余分にいるという欠
点がある。

また、別の方式では、マスタ制御局がループ状伝送路の
異常を検出すると自分から順番にフレーム転送すること
により、復旧するようにしている。しかし、マスタ制御
局がダウンした場合には全く役に立たない欠点がある。

発明の目的 本発明の目的は、あるデータ伝送装置間で運用系の伝送
路に障害が発生または運用系と待機系の両方の伝送路に
障害が発生したとき、自動的にループを再構成し、ルー
プ状伝送路のどの区間で障害が発生したかを検出できる
ようにしたデータ伝送装置を提供することにある。

発明の構成 本発明の装置は、運用系および待機系を有する一対のル
ープ状伝送路と、この伝送路に接続された複数台のデー
タ伝送装置とを備えたデータ伝送システムにおいて、 運用系ループ状伝送路からの信号の断の識別および信号
の断の検出があったことを示す特定パターンの検出の少
なくとも一方を行なう識別検出手段と、前記運用系ルー
プ状伝送路での前記信号の断および前記特定のパターン
の受信の少なくとも一方に応答して、前記運用系ループ
状伝送路に前記特定パターンを送出するとともに入出力
とも待機系に切り替える切替手段と、前記待機系ループ
状伝送路の信号の無効に応答して入力側を前記運用系ル
ープ状伝送路に切り替え出力側を前記待機系ループ状伝
送路に切り替えてループバック状態として接続する接続
手段と、前記ループバック状態後入力側の信号の無効に
応答して出力側に前記特定パターンを送出する送出手段
と、前記運用系ループ状伝送路での信号断の検出に応答
して検出したことを記憶しておく手段とを含む。

発明の実施例 次に図面を参照して本発明の一実施例を詳しく説明す
る。

第１図を参照すると本発明の運用されるシステムは、伝
送装置１〜４、第１のループ系伝送路11〜14および第２
のループ系伝送路21〜24から構成されている。通常シス
テムとして通常している間は第１のループ系11〜14の伝
送路を使用し、第２のループ系21〜24の伝送路はバイパ
ス状態になっている。

第２図を参照すると本発明の一実施例は、第１の光電気
変換回路30、第２の光電気変換回路31、光電気変換後の
クロック信号を伝送するクロック線51および61、光電気
変換後のデータを伝送するデータ線52および62、伝送路
制御回路32、ループ系伝送路11および21に送出するため
のクロック信号を伝送するクロック線54および64、前記
ループ系伝送路11および21に送出するためのデータを伝
送するデータ線55および65、第１および第２の光電気変
換回路30および31をそれぞれ別個に制御するための制御
信号を伝送する制御信号線56および66、マイクロプログ
ラム制御を行うプロセッサ33、記憶部34、データパス8
1、割込信号線82、伝送路制御回路32および記憶部34を
制御するための制御信号を伝送する信号線群83、記憶部
34のアドレス線84、記憶部34へデータを書き込むための
書込パルス線85、マスタリセット信号を与えるリセット
信号線316、データをループ系伝送路11または21に送出
したいときオンとなる送信信号を伝送する要求信号線8
7、特定のフレームを検出したときに割込信号を伝送す
る信号線88、受信バッファにフレームが入ったときに割
込信号を伝送する信号線89から構成されている。

第３図を参照すると、第２図の伝送路制御回路32はクロ
ック信号断検出回路91、ループ系伝送路からまたは該伝
送路へのデータの制御を行う送受信回路92、デコーダ9
3、クロック発生回路94、第１のループ系伝送路に対す
る送信可能を示すフリップフロップ101、第２のループ
系伝送路に対する送信可能を示すフリップフロップ20
1、第１のループ系伝送路からの受信が可能であること
示すフリップフロップ102、第２のループ系伝送路から
の受信が可能であることを示すフリップフロップ202、
第１のループ系伝送路にバイパス指示を行うフリップフ
ロップ103、第２のループ系伝送路にバイパス指示を行
うフリップフロップ203、断にならない信号の検出を示
すクロック検出信号を送出する信号機301、フリップフ
ロップ102の出力信号を送出する出力信号線321、フリッ
プフロップ202の出力信号を送出する出力信号線322、ク
ロック発生回路94から内部クロックを与えるクロック信
号線315、デコーダ93から発生する信号を与える信号線3
17および318、シリアルデータ線311、受信クロック線31
2、およびアンド回路から構成されている。

第４図を参照すると、第３図のクロック信号断検出回路
91は、ループ系伝送路が接続状態であることを示すフリ
ップフロップ110、接続状態から未接続状態に移行する
クロック信号断を示すフリップフロップ114、フリップ
フロップ124、ループ系伝送路の入力データに定数T0の
値になるまで論理値「１」が続くか否かを識別するため
のカウンタ111、受付可能状態フリップフロップ102また
は202のいづれかがオン時にカウンタ111が定数T₀の値を
検出しない限り定数T1の値になるまでカウントし続ける
カウンタ112、接続状態フリップフロップ110がオン時に
ループ系伝送路の入力データの論理値「０」を検出しな
い限り定数T2の値になるまでカウントし続けるカウンタ
113、接続状態フリップフロップ110がオン時にループ系
伝送路の入力データの論理値「１」を検出しない限り定
数T3の値になるまでカウントし続けるカウンタ123、内
部クロックを与えるクロック信号315、マスタリセット
信号を与えるリセット信号線316、上位装置からクロッ
ク断フリップフロップ114、124をリセットするためのリ
セット信号を上位装置から伝送する信号線317、319、ナ
ンド回路402、オア回路403、およびレシーバ411から構
成されている。

第７図を参照すると、本発明に適用されるフレームの一
般的な形体であり、Ｆはフラグパターン‘01111110'を
示し、DAは送信先のアドレスを示し、SAは送信元のアド
レスを示し、Ｃは制御情報を示し、Ｉはデータ情報（省
略されることもある。）を示し、FCSはフレームチェッ
クシーケンスでフレームが正しく転送されたかどうかチ
ェックするための巡回冗長検査ビットである。

第８図を参照すると、記憶部34に格納されるステータス
情報でビット‘0'は第１のループ系伝送路に接続、ビッ
ト‘1'は第２のループ系伝送路に接続、ビット‘2'はル
ープバックＡとして接続（本実施例では受信側が第１の
ループ系伝送路に接続し、送信側が第２のループ系伝送
路に接続していることをいう）、ビット‘3'はループバ
ックＢとして接続（本実施例では受信側が第２のループ
系伝送路に接続し、送信側が第１のループ系伝送路に接
続していることをいう）、ビット‘4'は第１のループ系
伝送路で信号の断を検出およびビット‘5'は第２のルー
プ系伝送路で信号の断を検出していることを示してい
る。

次に一実施例の動作を詳細に説明する。通常状態では第
１のループ系伝送路11〜14が使用される。いま、第１の
ループ系伝送路を使用していると仮定する。データ伝送
装置１においては第１のループ系伝送路に対する送信可
能フリップフロップ101、該第１のループ系伝送路に対
する受信可能フリップフロップ102、および第２のルー
プ系伝送路に対するバイパスフリップフロップ203がセ
ットされている。また、クロック信号断検出回路91の出
力信号線301の信号がオン状態になっている。なお、第
１図の他のデータ伝送装置２〜４も該伝送装置１と同様
の状態になっており、それぞれ第１のループ系伝送路に
接続されている。

第２図を参照すると、この状態で第１のループ系伝送路
14が断線すると、データ伝送装置１における第１のルー
プ系伝送路の第１の光電気変換回路30がデータ線52をオ
ール１にする。すなわち、第１のループ系伝送路14の断
線によりクロック51が流れなくなるとデータ線52上の信
号が連続的に論理値「１」になる。このデータ線52を介
して与えられる信号に応答して、伝送制御回路32内のク
ロック信号断検出回路91から割込信号が信号線82に出力
される。この信号線82を介して与えられる割込信号に応
答して、プロセッサ33は記憶部34に格納されている第８
図のステータスを読み取る。この読取動作に応答して第
１のループに接続されていることを知り、第１のループ
系でダウンしたことを示すため、第８図のステータスビ
ット４にセットする。プロセッサ33はデータパス81と書
込パルス線86を介して伝送制御回路32にデータおよび書
込パルスを送る。これらのデータおよび書込パルスに応
答して、第１のループ系伝送路に対する送信可能フリッ
プフロップ101と受信可能フリップフロップ102のそれぞ
れの状態はオフ状態になり、オール０のデータが第１の
ループ系伝送路に流れるようになる。すなわち、第１の
ループ系が切断されたことを他の伝送装置に知らせるた
め、上記クロック断を示すオール１とは異なったパター
ンとしてオール０を流す。これとともに第２のループ系
伝送路に対する送信可能フリップフロップ201はオン状
態になり、バイパスフリップフロップ203はオフ状態に
なる。このとき、送信要求信号線87の信号がオフ状態の
ため、伝送制御回路32内の送受信回路92はクロック信号
断にならないパターン（信号が有効的なもの）を連続し
てループ系伝送路に送るようになっている。定められた
時間の経過後に第２のループ系伝送路に対する受信可能
フリップフロップ202をオン状態にし、クロック信号断
検出回路91の出力であるクロック検出信号線301の信号
をプロセッサ33が検出しに行く。

一方、ループ状伝送路11に送出されたオール０のパター
ンがデータ伝送装置２で受信され、第１図の光電気変換
回路30および、第３図のクロック信号断検出回路91を介
して送受信回路92に与えられる。送受信回路92はデータ
線52を介して与えられる信号に応答してクロック信号断
検出回路91から割込信号が信号線71に出力される。これ
により、プロセッサ33はループ状伝送路上でクロック断
が発生したことを知る。さらにデータ伝送装置２のプロ
セッサ33はデータ伝送装置１でのクロック断の検出に応
答して、ステータスのビット４をセットしないことを除
き（データ伝送装置２でのオール０パターンによるクロ
ック断検出はステータスのビット４をセットしない）、
全く同じ動作が行われる。また、一方では、伝送路22は
クロック信号断にならないパターンが流れている。この
結果、データ伝送装置１のプロセッサ33がクロック検出
信号線301から出る信号を検出しようとしたときにはオ
ン状態になっているので、第１のループ系に対応するバ
イパスフリップフロップ103の内容がオン状態になされ
る。そのあとで第１のループ系から第２のループ系に切
り替えるとともに、第８図のステータスビット０がリセ
ットされ、ビット１がセットされることにより、第２の
ループ状伝送路に接続したことを示すステータスが記憶
部34に格納される。このように順々にデータ伝送装置４
までオール０にクロック断が伝播して第２のループ系伝
送路に切り替わって終了する。第５図を参照すると、ル
ープ系伝送路14が断線した場合の最終状態が示されてい
る。従って、データ伝送装置１のステータスのビット４
がセットされているために、システム全体からみるとル
ープ状伝送路14に異常があったことが判明する。

システム全体のループ状伝送路およびデータ伝送装置の
異常を知る方法は、ループを監視する装置をデータ伝送
装置３とすれば、データ伝送装置３が、予め定められた
一定時間毎に各データ伝送装置のステータス情報を読み
に行くコマンドフレームを第７図に従った形式で定義
（本実施例ではRSTSフレームと称す）すれば良い。従っ
て、RSTSフレームが各データ伝送装置に送信されると、
各データ伝送装置の受信側の信号はクロック断検出回路
91を介して送受信回路92の受信バッファに与えられ、プ
ロセッサ33に信号線89から出る割込信号により知らせる
ことになる。従って、プロセッサ33はデータバス81と信
号線群83を介して受信バッファの中身を読み取ることが
でき、データ伝送装置３からステータスのリード要求に
応答して記憶部34に格納されているステータスが読み取
られる。第８図に従ったフレーム形式であて先アドレス
情報DA、ソースアドレス情報SA、ステータスの情報が入
っているという制御情報Ｃ、ステータスの８ビット１の
順に送受信回路92の送信バッファに書き込まれ、送信要
求信号線87の信号をオンにすることにより、パラレルか
らシリアルに変換して光電気変換回線30または31を介し
て、データ伝送装置３にフレームが送出されることにな
る。データ伝送装置３では、送受信回路92の受信バッフ
ァにフレームが与えられると、プロセッサ33に信号線89
から出る割込信号により知らされる。この結果、プロセ
ッサ33はデータバス81と信号線群83とを介して受信バッ
ファの中身を読み取ることができ各データ伝送装置か
ら、RSTSフレームに対する応答フレームが来たことを知
り、さらにステータスを読み出すことによりループ状伝
送路および各データ伝送装置の異常を知る。

また、システム全体のループ状伝送路およびデータ伝送
装置の異常を知る方法は、ループを監視するデータ伝送
装置３に各データ伝送装置がクロック断を検出したとき
に、予め決められた一定時間後（ループの切り替えによ
るループ状伝送路の乱れを考慮した時間）に、プロセッ
サ33が記憶部34に格納されたステータスを読み取り、第
８図に従ったフレーム構成により、データ伝送装置３に
送出する方法である。各データ伝送装置が記憶部34に格
納されたステータスを読取ってループを監視するデータ
を伝送装置３に知らせる手順は上記に示した手順と同様
である。

次に、伝送路14と21の両方が断線している場合には、上
記の伝送路14の断線で説明した最後のデータ伝送装置４
の動作において、データ伝送装置４の動作は伝送路21が
断線しているために、データ伝送装置４のプロセッサ33
がクロック検出信号線301の信号を検出するときにはオ
フ状態になっている。従って、第２のループ系に対応す
る受信可能フリップフロップ202がオフ状態にされ、第
１のループ系に対応する受信可能フリップフロップ102
がオン状態にされ、クロック検出信号線301の信号が検
出されようとする。このとき、第１のループ系に対応す
るデータ伝送装置１〜３がバイパス状態になっているた
めに、クロック信号断の状態になっている。従って、デ
ータ伝送装置４のクロック検出信号線301の信号がオフ
状態になっているということで、プロセッサ33は一定時
間だけ送信可能フリップフロップ201をオフ状態にし、
一定時間後オン状態に戻す。これとともに、プロセッサ
33は第８図のステータスのビット０をリセットし、ビッ
ト２をセットし、記憶部34にステータス情報を格納す
る。すなわち、データ伝送装置４は第１のループ系を受
信側、第２のループ系を送信側にしたループバック状態
になり伝送路24に一定時間オール０のパターンによるク
ロック信号断を引き起こす。すると、データ伝送装置３
のプロセッサ33はクロック信号断の割込信号線88のオン
状態を検出し、第２のループ系伝送路にオール０をパタ
ーンを送出し、データパス81のデータと書込パルス線86
のパルスにより第２のループ系に対応した送信可能フリ
ップフロップ201と受信可能フリップフロップ202をオフ
状態にし、第２のループ系伝送路にはオール０のパター
ンデータを流すようにする。次に第１のループ系に対応
する送信可能フリップフロップ101をオン状態、バイパ
スフリップフロップ103をオフ状態にする。

このとき、送信要求信号線87の信号がオフ状態のため、
送受信回路92はクロック信号断にならないパターンを連
続して回線上に送るようになっている。定められた時間
経過後に、第１のループ系に対応する受信可能フリップ
フロップの内容をオン状態にし、クロック信号断検出回
路91の出力であるクロック検出信号線301の信号をプロ
セッサ33が検出しに行く。ところがループ系伝送路23に
オール０のパターンを流れているためにデータ伝送装置
２も上述のデータ伝送装置３と同じ動作が行われる。従
って、ループ系伝送路12はクロック信号断になっていな
い。従って、データ伝送装置３のプロセッサ33がクロッ
ク検出信号線301の信号を検出しに行ったときはオン状
態になっているので、第２のループ系に対応するバイパ
スフリップフロップ203の内容をオン状態にし、第２の
ループ系から第１のループ系に切り替えるとともに第８
図のステータスのビット１をリセットし、ビット０をセ
ットして、記憶部34にステータスを格納する。

このように第２のループ系側も順々にデータ伝送装置１
までオール０のパターンによるクロック信号が伝播して
第１のループ系伝送路に切り替える。

データ伝送装置１の動作は伝送路14が断線しているため
に、データ伝送装置１のプロセッサ33がクロック検出信
号線301の信号を検出しに行ったときにはオフ状態にな
っている。従って、第１のループ系の受信可能フリップ
フロップ102をオフ状態にし、第２のループ系に対応す
る受信可能フリップフロップ202をオン状態にし、クロ
ック検出信号線301の信号を検出しに行く。このとき、
データ伝送装置２および３は第４のループ系が接続状
態、第２のループ系がバイパス状態に、データ伝送装置
４がループバック状態になっているために、データ伝送
装置１の第１のループ系側に出しているクロック信号断
にならないパターンが連続してデータ伝送路１→２→３
→４→１の順序で流れてくる。この結果、データ伝送装
置１のクロック検出信号線301の信号がオン状態になっ
ている。従ってデータ伝送装置１のプロセッサ33はステ
ータスのビット１をリセットし、ビット３をセットして
記憶部34にステータスを格納して終了する。すなわち、
データ伝送装置１は第２のループ系を受信、第１のルー
プ系を送信側にしたループバック状態になる。

このように、本発明のデータ伝送装置は、第１のループ
系伝送路11〜14からオール０のデータを受信したにもか
かわらず、一定時間後に第２のループ系伝送路21〜24に
クロック信号断にならない信号を検出できなかったとき
に、第２のループ系伝送路21〜24の障害を認識してい
る。この状況が発生したことは、記憶部34内のステータ
ス情報の第２ビットに保持される。したがって、ステー
タス情報を読み出すことにより、第１のループ系伝送路
11〜14および第２のループ系伝送路21〜24の双方で障害
が発生したこと、及び、障害発生箇所を知ることができ
る。さらに、上述の状況が発生したときに、伝送路がル
ープバック接続に再構成される。上述の状況が発生した
装置が、ループバックＡの端部となる。また、第２のル
ープ系伝送路21〜24にオール０データを受信したにもか
かわらず、一定時間後に第１のループ系伝送路にクロッ
ク断とならない信号を受信できなかった装置が、ループ
バックＢの端部となる。したがって、各装置のステータ
ス情報を読み出すことにより、何れの装置がループバッ
クＡ及びＢであるのかが、判別できる。第６図はループ
系伝送路14および21が断線した場合の最終状態である。

次に前記クロック信号断検出回路91の詳細な説明をす
る。今、受信可能フリップフロップ102がセットされる
と、信号線321の信号がオン状態となり、線52、51、レ
シーバ411およびナンドゲート402を介して第１の光電気
変換回路30からの入力データと入力クロックが与えられ
カウンタ111が動作する。カウンタ111は、光電気変換回
路30からの入力データ52が論理値「１」であればカウン
トし続け、論理値「０」であればリセットされ、カウン
タ111の値が「T0」になるとパルスを発生する。すなわ
ち、クロック断の状態であれば論理値「１」が連続的に
発生することからパルスが発生するが、それ以外の場合
には論理値「０」によりリセットされることからパルス
は発生しない。一方、カウンタ112は、受付可能状態信
号321の信号がオン状態になっているためにカウントし
始めるが、カウンタ111の値がT0になるか、または接続
状態フリップフロップ110がセットされると、カウンタ1
12はリセットされる。カウンタ112の値が「T1」になる
とパルスを発生する。これにより、接続状態フリップフ
ロップ110がセットされる。すなわち、クロック断の状
態であればカウンタ111からパルスが入力されることか
らカウンタ112がリセットされるため、接続状態フリッ
プフロップ110はセットされない。このように、カウン
タ111とカウンタ112の働きにより、フリップフロップ11
0の出力であるクロック検出信号301の信号がオンになる
ことにより、ループ系伝送路の接続状態をプロセッサ33
に知らせる。

接続状態フリップフロップ110がセットされた状態で、
内部クロック315が与えられた場合、入力データが論理
値「１」であればカウンタ113はカウントする。カウン
タ113は、入力データが論理値「０」であればリセット
される。そして、カウンタ113の値が「T2」になると、
パルスを発生して、クロック信号断フリップフロップ11
4がセットされる。すなわち、接続状態フリップフロッ
プ110がセットされた後、オール１のパターンが「T2×
（内部クロックの周期）」の時間連続したことが検出さ
れ、クロック信号断が発生したと判断される。従ってク
ロック信号断フリップフロップ114のセットに応答して
信号線82の割込信号がオン状態となりプロセッサ33にク
ロック信号断の発生が知らせる。

一方、フリップフロップ110がセットされた状態で、入
力データが論理値「０」であればカウンタ123はカウン
トする。カウント123は入力データの論理値「１」に応
答してリセットされる。カウンタ123が「T3」の値にな
るまでに論理値「１」の入力データが入って来ないで
「T3」の値になると、クロック信号断フリップフロップ
124がセットされる。すなわち、接続状態フリップフロ
ップ110がセットされた後、オール０のパターンが「T3
×（内部クロックの周期）」の時間連続したということ
で特定パターンが発生したと判断する。従って、クロッ
ク信号断フリップフロップ124のセットに応答して信号
線71の割込信号がオン状態となり、プロセッサ33に特定
パターンの発生が知らされる。第４図の説明では入力デ
ータが論理値「１」だとカウンタ113がカウントするよ
うにしたが、光電気変換回路が直接障害を検出し、その
間オンになるような信号が存在すれば、この信号を入力
データとして置き換えればカウンタ113は上記と同じ動
作となる。

次に、クロック信号断にならないパターン（信号が有効
的なもの）として、連続して論理値「１」の値がT0個以
内でおさまるようなブロック図を第９図に示し、以下説
明する。参照数次511は送信用のクロックを与えるクロ
ック信号線、参照数字501はカウンタ、参照数字513はカ
ウンタ値のうちの１ビットを出力する線、参照数次502
はセレクタ、参照数字512はセレクタの出力でクロック
信号断にならないパターンを伝送する線をそれぞれ示
す。今セレクタ502は線513の値「０」に応答して出力信
号線512‘0'を出力し、線513のカウント値「１」に応答
して出力信号線512に‘1'を出力する。従ってカウンタ5
01にクロック信号511を介してクロック信号が常時与え
られていればくり返し連続したパターンが発生できる。
この場合カウンタ501は「111……１」の「１」の偶数が
定数T0個以内になるような回路である。以上の各データ
伝送装置の動作は第７図のフローチャートに示す動作に
なる。第７図中のクロック受信とは受信信号が有効的な
ものを意味している。但し、バイパスとは、光電気変換
回路30で考えた場合、バイパス信号線56の信号がオン時
送信クロック線54、送信データ55を無視し光電気変換回
路30の入力信号がそのまま出力信号として、ループ状に
出て行くことをいう。

なお、上述の例ではバイパス時も受信クロック線51と受
信データ線52は有効である。また、光電気変換回路の障
害による異常検出によるパターンの発生、および伝送路
の上流に接続されているデータ伝送装置の障害または上
記例以外の故意による特定パターンの発生に伴うループ
切替、ループバック、障害検出も本発明に含まれること
は明らかである。

発明の効果 本発明には、信号断または特定パターンを検出したと
き、信号断と違った特定パターンを運用系に出し、入出
力共待機系に切り替えるとともに信号断であれば信号断
を検出したことを記憶しておくことにより自動的にシス
テム全体を再ループ構成できる効果と障害箇所を自動的
に検出できるという効果がある。

【図面の簡単な説明】

第１図は本発明の適用されるループ状伝送システムを示
す図、第２図は本発明の一実施例を示す図、第３図は第
２図の伝送路制御回路の一例を示す図、第４図は第３図
のクロック信号断検出回路の一例を示す図、第５図およ
び第６図は本発明を実施した後のループ状伝送システム
を示す図、第７図は本発明に適用される一般的なフレー
ムの形体を示す図、第８図は本発明に適用されるデータ
伝送装置の接続状態および障害情報を示すステータス情
報の形式を示す図、第９図は第３図の送受信回路の一部
を示す図、および第10図は本発明の一実施例の動作を説
明するための図である。 第１図から第10図において、１〜４……データ伝送装
置、11〜14、21〜24……伝送路、30、31……光電気変換
回路、51、52、54〜56、61、62、64〜66、71、81〜89、
301、311、312、315〜319、321、322、511〜513……信
号線、32……伝送路制御回路、33……プロセッサ、34…
…記憶部、91……クロック断検出回路、92……送受信回
路、94……クロック発生器、101〜103、201〜203、11
0、114、124……フリップフロップ、111〜113、123、50
1……カウンタ、401〜403……ゲート、411……レシー
バ、502……セレクタ。

フロントページの続き (56)参考文献 特開 昭57−3153（ＪＰ，Ａ) 特開 昭51−3509（ＪＰ，Ａ) 特開 昭56−149850（ＪＰ，Ａ) 特開 昭55−147850（ＪＰ，Ａ) 特開 昭55−134560（ＪＰ，Ａ) 特開 昭57−87648（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】運用系伝送路と待機系伝送路とを含むルー
   プ状伝送路に複数台が接続されるデータ伝送装置におい
   て、 前記運用系伝送路からの受信信号の断を表す第１のパタ
   ーンを検出する第１の検出手段と、 前記運用系伝送路からの前記第１のパターンとは異なる
   パターンであって前記待機系伝送路に切り替えるための
   第２のパターンの受信を検出する第２の検出手段と、 前記第１の検出手段が前記第１のパターンを検出したと
   き又は前記第２の検出手段が前記第２のパターンを検出
   したときに、前記運用系伝送路に前記第２のパターンを
   送出するとともに前記待機系伝送路に前記第１のパター
   ンでも前記第２のパターンでもない有効な信号である第
   ３のパターンを送出する第１の送出手段と、 前記第１の検出手段が前記第１のパターンを検出したと
   き又は前記第２の検出手段が前記第２のパターンを検出
   したときに、送受信側とも前記待機系伝送路に切り替え
   る第１の切替手段と、 前記第１の検出手段が前記運用系伝送路からの前記第１
   のパターンを検出したことを記憶する記憶手段と、 この記憶手段の内容を読み取り前記第１のパターンを検
   出したことを示していれば当該データ伝送装置の前記運
   用系伝送路の受信側で異常が発生したことを知らせる手
   段とを含むことを特徴とするデータ伝送装置。
2. 【請求項２】運用系伝送路と待機系伝送路とを含むルー
   プ状伝送路に複数台が接続されるデータ伝送装置におい
   て、 前記運用系伝送路からの受信信号の断を表す第１のパタ
   ーンを検出する第１の検出手段と、 前記運用系伝送路からの前記第１のパターンとは異なる
   パターンであって前記待機系伝送路に切り替えるための
   第２のパターンの受信を検出する第２の検出手段と、 前記第１の検出手段が前記第１のパターンを検出したと
   き又は前記第２の検出手段が前記第２のパターンを検出
   したときに、前記運用系伝送路に前記第２のパターンを
   送出するとともに前記待機系伝送路に前記第１のパター
   ンでも前記第２のパターンでもない有効な信号である第
   ３のパターンを送出する第１の送出手段と、 前記第１の検出手段が前記第１のパターンを検出してか
   ら又は前記第２の検出手段が前記第２のパターンを検出
   してから一定時間後に、前記待機系伝送路からの前記第
   ３のパターンの受信を検出する第３の検出手段と、 前記第１の検出手段が前記第１のパターンを検出したと
   き又は前記第２の検出手段が前記第２のパターンを検出
   したときに、送受信側とも前記待機系伝送路に切り替え
   る第１の切替手段と、 前記第１の検出手段が前記運用系伝送路からの前記第１
   のパターンを検出したことまたは前記第３の検出手段が
   前記第３のパターンを検出しなかったことを記憶する記
   憶手段と、 前記第３の検出手段が前記第３のパターンを検出しなか
   ったときに、前記運用系伝送路を受信側とし前記待機系
   伝送路を送信側としたループバック接続を行う第２の切
   替手段と、 前記第３の検出手段が前記第３のパターンを検出しなか
   ったときに、前記待機系伝送路に第２のパターンを送出
   する第２の送出手段と、 前記待機系伝送路からの前記第２のパターンの受信を検
   出する第４の検出手段と、 前記第４の検出手段が前記第２のパターンを検出したと
   きに、前記待機系伝送路に前記第２のパターンを送出す
   るとともに、前記運用系伝送路に第３のパターンを送出
   する第３の送出手段と、 この第３の送出手段が前記第３のパターンを送出してか
   ら一定時間後に前記運用系伝送路からの前記第３のパタ
   ーンの受信を検出する第５の検出手段と、 前記第５の検出手段が前記第３のパターンを検出しない
   ときに、前記運用系伝送路を送信側とし前記待機系伝送
   路を受信側としたループバック接続を行う第３の切替手
   段とを含み、 前記記憶手段は、前記第５の検出手段が前記第３のパタ
   ーンを検出しなかったことも記憶し、 前記記憶手段の内容を読み取り伝送路に異常が発生した
   ことを知らせる手段をさらに含むことを特徴とするデー
   タ伝送装置。