JPH0795763B2

JPH0795763B2 - 復調装置

Info

Publication number: JPH0795763B2
Application number: JP2086451A
Authority: JP
Inventors: ▲やす▼玄吉田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1990-03-31
Filing date: 1990-03-31
Publication date: 1995-10-11
Anticipated expiration: 2010-10-11
Also published as: JPH03285434A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、直交振幅変調を用いた主データ回線に位相変
調でもって副データ信号を複合伝送させるディジタル変
復調システムにおいて用いられる復調装置に係り、特に
耐フェージング特性を強化した復調装置に関する。

（従来の技術）直交振幅変調はその高能率なことから近年ディジタル無
線伝送方式の主流となりつつある。

ところで、本発明者は、直交振幅変調を用いた主データ
回線に副データ信号を効率よく複合伝送させることを目
的として、主データ信号で変調された直交振幅変調波を
副データ信号で２αラジアン位相変調するディジタル変
復調システムを提案した（特開昭62−183648号公報）。

以下、このディジタル変復調システムについて説明す
る。

第７図は、16値直交振幅変調波を±αラジアン位相変調
した複合変調波の信号配置図である。主データ信号に対
応する16個の信号点C_ij（i,jは１〜４の整数）が副デー
タ信号による±αラジアンの位相変調で信号点A_ijまた
は同B_ijに変換される。信号点がA_ijまたはB_ijである複
合変調波から、以下説明するようにして、主データ信号
および副データ信号を再生する。

まず、複合変調波を直交位相検波して、信号点A_ijまた
は同B_ijのＰ軸、Ｑ軸への正斜影である復調出力P₀、同Q
₀を得る。復調出力P₀、同Q₀を±Ｌ、±3Lの識別レベル
で多値識別して得たデータと原点位置０の識別レベルで
識別して得たデータとを論理操作することによって副デ
ータ信号を再生できる。また、本発明者による「位相同
期回路」（特公昭58−698号公報）に記載されている第
７図、第９図の回路を用いて、復調出力P₀、同Q₀から副
データ信号を再生することもできる。

復調出力P₀、同Q₀をアナログ演算回路である＋αラジア
ン移相器および−αラジアン移相器を介して多値識別
し、得られた出力データのいずれかを先に得た副データ
信号に対応して選択することにより主データ信号を再生
できる。副データ信号の識別余裕は主データ信号の識別
余裕より少ないので、両データ信号の符号伝送速度が同
じであると副データ信号の符号誤り率特性が悪くなり、
副データ信号の信号誤りによって主データ信号の再生も
誤ることになる。従って、副データ信号の符号伝送速度
を主データ信号の符号伝送速度の整数（ｍ）分の１に
し、帯域制限による改善効果、あるいは、多数決判定に
よる改善効果によって副データ信号の符号誤り率特性を
十分良くする必要がある。また、αの値を大きくすれば
副データ信号の符号誤り率特性は良くなるが、反対に主
データ信号の符号誤り率特性が悪くなるので、その値に
は限度があり、16値の場合、0.16ラジアン程度である。
この場合、信号点によって異なるが、最良点で主データ
信号に対して6dB程度のC/N劣化量となる。16値の場合、
ｍの値を８程度まで小さくすることが可能である。

以上説明したディジタル変復調システムを用いれば、α
およびｍの値を適当に選択することにより、主データ信
号の符号誤り率を劣化させることなく副データ信号を伝
送することができる。

なお、本発明者は、このシステムで用いられる復調装置
として、特性劣化の一因がハードウェアの不完全性にあ
ることに鑑み、ディジタル処理形とし、かつ、LSI化を
可能とした回路構成を提案してある（特開昭63−193625
号公報）。

（発明が解決しようとする課題）ところで、無線伝搬路では各種のフェージングが存在す
るので、耐フェージング特性の強化を図り符号間干渉に
よる符号誤り率特性の劣化を改善するにはトランスバー
サル等化器を用いることが有効である。

しかし、上述したように、本発明者の提案に係るディジ
タル変復調システムはいわば特殊なシステムであるの
で、どのようにしてトランスバーサル等化器を適用する
かが問題となる。その際に、前記したハードウェアの不
完全性による特性劣化を除去するためにも、また回路規
模の縮小化を可能にするためにもディジタル処理形のト
ランスバーサル等化器の採用が望まれる。

本発明は、このような問題に鑑みなされたもので、その
目的は、直交振幅変調を用いた主データ回線に位相変調
でもって副データ信号を複合伝送させるディジタル変復
調システムにおいて用いられる復調装置において、耐フ
ェージング特性の強化が図れ、かつ、回路規模の縮小化
を可能にする復調装置を提供することにある。

（課題を解決するための手段）上記目的を達成するために、本発明の復調装置は次の如
き構成を有する。

即ち、本発明の復調装置は、主データ信号で変調された
直交振幅変調波を副データ信号で位相変調した複合変調
波である入力データ信号で直交位相検波する直交位相検
波回路と；この直交位相検波回路の２つの復調出力を、
前記主データ信号の判別に必要な最少ビット数より少な
くとも２ビット多いビット数の分解能で、それぞれ多値
識別する２つのアナログ・ディジタル変換器と；この２
つのアナログ・ディジタル変換器の出力を受けて第１及
び第２の等化データを出力するトランスバーサル等化器
と；第１及び第２の等化データを受けて第１の係数デー
タを作成するとともに、その係数データと第１及び第２
の等化データとについて所定のディジタル演算を施し前
記副データ信号を再生出力する副データ信号再生回路
と；前記第１及び第２の等化データと前記再生副データ
信号とを受けて、再生副データ信号から第２の係数デー
タを作成するとともに、その係数データと第１及び第２
の等化データとについて所定のディジタル演算を施し副
データ信号成分を除去して前記主データ信号を再生出力
する主データ信号再生回路と；を備える復調装置におい
て；前記トランスバーサル等化器は、前記２つのアナロ
グ・ディジタル変換器の出力から得た象限信号と前記主
データ信号再生回路の出力から得た誤差信号とによって
前記２つのアナログ・ディジタル変換器の出力を制御
し、符号間干渉の補償をした前記第１及び第２の等化デ
ータを出力する；ことを特徴とするものである。

また、本発明の復調装置は、主データ信号で変調された
直交振幅変調波を副データ信号で位相変調した複合変調
波である入力データ信号で直交位相検波する直交位相検
波回路と；この直交位相検波回路の２つの復調出力を、
前記主データ信号の判別に必要な最少ビット数より少な
くとも２ビット多いビット数の分解能で、それぞれ多値
識別する２つのアナログ・ディジタル変換器と；この２
つのアナログ・ディジタル変換器の出力を受けて第１及
び第２の等化データを出力するトランスバーサル等化器
と；第１及び第２の等化データを受けて第１の係数デー
タを作成するとともに、その係数データと第１及び第２
の等化データとについて所定のディジタル演算を施し前
記副データ信号を再生出力する副データ信号再生回路
と；前記第１及び第２の等化データと前記再生副データ
信号とを受けて、再生副データ信号から第２の係数デー
タを作成するとともに、その係数データと第１及び第２
の等化データとについて所定のディジタル演算を施し副
データ信号成分を除去して前記主データ信号を再生出力
する主データ信号再生回路と；を備える復調装置におい
て；前記トランスバーサル等化器は、前記主データ信号
再生回路の出力から得た象限信号と誤差信号とによって
前記２つのアナログ・ディジタル変換器の出力を制御
し、符号間干渉の補償をした前記第１及び第２の等化デ
ータを出力する；ことを特徴とするものである。

（作用）次に、前記の如く構成される本発明の復調装置の作用を
説明する。

周知のように、トランスバーサル等化器は、象限信号と
誤差信号によって符号間干渉の補償動作をするが、その
うち誤差信号は主データ信号再生回路の出力から得るよ
うにしてある。従って、当該トランスバーサル等化器
は、伝送される信号は特殊な複合変調波の信号である
が、通常の直交振幅変調波の復調データ信号である再生
主データ信号が最適になるように動作することになる。
しかし、このことは、複合変調波も最適にしていること
を意味するものである。

以上要するに、本発明で用いるトランスバーサル等化器
は特殊なものではなく、通常使用されているものである
ので、良く知られているディジタル処理形のものを用い
ることができる。その結果、アナログ・ディジタル変換
器以降をディジタル化、即ち、LSI化でき、回路規模の
縮小化とハードウェアの不完全性による特性劣化の防止
とを図ることが可能となる。

（実施例）以下、本発明の実施例を図面を参照して説明する。

第１図は、本発明の一実施例に係る復調装置を示す。本
実施例装置は、第７図に示す複合変調波から主データ信
号と副データ信号とを再生出力する場合の構成例を示
す。以下第７図をも適宜参照して説明する。

入力信号INは、中間周波数帯に変換された受信信号であ
って、第７図に示すように、主データ信号で変調された
16値直交振幅変調波を副データ信号で±αラジアン位相
変調した複合変調波である。従って、その信号点は第７
図中のA_ijまたはB_ijで示される。主データ信号の信号点
はC_ijであるが、この信号点C_ijのＰ軸方向位置を規定す
る２つの主データ信号をX₁，X₂とし、Ｑ軸方向位置を規
定する２つの主データ信号をY₁，Y₂とし、X₁とY₁は信号
点C_ijの象限を決める主データ信号であるとする。な
お、副データ信号の符号伝送速度は、主データ信号の符
号伝送速度のｍ分の１に設定してある。

入力信号INは、中間周波増幅器１で所定の振幅に増幅さ
れ、直交位相検波器３で電圧制御発振器（VCO）２出力
を基準位相として直交位相検波される。検波出力である
復調出力P₀，同Q₀は信号点A_ijまたは同B_ijのＰ軸,Q軸へ
の正斜影である。復調出力P₀，同Q₀は、それぞれベース
バンド増幅器4,同５で所定の振幅に増幅され、アナログ
・ディジタル（A/D）変換器6,同６′で多値識別されて
復調ディジタルD_p，同D_qに変換される。復調ディジタル
D_p，同D_qのビット数は多いほど以降の信号処理の精度は
良くなり、16値の場合、少なくとも４〜５ビットは必要
である。

トランスバーサル等化器７は、詳細は後述（第６図）す
るが、本実施例では主データ信号再生回路９から象限信
号（X₁，Y₁）と誤差信号（X₃，Y₃）を得、これに基づき
復調データ（D_p，D_q）に含まれる符号間干渉を補償した
等化データ（D_p′，D_q′）を副データ信号再生回路８と
主データ信号再生回路９とへ出力する。

副データ信号再生回路８は、論理回路とディジタル演算
回路とを備えて構成される。論理回路は、等化データ
（D_p′，D_q′）に対応して（第１の）係数データを出力
する。ディジタル演算回路は、係数データならびに等化
データ（D_p′，D_q′）をディジタル演算して副データ信
号Ｓを再生する。具体的には、例えば第２図（ａ）
（ｂ）に示すように構成できる。

第２図（ａ）において、この副データ信号再生回路は、
論理回路81と、２つの掛算器82,同83と、減算器84と、
多数決判定回路85とを備える。

論理回路81は、主データ信号X₁，同X₂ならびに同Y₁，同
Y₂に対応する等化データD_p′ならびに同D_q′の上位２ビ
ットから信号点C_ijの位置（i,jの値）を判別して、判別
結果に対応して係数データM_p1および同M_q1を掛算器82,
同83の対応するものへ出力する。この対応関係を第３図
（ａ），（ｂ）に示す。第３図（ａ）は、信号点C_ijと
係数データ（M_p1，M_q1）の絶対値との対応関係を示す説
明図である。第３図（ｂ）は、信号点C_ijと係数データ
（M_p1，M_q1）の極性との対応関係を示す説明図である。
信号点C_ijが第１象限または第３象限にある場合（ｉが
１または３、ｊが１〜４の場合）、掛算器82,同83は信
号点A_ijに対応する等化データ（D_p′，D_q′）を信号点A
_ij付近に対応するデータに、信号点B_ijに対応する等化
データ（D_p′，D_q′）を信号点B₁₁付近に対応するデー
タに変換する。その結果、減算器84が出力するデータ列
は、等価的に副データ信号Ｓのアナログ量を表すが、そ
のうちの最上位ビットは、信号点A_ijであるとき正、信
号点B_ijであるとき負であることを示すデータになる。

また、信号点C_ijが第２象限または第４象限にある場合
（ｉが２または４、ｊが１〜４の場合）は、掛算器82,
同83は信号点A_ijまたは同B_ijに対応する等化データ
（D_p′，D_q′）を信号点B₃₁付近または信号点A₃₁付近に
対応するデータに変換するので、この場合も、減算器84
が出力するデータ列の最上位ビットは、信号点A_ijのと
き正、B_ijのとき負であることを示すデータになる。従
って、減算器84が出力するデータ列の最上位ビットが正
を示すか負を示すかを調べれば、信号点がA_ijであるかB
_ijであるかがわかる、言い換えれば副データ信号Ｓが得
られる。

減算器84のデータ列出力速度は主データ信号の符号伝送
速度に等しいから、減算器84は副データ信号Ｓの１符号
に対しｍ回データ列を出力する。多数決判定回路85は、
減算器84出力の最上位ビットをｍ回計数して多数決判定
し、判定結果を副データ信号Ｓとしてｍ回分の期間出力
する。この多数決論理操作によって、副データ信号Ｓの
符号誤り率特性が改善される。

次に、第２図（ｂ）に示す副データ信号再生回路は、第
２図（ａ）に示す副データ信号再生回路から多数決判定
回路85を取除き、D/A変換器86,低域ろ波器（LPF）87,A/
D変換器88を付加して構成されている。

減算器84が出力するデータ列はD/A変換器86でアナログ
値に変換され、LPF87で帯域制限され、１ビットのA/D変
換器88でディジタル化されて副データ信号Ｓとなる。LP
F87の帯域制限によって、副データ信号Ｓの符号誤り率
特性が改善される。LPF87の帯域は、主データ信号の符
号伝送速度の1/m付近に設定する。

次に、主データ信号再生回路９も、上述した副データ信
号再生回路８と同様に、論理回路とディジタル演算回路
とを備えて構成される。論理回路は、副データ信号再生
回路８が出力した副データ信号Ｓに対応して（第２の）
係数データを出力する。ディジタル演算回路は、係数デ
ータならびに等化データ（D_p′，D_q′）をディジタル演
算することにより、等化データ（D_p′，D_q′）から副デ
ータ信号Ｓによる位相変調の成分を除去する。このよう
にして得た２つのデータの最上位ビットならびに第２位
ビットは、主データ信号（X₁，Y₁）ならびに同（X₂，
Y₂）になっている。第３位ビットが誤差信号（X₃，Y₃）
である。このような主データ信号再生回路９は、具体的
には、例えば第４図に示すように構成できる。

第４図において、この主データ信号再生回路は、遅延回
路91と、論理回路92と、掛算器93と、同94と、加算器95
と、同96とを備える。

遅延回路91は、等化データ（D_p′，D_q′）を遅延させ
る。この遅延時間は、副データ信号Ｓの１符号を得るの
に用いられた最初の等化データ（D_p′，D_q′）が副デー
タ信号再生回路８に入力してから副データ信号Ｓのその
符号の先頭までの時間に設定される。この設定によっ
て、主データ信号再生回路９に副データ信号Ｓの１符号
が入力している間その符号を得るのに用いた等化データ
（D_p′，D_q′）が掛算器（93,94）ならびに加算器（95,
96）に入力する。

論理回路92は、副データ信号Ｓが符号点A_ijに対応する
値か符号点B_ijに対応する値かによって、第５図に示す
関係の係数データ（M_p2，M_q2）を出力する。

掛算器（93,94）ならびに加算器（95,96）によるディジ
タル演算は、加算器（95,96）の加算結果データをD₉₅，
同D₉₆と表すと、次のように書ける。

但し、副データ信号Ｓの値が信号点A_ijに対応するとき
上側の正負符号、信号点B_ijに対応するとき下側の正負
符号をとる。

式（１）は、値が一定の係数（1/cosα）を無視する
と、信号点A_ijまたは同B_ijに対応するベクトル（D_p′，
D_q′）を＋αラジアンまたは−αラジアン回転する式に
なっているから、等化データ（D_p′，D_q′）が信号点A
_ijに対応するデータであっても信号点B_ijに対応するデ
ータであっても、データ（D₉₅，D₉₆）は信号点C_ijに対
応するデータになる。従って、データ（D₉₅，D₉₆）は等
化データ（D_p′，D_q′）から副データ信号Ｓによる位相
変調の成分を除去したデータになっている。加算器（9
5,96）は、加算結果データ（D₉₅，D₉₆）のそれぞれ上位
３ビットをデータ信号（X₁〜X₃，Y₁〜Y₃）として出力す
る。

以上説明したように、主データ信号の符号伝送速度と副
データ信号の符号伝送速度との比ｍの値および副データ
信号による変調位相偏移量αを適当に選択することによ
って、副データ信号再生回路８で再生した副データ信号
Ｓの符号誤り率特性を十分良くすることができ、主デー
タ信号再生回路９は、等化データ（D_p′，D_q′）から副
データ信号Ｓによる位相変調の成分を除去して主データ
信号を再生しているので、その符号誤り率特性は副デー
タ信号Ｓによる位相変調のために劣化することはない。

次いで、LPF10,論理回路11及び同12について説明する。

誤差信号（X₃，Y₃）は、A/D変換器（6,6′）の入力信号
の正規値からのずれを表す信号なので、誤差信号X₃をLP
F10で低域ろ波した出力でベースバンド増幅器４の出力
直流レベルを、また、誤差信号Y₃をLPF10で低域ろ波し
て得た出力でベースバンド増幅器５の出力直流レベルを
それぞれ制御することによって、A/D変換器（6,6′）の
入力信号の直流成分のドリフトを補償できる。この直流
ドリフト補償の動作については、本発明者による「復調
装置」（特開昭58−101449号公報）に詳細に記述されて
いる。

論理回路11は、データ信号X₁，X₃，Y₁およびY₃から得た
２つの信号で中間周波増幅器１およびベースバンド増幅
器５の利得を制御することにより、A/D変換器6,同６′
の入力信号振幅を正規値に保つ回路であり、その構成な
らびに動作については、本発明者による「自動利得制御
回路」（特開昭59−169256号公報）に詳細に記述されて
いる。

論理回路12は、データ信号（X₁，X₃，Y₁およびY₃）から
得た信号でVCO2を制御して位相同期ループを形成する回
路であり、その構成ならびに動作については、本発明者
による「搬送波再生回路」（特開昭57−131151号公報）
に詳細に記述されている。

さて、トランスバーサル等化器７は、例えば第６図に示
すように、象限信号（X₁，Y₁）と誤差信号（X₃，Y₃）と
からタップ制御信号（D_pR±1，D_pI±1，D_qR±1，
D_qI±1）を作成する論理回路71と、復調データ（D_p，
D_q）の実軸側（D_pR，D_qR）に設けられる実軸部等化器
（72−1,72−４）と、虚軸側（D_pI，D_qI）に設けられる
虚軸部等化器（72−2,72−３）と、実軸部（D_pR）等化
器72−１の出力を虚軸部（D_pI）等化器72−２の出力と
を加算して等化データD_p′を形成出力する加算器73−１
と、虚軸部（D_qI）等化器72−３の出力と実軸部（D_qR）
等化器72−４の出力とを加算して等化データD_q′を形成
出力する加算器73−２とで構成される。

４つの等化器は、タップ制御信号が異なるのみで構成は
同一であり共に３タップのものである。軸軸部（D_pR）
等化器72−１に詳示するように、入力データは、３段の
シフトレジスタ（SR）74−１〜同74−３にて１タイムス
ロットずつシフトされる。前段タップたるSR74−１の出
力は掛算器75−１の一方の入力となり、後段タップたる
SR74−３の出力は掛算器75−２の一方の入力となるが、
メインタップたるSR74−２の出力は直接加算器75−３の
入力となる。掛算器75−１は他方の入力がタップ制御信
号D_pR-1であり、掛算器75−２は他方の入力がタップ制
御信号D_pR+1であり、これらは符号間干渉を補償できる
最適な量を加算器75−３に出力する。加算器75−３の出
力は前記加算器73−１の一方の入力となる。なお、SR74
−２はメインタップとしての機能を果たしていないが、
この機能は中間周波増幅器１が有しているので、実軸部
等化器72−１では省略したものである。

以上の説明から明らかなように、このトランスバーサル
等化器は、伝送される信号が特殊な複合信号であるが、
タップ制御信号を作成する信号を主データ信号再生回路
９の出力から得、通常の直交振幅変調波の復調データで
ある再生主データ信号が最適となるようにし、その結果
複合変調波も最適となるようにしたので、通常のディジ
タル形トランスバーサル等化器を用いることができる。
従って、A/D変換器（6,6′）以降の処理は全てディジタ
ル処理となり、LSI化が図れ、回路規模の縮小化とハー
ドウェアの不完全性による特性劣化の防止とを図ること
が可能となる。

なお、以上の説明では、象限信号と誤差信号とを共に主
データ信号再生回路９から得るようにしたが、象限信号
だけはA/D変換器（6,6′）の出力（D_p′，D_q′）の最上
位ビットを用いるようにしても良い。

（発明の効果）以上説明したように、本発明の復調装置によれば、トラ
ンスバーサル等化器を備えるようにしたので、主データ
信号で変調された直交振幅変調波を副データ信号で位相
変調した複合変調波のディジタル変復調システムにおい
て耐フェージング特性の良い復調装置を提供できる効果
がある。また、トランスバーサル等化器は特殊なもので
はなく、通常使用されているものを採用できるので、良
く知られたディジタル形を用いることができる。

従って、アナログ・ディジタル変換器以降をディジタル
化、即ち、LSI化でき、回路規模の縮小化とハードウェ
アの不完全性による特性劣化の防止とを図ることができ
る効果もある。

【図面の簡単な説明】

第１図は本発明の一実施例に係る復調装置の構成ブロッ
ク図、第２図（ａ）（ｂ）は副データ信号再生回路の２
つの構成例のブロック図、第３図（ａ）（ｂ）は第２図
に示す副データ信号再生回路における論理回路の入出力
たる信号点C_ijと係数データ（M_p1，M_q1）との関係説明
図、第４図は主データ信号再生回路の一例を示す構成ブ
ロック図、第５図は第４図に示す主データ信号再生回路
における論理回路の入出力たる信号点（A_ij，B_ij）と係
数データ（M_p2，M_q2）との関係説明図、第６図はトラン
スバーサル等化器の一例を示す構成ブロック図、第７図
は16値直交振幅変調波を±αラジアン位相変調した複合
変調波の信号配置図である。３……直交位相検波器、6,6′……A/D変換器、７……ト
ランスバーサル等化器、８……副データ信号再生回路、
９……主データ信号再生回路、71……論理回路、72−1,
72−４……実軸部等化器、72−2,72−３……虚軸部等化
器、73−1,73−2,75−３……加算器、74−１〜74−３…
…シフトレジスタ、75−1,75−２……掛算器、81……論
理回路、82,83……掛算器、84……減算器、92……論理
回路、93,94……掛算器、95,96……加算器。

Claims

【特許請求の範囲】

【請求項１】主データ信号で変調された直交振幅変調波
を副データ信号で位相変調した複合変調波である入力デ
ータ信号で直交位相検波する直交位相検波回路と；この
直交位相検波回路の２つの復調出力を、前記主データ信
号の判別に必要な最少ビット数より少なくとも２ビット
多いビット数の分解能で、それぞれ多値識別する２つの
アナログ・ディジタル変換器と；この２つのアナログ・
ディジタル変換器の出力を受けて第１及び第２の等化デ
ータを出力するトランスバーサル等化器と；第１及び第
２の等化データを受けて第１の係数データを作成すると
ともに、その係数データと第１及び第２の等化データと
について所定のディジタル演算を施し前記副データ信号
を再生出力する副データ信号再生回路と；前記第１及び
第２の等化データと前記再生副データ信号とを受けて、
再生副データ信号から第２の係数データを作成するとと
もに、その係数データと第１及び第２の等化データとに
ついて所定のディジタル演算を施し副データ信号成分を
除去して前記主データ信号を再生出力する主データ信号
再生回路と；を備える復調装置において；前記トランス
バーサル等化器は、前記２つのアナログ・ディジタル変
換器の出力から得た象限信号と前記主データ信号再生回
路の出力から得た誤差信号とによって前記２つのアナロ
グ・ディジタル変換器の出力を制御し、符号間干渉の補
償をした前記第１及び第２の等化データを出力する；こ
とを特徴とする復調装置。
【請求項２】主データ信号で変調された直交振幅変調波
を副データ信号で位相変調した複合変調波である入力デ
ータ信号で直交位相検波する直交位相検波回路と；この
直交位相検波回路の２つの復調出力を、前記主データ信
号の判別に必要な最少ビット数より少なくとも２ビット
多いビット数の分解能で、それぞれ多値識別する２つの
アナログ・ディジタル変換器と；この２つのアナログ・
ディジタル変換器の出力を受けて第１及び第２の等化デ
ータを出力するトランスバーサル等化器と；第１及び第
２の等化データを受けて第１の係数データを作成すると
ともに、その係数データと第１及び第２の等化データと
について所定のディジタル演算を施し前記副データ信号
を再生出力する副データ信号再生回路と；前記第１及び
第２の等化データと前記再生副データ信号とを受けて、
再生副データ信号から第２の係数データを作成するとと
もに、その係数データと第１及び第２の等化データとに
ついて所定ディジタル演算を施し副データ信号成分を除
去して前記主データ信号を再生出力する主データ信号再
生回路と；を備える復調装置において；前記トランスバ
ーサル等化器は、前記主データ信号再生回路の出力から
得た象限信号と誤差信号とによって前記２つのアナログ
・ディジタル変換器の出力を制御し、符号間干渉の補償
をした前記第１及び第２の等化データを出力する；こと
を特徴とする復調装置。