JPH0326934B2 - - Google Patents
Info
- Publication number
- JPH0326934B2 JPH0326934B2 JP59109208A JP10920884A JPH0326934B2 JP H0326934 B2 JPH0326934 B2 JP H0326934B2 JP 59109208 A JP59109208 A JP 59109208A JP 10920884 A JP10920884 A JP 10920884A JP H0326934 B2 JPH0326934 B2 JP H0326934B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- timing
- circuit
- output
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 6
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 230000010355 oscillation Effects 0.000 claims description 4
- 238000007493 shaping process Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はタイミング同期回路に関し、特に帯域
制限された多値ベースバンド信号から、復調され
た信号を所定のデイジタル信号に変換するための
タイミング信号を再生する、タイミング同期回路
の改良に関する。
制限された多値ベースバンド信号から、復調され
た信号を所定のデイジタル信号に変換するための
タイミング信号を再生する、タイミング同期回路
の改良に関する。
（従来技術）
デイジタル搬送波伝送方式に用いられる復調装
置においては、一般に復調された信号をデイジタ
ル信号に変換するためには、所定のタイミング信
号が必要となる。多相位相変調（以下、多相
PSKと略記）方式または多値直交振幅変調（以
下、多値QAMと略記）方式によるデイジタル搬
送波伝送方式においては、従来、帯域制限された
多値ベースバンド信号から前記タイミング信号を
再生する手段として、１例として第１図に示され
るタイミング同期回路が用いられている。
置においては、一般に復調された信号をデイジタ
ル信号に変換するためには、所定のタイミング信
号が必要となる。多相位相変調（以下、多相
PSKと略記）方式または多値直交振幅変調（以
下、多値QAMと略記）方式によるデイジタル搬
送波伝送方式においては、従来、帯域制限された
多値ベースバンド信号から前記タイミング信号を
再生する手段として、１例として第１図に示され
るタイミング同期回路が用いられている。
第１図に示されるタイミング同期回路は、変調
方式が、8PSKまたは16QAMによつている場合
に対応しており、３ビツトＡ／Ｄコンバータ１、
極性判定回路２、論理回路３、低域ろ波器４およ
び電圧制御発振器５を備えている。図において、
例えば、所定の位相検波器により復調され帯域制
限された16QAMベースバンド信号ｍは、３ビツ
トＡ／Ｄコンバータ１に入力され、電圧制御発振
器５から入力されるタイミング信号によりサンプ
リング整形されて、第３図ａの基準レベルL1，
L2，L3，L4，L5，L6およびL7により、データ信
号X1，X2およびX3に変換される。このベースバ
ンド信号ｍと、データ信号X1，X2およびX3との
関係は第４図に示される。ここで、X3は、４値
ベースバンド信号の位置を判別する位置判別信号
となる。
方式が、8PSKまたは16QAMによつている場合
に対応しており、３ビツトＡ／Ｄコンバータ１、
極性判定回路２、論理回路３、低域ろ波器４およ
び電圧制御発振器５を備えている。図において、
例えば、所定の位相検波器により復調され帯域制
限された16QAMベースバンド信号ｍは、３ビツ
トＡ／Ｄコンバータ１に入力され、電圧制御発振
器５から入力されるタイミング信号によりサンプ
リング整形されて、第３図ａの基準レベルL1，
L2，L3，L4，L5，L6およびL7により、データ信
号X1，X2およびX3に変換される。このベースバ
ンド信号ｍと、データ信号X1，X2およびX3との
関係は第４図に示される。ここで、X3は、４値
ベースバンド信号の位置を判別する位置判別信号
となる。
第３図ｂにおいて、T-1，T0およびT1は、３
タイムスロツト間における、４値ベースバンド信
号に対する最適サンプリング点を表わしており、
また第３図ａにおける（A-1，A′-1，A″-1，Ａ
-1）、（B0，B′0，B″0，Ｂ0）および（C1，C′1，
C″1，Ｃ1）は、それぞれT-1，T0およびT1にお
いてサンプリングされる４値ベースバンド信号
の、各基準レベルにおけるタイミング同期回路の
収束点を表わしている。サンプリング点T0にお
ける。それぞれ基準レベルL1，L3，L5およびL7
に対応する収束点B0，B′0，B″0およびＢ0にお
いては、帯域制限された４値ベースバンド信号の
波形m1，m2，m3，m4，m5，m6，m7およびm8
が、前記集束点の近傍のみを示す形で表示されて
いる。なお、他のサンプリング点T-1およびT1に
おける、各レベルに対応する収束点A-1，A′-1，
A″-1、およびＡ-1と、C1，C′1，C″1およびＣ
１とにおいても、４値ベースバンド信号の近傍波
形が部分表示されている。
タイムスロツト間における、４値ベースバンド信
号に対する最適サンプリング点を表わしており、
また第３図ａにおける（A-1，A′-1，A″-1，Ａ
-1）、（B0，B′0，B″0，Ｂ0）および（C1，C′1，
C″1，Ｃ1）は、それぞれT-1，T0およびT1にお
いてサンプリングされる４値ベースバンド信号
の、各基準レベルにおけるタイミング同期回路の
収束点を表わしている。サンプリング点T0にお
ける。それぞれ基準レベルL1，L3，L5およびL7
に対応する収束点B0，B′0，B″0およびＢ0にお
いては、帯域制限された４値ベースバンド信号の
波形m1，m2，m3，m4，m5，m6，m7およびm8
が、前記集束点の近傍のみを示す形で表示されて
いる。なお、他のサンプリング点T-1およびT1に
おける、各レベルに対応する収束点A-1，A′-1，
A″-1、およびＡ-1と、C1，C′1，C″1およびＣ
１とにおいても、４値ベースバンド信号の近傍波
形が部分表示されている。
第３図ａおよびｂと、第４図とを参照して明ら
かなように、サンプリング点T0における収束点
B0，B′0，B″0およびＢ0において判別されるデ
ータ信号X3は、T0の前後におけるT0±ΔTのタ
イミングでサンプリングされる時には、第５図の
ように表わされる。第５図より、データ信号X3
において、ベースバンド信号波形m1〜m4、すな
わちサンプリング点T0における時間微分係数の
極性が正である場合には、サンプリング点がT0
＋ΔTの時には常にX3は“１”となり、反対にT0
−ΔTの時には常にX3は“０”となる。
かなように、サンプリング点T0における収束点
B0，B′0，B″0およびＢ0において判別されるデ
ータ信号X3は、T0の前後におけるT0±ΔTのタ
イミングでサンプリングされる時には、第５図の
ように表わされる。第５図より、データ信号X3
において、ベースバンド信号波形m1〜m4、すな
わちサンプリング点T0における時間微分係数の
極性が正である場合には、サンプリング点がT0
＋ΔTの時には常にX3は“１”となり、反対にT0
−ΔTの時には常にX3は“０”となる。
他方、ベースバンド信号波形m5〜m8、すなわ
ちサンプリング点T0における時間微分係数の極
性が負である場合には、前述のベースバンド信号
波形m1〜m4の場合と逆極性のデータ信号X3が得
られるので、このm1〜m4の場合のデータ信号X3
の極性を逆転してやれば、波形m5〜m8の場合と
同等のデータ信号となる。このように、多値ベー
スバンド信号のサンプリング点T0における微係
数の極性を判別し、その判別結果を参照してデー
タ信号X3を論理操作すれば、その出力信号はサ
ンプリング点T0に対する時間ずれを検出する誤
差信号となり得る。
ちサンプリング点T0における時間微分係数の極
性が負である場合には、前述のベースバンド信号
波形m1〜m4の場合と逆極性のデータ信号X3が得
られるので、このm1〜m4の場合のデータ信号X3
の極性を逆転してやれば、波形m5〜m8の場合と
同等のデータ信号となる。このように、多値ベー
スバンド信号のサンプリング点T0における微係
数の極性を判別し、その判別結果を参照してデー
タ信号X3を論理操作すれば、その出力信号はサ
ンプリング点T0に対する時間ずれを検出する誤
差信号となり得る。
第１図における極性判別回路２は、多値ベース
バンド信号波形m1〜m8を判別するためのもので
信号Ｇは波形m1〜m4の場合に“１”となり、波
形m5〜m8の場合に“０”となる。論理回路３
は、３ビツトＡ／Ｄコンバータ１から入力される
データ信号X3を、信号が“１”の場合には極
性反転させ、且つ信号Ｇおよびが共に“０”の
場合には、波形m1〜m8のうちのいずれかの波形
で、最も近い過去のデータ信号X3を保持する機
能を有しており、その出力として、３ビツトＡ／
Ｄコンバータ１における、サンプリング点の時間
ずれを検出する誤差信号が得られる。この誤差信
号を低域３波器４を経由して、電圧制御発振器５
に対する位相制御信号として供給することによ
り、前述の最適サンプリング点を維持することの
可能なタイミング信号が、電圧制御発振器５から
出力されて３ビツトＡ／Ｄコンバータに供給され
る。
バンド信号波形m1〜m8を判別するためのもので
信号Ｇは波形m1〜m4の場合に“１”となり、波
形m5〜m8の場合に“０”となる。論理回路３
は、３ビツトＡ／Ｄコンバータ１から入力される
データ信号X3を、信号が“１”の場合には極
性反転させ、且つ信号Ｇおよびが共に“０”の
場合には、波形m1〜m8のうちのいずれかの波形
で、最も近い過去のデータ信号X3を保持する機
能を有しており、その出力として、３ビツトＡ／
Ｄコンバータ１における、サンプリング点の時間
ずれを検出する誤差信号が得られる。この誤差信
号を低域３波器４を経由して、電圧制御発振器５
に対する位相制御信号として供給することによ
り、前述の最適サンプリング点を維持することの
可能なタイミング信号が、電圧制御発振器５から
出力されて３ビツトＡ／Ｄコンバータに供給され
る。
第６図は、極性判別回路２および論理回路３の
具体的な例を示しており、１１〜１６，１８〜１
９および２６はＤタイプのフリツプフロツプ、１
７は振幅比較器、２０はOR／NORゲート、２１
〜２２および２５はANDゲート、２３〜２４は
ORゲートである。極性判別回路２において、デ
ータ信号X1およびX2はフリツプフロツプ１１お
よび１４に入力され、電圧制御発振器５から送ら
れてくるタイミング信号Ｔは、フリツプフロツプ
１１〜１６に入力される。フリツプフロツプ１１
および１４の出力には、それぞれデータ信号X1
およびX2のT1時におけるデータが得られ、フリ
ツプフロツプ１３および１６の出力には、それぞ
れデータ信号X1およびX2のT-1時におけるデー
タが得られる。これのらデータ信号X1およびX2
に対応するデータY1およびY-1は、共に振幅比較
器１７に入力され、振幅比較器１７において多値
ベースバンド信号の微係数の極性が判別される。
今、T-1時における４値ベースバンド信号をa-1
とし、T1時における４値ベースバンド信号をa1
とすると、振幅比較器１７においては、a1−a-1
＝Ｍが演算され、Ｍの値が正、すなわちT0時の
微係数が正である場合には、信号Ｇは“１”とし
て出力され、Ｍの値が負、すなわちT0時の微係
数が負である場合には、信号は“１”として出
力される。なお、前記a-1およびa1はフリツプフ
ロツプ１１，１３，１４，１６の出力から、振幅
比較器１７における論理演算によつて得られる。
具体的な例を示しており、１１〜１６，１８〜１
９および２６はＤタイプのフリツプフロツプ、１
７は振幅比較器、２０はOR／NORゲート、２１
〜２２および２５はANDゲート、２３〜２４は
ORゲートである。極性判別回路２において、デ
ータ信号X1およびX2はフリツプフロツプ１１お
よび１４に入力され、電圧制御発振器５から送ら
れてくるタイミング信号Ｔは、フリツプフロツプ
１１〜１６に入力される。フリツプフロツプ１１
および１４の出力には、それぞれデータ信号X1
およびX2のT1時におけるデータが得られ、フリ
ツプフロツプ１３および１６の出力には、それぞ
れデータ信号X1およびX2のT-1時におけるデー
タが得られる。これのらデータ信号X1およびX2
に対応するデータY1およびY-1は、共に振幅比較
器１７に入力され、振幅比較器１７において多値
ベースバンド信号の微係数の極性が判別される。
今、T-1時における４値ベースバンド信号をa-1
とし、T1時における４値ベースバンド信号をa1
とすると、振幅比較器１７においては、a1−a-1
＝Ｍが演算され、Ｍの値が正、すなわちT0時の
微係数が正である場合には、信号Ｇは“１”とし
て出力され、Ｍの値が負、すなわちT0時の微係
数が負である場合には、信号は“１”として出
力される。なお、前記a-1およびa1はフリツプフ
ロツプ１１，１３，１４，１６の出力から、振幅
比較器１７における論理演算によつて得られる。
上記の説明は、帯域制限された多値ベースバン
ド信号からタイミング信号を再生する、従来例の
タイミング同期回路の動作概要であるが、上記の
従来例の動作内容は、本発明のタイミング同期回
路の動作と密接に関連しているために、第１図、
第３図、第４図、第５図および第６図を参照して
具体的に説明した。しかしながら、上述の
16QAM方式に対応する、４値ベースバンド信号
のデイジタル化するためのタイミング信号を再生
するタイミング同期回路においては、３ビツト
Ａ／Ｄコンバータから出力される、３系列のデー
タ信号X1，X2およびX3のうちの、X1およびX2の
２系列のデータ信号が、極性判別用として極性判
別回路に入力されている。一般に、多値ベースバ
ンド信号の多値数の増大にともない、前記ｎビツ
トＡ／Ｄコンバータから出力されるデータ信号の
系列数もｎ系列に増大し、前記極性判別回路に送
られる極性判定用のデータ信号もｎ−１に対応し
て増加する。このため、タイミング同期回路の主
要構成要素の一つである、極性判別回路の回路構
成が複雑化するという欠点がある。
ド信号からタイミング信号を再生する、従来例の
タイミング同期回路の動作概要であるが、上記の
従来例の動作内容は、本発明のタイミング同期回
路の動作と密接に関連しているために、第１図、
第３図、第４図、第５図および第６図を参照して
具体的に説明した。しかしながら、上述の
16QAM方式に対応する、４値ベースバンド信号
のデイジタル化するためのタイミング信号を再生
するタイミング同期回路においては、３ビツト
Ａ／Ｄコンバータから出力される、３系列のデー
タ信号X1，X2およびX3のうちの、X1およびX2の
２系列のデータ信号が、極性判別用として極性判
別回路に入力されている。一般に、多値ベースバ
ンド信号の多値数の増大にともない、前記ｎビツ
トＡ／Ｄコンバータから出力されるデータ信号の
系列数もｎ系列に増大し、前記極性判別回路に送
られる極性判定用のデータ信号もｎ−１に対応し
て増加する。このため、タイミング同期回路の主
要構成要素の一つである、極性判別回路の回路構
成が複雑化するという欠点がある。
（発明の目的）
本発明の目的は上記の欠点を除去し、多値ベー
ースバンド信号をデイジタル化するためのタイミ
ング信号を再生するために、前記多値ベースバン
ド信号をサンプリング整形するＡ／Ｄコンバータ
において、中心基準レベル値により識別されるデ
ータ信号を、極性判別回路に対する極性判別用の
参照信号として用いることにより、前記極性判別
回路の回路構成を簡易化することのできるタイミ
ング同期回路を提供することにある。
ースバンド信号をデイジタル化するためのタイミ
ング信号を再生するために、前記多値ベースバン
ド信号をサンプリング整形するＡ／Ｄコンバータ
において、中心基準レベル値により識別されるデ
ータ信号を、極性判別回路に対する極性判別用の
参照信号として用いることにより、前記極性判別
回路の回路構成を簡易化することのできるタイミ
ング同期回路を提供することにある。
（発明の構成）
本発明のタイミング同期回路は、帯域制限を受
けた多値ベースバンド信号から、所定のタイミン
グ信号を再生するタイミング同期回路において、
所定の位相制御信号によつて、タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、 前記タイミング信号発生回路から出力されるタ
イミング信号を用いて、前記多値ベースバンド信
号をサンプリング整形するｎ（３以上の整数）ビ
ツトＡ／Ｄコンバータと、 前記ｎビツトＡ／Ｄコンバータから出力される
所定のｎ系列のデータ信号の内の、前記ｎビツト
Ａ／Ｄコンバータにおける中心基準レベル値によ
り識別されて出力される特定の１系列のデータ信
号を参照して、前記ｎビツトＡ／Ｄコンバータの
サンプリング点における前値多値ベースバンド信
号の微係数の極性を判別する極性判別回路と、 前記極性判別回路から出力される極性判別信号
を参照して、前記ｎビツトＡ／Ｄコンバータから
出力される所定のｎ系列のデータ信号の内の、前
記多値ベースバンド信号の位置判別を行う特定の
１系列のデータ信号に対する極性制御演算処理を
行うことにより前記位相制御信号を生成する論理
回路と、 を備えて構成される。
けた多値ベースバンド信号から、所定のタイミン
グ信号を再生するタイミング同期回路において、
所定の位相制御信号によつて、タイミング信号の
出力位相が自動的に制御調整されるように形成さ
れるタイミング信号発生回路と、 前記タイミング信号発生回路から出力されるタ
イミング信号を用いて、前記多値ベースバンド信
号をサンプリング整形するｎ（３以上の整数）ビ
ツトＡ／Ｄコンバータと、 前記ｎビツトＡ／Ｄコンバータから出力される
所定のｎ系列のデータ信号の内の、前記ｎビツト
Ａ／Ｄコンバータにおける中心基準レベル値によ
り識別されて出力される特定の１系列のデータ信
号を参照して、前記ｎビツトＡ／Ｄコンバータの
サンプリング点における前値多値ベースバンド信
号の微係数の極性を判別する極性判別回路と、 前記極性判別回路から出力される極性判別信号
を参照して、前記ｎビツトＡ／Ｄコンバータから
出力される所定のｎ系列のデータ信号の内の、前
記多値ベースバンド信号の位置判別を行う特定の
１系列のデータ信号に対する極性制御演算処理を
行うことにより前記位相制御信号を生成する論理
回路と、 を備えて構成される。
（発明の実施例）
以下、本発明について図面を参照して詳細に説
明する。
明する。
第２図は、本発明の第１の実施例の要部を示す
ブロツク図で、タイミング信号の出力位相の制御
手段として、前記位相制御信号により位相を制御
調整される電圧制御発振器を用いる場合の、４値
ベースバンド信号に対応するタイミング同期回路
の一例を示している。
ブロツク図で、タイミング信号の出力位相の制御
手段として、前記位相制御信号により位相を制御
調整される電圧制御発振器を用いる場合の、４値
ベースバンド信号に対応するタイミング同期回路
の一例を示している。
第２図に示されるように、第１の実施例は、３
ビツトＡ／Ｄコンバータ６と、極性判別回路７
と、論理回路８と、低域ろ波器９と、電圧制御発
振器１０とを備えている。
ビツトＡ／Ｄコンバータ６と、極性判別回路７
と、論理回路８と、低域ろ波器９と、電圧制御発
振器１０とを備えている。
第２図において、帯域制限された４値ベースバ
ンド信号ｍは、３ビツトＡ／Ｄコンバータ６に入
力され、電圧制御発振器１０から送られてくるタ
イミング信号によりサンプリング整形されて、デ
ータ信号X1，X2およびX3として出力される。３
ビツトＡ／Ｄコンバータ６の動作については、前
述の従来例において説明したとおりである。デー
タ信号X1は、本来のデータ信号として出力され
るとともに、極性判別用の参照番号として極性判
別回路７に入力される。極性判別回路７の１実施
例は、第８図に、そのブロツク図が示される。第
８図において、３３〜３５はＤタイプのフリツプ
フロツプ、３６は振幅比較回路である。
ンド信号ｍは、３ビツトＡ／Ｄコンバータ６に入
力され、電圧制御発振器１０から送られてくるタ
イミング信号によりサンプリング整形されて、デ
ータ信号X1，X2およびX3として出力される。３
ビツトＡ／Ｄコンバータ６の動作については、前
述の従来例において説明したとおりである。デー
タ信号X1は、本来のデータ信号として出力され
るとともに、極性判別用の参照番号として極性判
別回路７に入力される。極性判別回路７の１実施
例は、第８図に、そのブロツク図が示される。第
８図において、３３〜３５はＤタイプのフリツプ
フロツプ、３６は振幅比較回路である。
第８図に示される極性判別回路７において、デ
ータ信号X1はフリツプフロツプ３３に入力され、
電圧制御発振器１０から送られてくるタイミング
信号Ｔは、フリツプフロツプ３３，３４および３
５に入力される。フリツプフロツプ３３および３
５の出力には、それぞれデータ信号X1のT1時お
よびT-1時におけるデータY1およびY-1が得ら
れ、共に振幅比較器３６に入力される。この場
合、前述の従来例と異なる点は、振幅比較器３６
に入力されるデータY-1およびY1が、データ信号
X1のみに対応するデータという点である。振幅
比較器３６においては、上記のデータY-1および
Y1を入力して、所定の論理演算を介して２値ベ
ースバンド信号のT-1時およびT1時における振幅
b-1およびb1が抽出され、b1−b-1＝Ｍが演算され
る。ここにおいても、b1およびb-1は、データ信
号X1から作成されているので、振幅レベルが同
一で極性のみが変化する信号となる。このＭの値
が正、すなわちT0時のベースバンド信号の微係
数が正である場合には、信号Ｇは“１”として出
力され、Ｍの値が負、すなわちT0時のベースバ
ンド信号の微係数が負の場合には、信号は
“１”として出力される。このことについて、更
に第３図を用いて説明を加えると、ベースバンド
信号が、A-1あるいはA′-1からC″あるいはＣ1
に変化した時、また、A″-1あるいはＡ-1から、
C1またはC′1に変化した時、すなわち、X1に極性
反転が生じた時には、ベースバンド信号の微係数
Ｍの値として、正あるいは負の値が得られるの
で、X1の極性により、ベースバンド信号波形m1
〜m8の微係数を検出することが可能となる。
ータ信号X1はフリツプフロツプ３３に入力され、
電圧制御発振器１０から送られてくるタイミング
信号Ｔは、フリツプフロツプ３３，３４および３
５に入力される。フリツプフロツプ３３および３
５の出力には、それぞれデータ信号X1のT1時お
よびT-1時におけるデータY1およびY-1が得ら
れ、共に振幅比較器３６に入力される。この場
合、前述の従来例と異なる点は、振幅比較器３６
に入力されるデータY-1およびY1が、データ信号
X1のみに対応するデータという点である。振幅
比較器３６においては、上記のデータY-1および
Y1を入力して、所定の論理演算を介して２値ベ
ースバンド信号のT-1時およびT1時における振幅
b-1およびb1が抽出され、b1−b-1＝Ｍが演算され
る。ここにおいても、b1およびb-1は、データ信
号X1から作成されているので、振幅レベルが同
一で極性のみが変化する信号となる。このＭの値
が正、すなわちT0時のベースバンド信号の微係
数が正である場合には、信号Ｇは“１”として出
力され、Ｍの値が負、すなわちT0時のベースバ
ンド信号の微係数が負の場合には、信号は
“１”として出力される。このことについて、更
に第３図を用いて説明を加えると、ベースバンド
信号が、A-1あるいはA′-1からC″あるいはＣ1
に変化した時、また、A″-1あるいはＡ-1から、
C1またはC′1に変化した時、すなわち、X1に極性
反転が生じた時には、ベースバンド信号の微係数
Ｍの値として、正あるいは負の値が得られるの
で、X1の極性により、ベースバンド信号波形m1
〜m8の微係数を検出することが可能となる。
なお、ベースバンド信号から微係数を検出する
ことができる確率は、X1が極性反転する確率に
よつて決まり、その値は1/2となる。この値は、
多値数が増加する場合においても変化することが
なく、また、回路が正常に安定動作するために十
分な値でもある。
ことができる確率は、X1が極性反転する確率に
よつて決まり、その値は1/2となる。この値は、
多値数が増加する場合においても変化することが
なく、また、回路が正常に安定動作するために十
分な値でもある。
極性判別回路７から出力される信号Ｇおよび
は、論理回路８に入力されるが、論理回路８の１
例としては、第６図に示される従来のタイミング
同期回路の説明時に引用された論理回路３を、そ
のまま参照することができる。第６図の論理回路
３において、データ信号X3はＤタイプ・フリツ
プフロツプ１８に入力され、電圧制御発振器１０
から送られてくるタイミング信号Ｔは、Ｄタイ
プ・フリツプフロツプ１８，１９およびANDゲ
ート２５に入力される。他方、極性判別回路７か
ら送られてくる信号Ｇおよびは、ANDゲート
２１，２２およびORゲート２３に入力される。
Ｄタイプ・フリツプ１９の出力には、データ信号
X3のT0時におけるデータが得られ、OR／NOR
ゲート２０、ANDゲート２１，２２，２４のゲ
ート作用を介して、信号Ｇが“１”の場合にはデ
ータ信号X3の極性がそのままの状態で出力され、
信号が“１”の場合にはデータ信号X3の極性
が反転されて出力される。また、ANDゲート２
５の出力には、信号Ｇおよびのいずれか一方が
“１”の場合には、タイミング信号Ｔが出力され、
信号Ｇおよびが共に“０”の場合には、タイミ
ング信号Ｔは出力されない。従つて、Ｄタイプ・
フリツプフロツプ２６の出力としては、第３図ａ
およびｂに示されるように、タイミングT0時に
対応する収束点B0，B′0，B″0およびＢ0におけ
るベースバンド信号の波形が、m1〜m8によつて
示される状態にある場合には、ORゲート２４の
出力がそのままの形で出力され、またベースバン
ド信号の波形が、収束点B0，B′0，B″0およびＢ
0において、第３図ａに示されるような状態に
ない場合には、現時点から１番近い過去の波形状
態に対応して、データ信号X3が保持されるよう
に動作する。この結果、論理回路３の出力にはサ
ンプリング点のずれを検出する誤差信号が生成さ
れ、タイミング信号に対する位相制御信号として
出力されて、低域ろ波器９を経由して電圧制御発
振器１０に送られる。
は、論理回路８に入力されるが、論理回路８の１
例としては、第６図に示される従来のタイミング
同期回路の説明時に引用された論理回路３を、そ
のまま参照することができる。第６図の論理回路
３において、データ信号X3はＤタイプ・フリツ
プフロツプ１８に入力され、電圧制御発振器１０
から送られてくるタイミング信号Ｔは、Ｄタイ
プ・フリツプフロツプ１８，１９およびANDゲ
ート２５に入力される。他方、極性判別回路７か
ら送られてくる信号Ｇおよびは、ANDゲート
２１，２２およびORゲート２３に入力される。
Ｄタイプ・フリツプ１９の出力には、データ信号
X3のT0時におけるデータが得られ、OR／NOR
ゲート２０、ANDゲート２１，２２，２４のゲ
ート作用を介して、信号Ｇが“１”の場合にはデ
ータ信号X3の極性がそのままの状態で出力され、
信号が“１”の場合にはデータ信号X3の極性
が反転されて出力される。また、ANDゲート２
５の出力には、信号Ｇおよびのいずれか一方が
“１”の場合には、タイミング信号Ｔが出力され、
信号Ｇおよびが共に“０”の場合には、タイミ
ング信号Ｔは出力されない。従つて、Ｄタイプ・
フリツプフロツプ２６の出力としては、第３図ａ
およびｂに示されるように、タイミングT0時に
対応する収束点B0，B′0，B″0およびＢ0におけ
るベースバンド信号の波形が、m1〜m8によつて
示される状態にある場合には、ORゲート２４の
出力がそのままの形で出力され、またベースバン
ド信号の波形が、収束点B0，B′0，B″0およびＢ
0において、第３図ａに示されるような状態に
ない場合には、現時点から１番近い過去の波形状
態に対応して、データ信号X3が保持されるよう
に動作する。この結果、論理回路３の出力にはサ
ンプリング点のずれを検出する誤差信号が生成さ
れ、タイミング信号に対する位相制御信号として
出力されて、低域ろ波器９を経由して電圧制御発
振器１０に送られる。
電圧制御発振器１０は、前記位相制御信号によ
り発振周波数が制形調整されるが、その発振出力
の位相に対しては、前記位相制御信号の積分値に
対応する形で制御される。電圧制御発振器１０の
出力は、所定の再生タイミング信号として、３ビ
ツトＡ／Ｄコンバータ６に送られるとともに、タ
イミング信号Ｔとして、極性判別回路７および論
理回路８に入力される。明らかに、第２図におい
て、論理回路８（論理回路３と同じ）、低域ろ波
器９および電圧制御発振器１０は、帯域制限され
たベースバンド信号を参照信号とするタイミング
信号の同期系を形成しており、３ビツトＡ／Ｄコ
ンバータ６には、電圧制御発振器１０から、最適
タイミングにおいて常時サンプリング整形用のタ
イミング信号が供給される。なお、論理回路８に
おける微係数が０の場合の保持機能は、タイミン
グ同期系自体の同期特性を改善するもので、付加
されなくても本発明の動作に支障はない。
り発振周波数が制形調整されるが、その発振出力
の位相に対しては、前記位相制御信号の積分値に
対応する形で制御される。電圧制御発振器１０の
出力は、所定の再生タイミング信号として、３ビ
ツトＡ／Ｄコンバータ６に送られるとともに、タ
イミング信号Ｔとして、極性判別回路７および論
理回路８に入力される。明らかに、第２図におい
て、論理回路８（論理回路３と同じ）、低域ろ波
器９および電圧制御発振器１０は、帯域制限され
たベースバンド信号を参照信号とするタイミング
信号の同期系を形成しており、３ビツトＡ／Ｄコ
ンバータ６には、電圧制御発振器１０から、最適
タイミングにおいて常時サンプリング整形用のタ
イミング信号が供給される。なお、論理回路８に
おける微係数が０の場合の保持機能は、タイミン
グ同期系自体の同期特性を改善するもので、付加
されなくても本発明の動作に支障はない。
次に、本発明の第２の実施例について説明す
る。第７図は、第２の実施例の要部を示すブロツ
ク図で、３ビツトＡ／Ｄコンバータ２７と、極性
判別回路２８と、論理回路２９と、低域ろ波器３
０と、固定周波数発振器３１と、可変位相器３２
とを備えている。
る。第７図は、第２の実施例の要部を示すブロツ
ク図で、３ビツトＡ／Ｄコンバータ２７と、極性
判別回路２８と、論理回路２９と、低域ろ波器３
０と、固定周波数発振器３１と、可変位相器３２
とを備えている。
この第２の実施例の、前述の第１の実施例と異
なる点は、タイミング信号の位相を制御するタイ
ミング信号同期系の差異にある。第２の実施例に
おいては、タイミング信号同期系は、論理回路２
９（論理回路３と同じ）、低域ろ波器３０および
可変位相器３２によつて形成されており、固定周
波数発振器３１の発振出力信号は、低域ろ波器３
０から送られてくる位相制御信号により伝送位相
量を制御される可変位相器３２において、所定の
位相に制御調整され、ベースバンド信号に対する
サンプリング整形用のタイミング信号として、３
ビツトＡ／Ｄコンバータ２７に入力されるととも
に、極性判別回路２８および論理回答２９に送出
される。なお、３ビツトＡ／Ｄコンバータ２７、
極性判別回路２８および論理回路２９の動作につ
いては、前述の第１の実施例の場合と同様であ
る。
なる点は、タイミング信号の位相を制御するタイ
ミング信号同期系の差異にある。第２の実施例に
おいては、タイミング信号同期系は、論理回路２
９（論理回路３と同じ）、低域ろ波器３０および
可変位相器３２によつて形成されており、固定周
波数発振器３１の発振出力信号は、低域ろ波器３
０から送られてくる位相制御信号により伝送位相
量を制御される可変位相器３２において、所定の
位相に制御調整され、ベースバンド信号に対する
サンプリング整形用のタイミング信号として、３
ビツトＡ／Ｄコンバータ２７に入力されるととも
に、極性判別回路２８および論理回答２９に送出
される。なお、３ビツトＡ／Ｄコンバータ２７、
極性判別回路２８および論理回路２９の動作につ
いては、前述の第１の実施例の場合と同様であ
る。
上記の第１および第２の実施例においては、多
値ベースバンド信号として、４値のベースバンド
信号に対応するタイミング同期回路について、本
発明の説明を行つたが、本発明は、この４値ベー
スバンド信号に対応する場合に限定されるもので
はなく、一般に、４値以上の多値ベースバンド信
号に対しても適用することが可能で、例えば、64
値QAM信号の場合には、Ａ／Ｄコンバータとし
て４ビツトＡ／Ｄコンバータを用い、この４ビツ
トＡ／Ｄコンバータから出力されるデータ信号
X1，X2，X3およびX4に対応して、データ信号X1
を極性判別用として極性判別回路に送り、データ
信号X4を位置判別用として論理回路に送出する
形において、タイミング同期回路が形成される。
一般的には、４相PSKおよび４値QAMにおける
２値ベースバンド信号の場合は特例として、８相
PSKおよび16値QAMにおける４値ベースバンド
信号の場合、および16QAM、64QAM等におけ
る多値ベースバンド信号に対しても、極性判別回
路に対する極性判別用のデータ信号としては、
Ａ／Ｄコンバータにおいて、中心基準レベル値に
よつて識別されるデータ信号のみを参照すること
により、所期のタイミング同期回路を形成するこ
とができる。
値ベースバンド信号として、４値のベースバンド
信号に対応するタイミング同期回路について、本
発明の説明を行つたが、本発明は、この４値ベー
スバンド信号に対応する場合に限定されるもので
はなく、一般に、４値以上の多値ベースバンド信
号に対しても適用することが可能で、例えば、64
値QAM信号の場合には、Ａ／Ｄコンバータとし
て４ビツトＡ／Ｄコンバータを用い、この４ビツ
トＡ／Ｄコンバータから出力されるデータ信号
X1，X2，X3およびX4に対応して、データ信号X1
を極性判別用として極性判別回路に送り、データ
信号X4を位置判別用として論理回路に送出する
形において、タイミング同期回路が形成される。
一般的には、４相PSKおよび４値QAMにおける
２値ベースバンド信号の場合は特例として、８相
PSKおよび16値QAMにおける４値ベースバンド
信号の場合、および16QAM、64QAM等におけ
る多値ベースバンド信号に対しても、極性判別回
路に対する極性判別用のデータ信号としては、
Ａ／Ｄコンバータにおいて、中心基準レベル値に
よつて識別されるデータ信号のみを参照すること
により、所期のタイミング同期回路を形成するこ
とができる。
また、上記の説明においては、本発明の適用領
域として、デイジタル搬送波伝送方式を主たる対
象領域として動作説明を行つて来たが、本発明の
適用領域はこれに限定されるものではなく、ベー
スバンド伝送方式に対しても適用可能であること
は言うまでもない。勿論、第１および第２の実施
例の説明のために用いられたブロツク図等が、本
発明を限定するものでないことことは明らかなこ
とである。
域として、デイジタル搬送波伝送方式を主たる対
象領域として動作説明を行つて来たが、本発明の
適用領域はこれに限定されるものではなく、ベー
スバンド伝送方式に対しても適用可能であること
は言うまでもない。勿論、第１および第２の実施
例の説明のために用いられたブロツク図等が、本
発明を限定するものでないことことは明らかなこ
とである。
（発明の効果）
以上詳細に説明したように、本発明は、帯域制
限を受けたベースバンド信号から、所定のタイミ
ング信号を再生するタイミング同期回路におい
て、電圧制御発振器または可変位相器を含むタイ
ミング信号同期系の一構成要素である極性判別回
路に、極性判別用として、特定の一系列のデータ
信号のみを参照信号として送出することにより、
前記極性判別回路の回路構成が簡易化されるとい
う効果がある。
限を受けたベースバンド信号から、所定のタイミ
ング信号を再生するタイミング同期回路におい
て、電圧制御発振器または可変位相器を含むタイ
ミング信号同期系の一構成要素である極性判別回
路に、極性判別用として、特定の一系列のデータ
信号のみを参照信号として送出することにより、
前記極性判別回路の回路構成が簡易化されるとい
う効果がある。
第１図は従来例のタイミング同期回路の要部を
示すブロツク図、第２図は本発明の第１の実施例
の要部を示すブロツク図、第３図ａおよびｂは、
タイミング同期回路の動作説明図、第４図はベー
スバンド信号ｍとデータ信号X1，X2およびX3と
の対応関係図、第５図はデータ信号X3の状態図、
第６図は極性判別回路と論理回路の１例のブロツ
ク図、第７図は本発明の第２の実施例の要部を示
すブロツク図、第８図は本発明の第１および第２
の実施例において用いられる極性判別回路の１実
施例のブロツク図である。図において、 １，６，２７……３ビツトＡ／Ｄコンバータ、
２，７，２８……極性判別回路、３，８，２９…
…論理回路、４，９，３０……低域ろ波器、５，
１０……電圧制御発振器、１１，１２，１３，１
４，１５，１６，１８，１９，２６，３３，３
４，３５……Ｄタイプ・フリツプフロツプ、１
７，３６……振幅比較回路、２０……OR／NOR
ゲート、２１，２２，２５……ANDゲート、２
３，２４……ORゲート。
示すブロツク図、第２図は本発明の第１の実施例
の要部を示すブロツク図、第３図ａおよびｂは、
タイミング同期回路の動作説明図、第４図はベー
スバンド信号ｍとデータ信号X1，X2およびX3と
の対応関係図、第５図はデータ信号X3の状態図、
第６図は極性判別回路と論理回路の１例のブロツ
ク図、第７図は本発明の第２の実施例の要部を示
すブロツク図、第８図は本発明の第１および第２
の実施例において用いられる極性判別回路の１実
施例のブロツク図である。図において、 １，６，２７……３ビツトＡ／Ｄコンバータ、
２，７，２８……極性判別回路、３，８，２９…
…論理回路、４，９，３０……低域ろ波器、５，
１０……電圧制御発振器、１１，１２，１３，１
４，１５，１６，１８，１９，２６，３３，３
４，３５……Ｄタイプ・フリツプフロツプ、１
７，３６……振幅比較回路、２０……OR／NOR
ゲート、２１，２２，２５……ANDゲート、２
３，２４……ORゲート。
Claims (1)
- 【特許請求の範囲】 １ 帯域制限を受けた多値ベースバンド信号か
ら、所定のタイミング信号を再生するタイミング
同期回路において、所定の位相制御信号によつ
て、タイミング信号の出力位相が自動的に制御調
整されるように形成されるタイミング信号発生回
路と、前記タイミング信号発生回路から出力され
るタイミング信号を用いて、前記多値ベースバン
ド信号をサンプリング整形するｎ（３以上の整数）
ビツトＡ／Ｄコンバータと、前記ｎビツトのＡ／
Ｄコンバータから出力される所定のｎ系列のデー
タ信号の内の、前記ｎビツトＡ／Ｄコンバータに
おける中心基準レベル値により識別されて出力さ
れる特定の１系列のデータ信号を参照して、前記
ｎビツトＡ／Ｄコンバータのサンプリング点にお
ける前記多値ベースバンド信号の微係数の極性を
判別する極性判別回路と、前記極性判別回路から
出力される極性判別信号を参照して、前記ｎビツ
トＡ／Ｄコンバータから出力される所定のｎ系列
のデータ信号の内の、前記多値ベースバンド信号
の位置判別を行う特定の１系列のデータ信号に対
する極性制御演算処理を行うことにより前記位相
制御信号を生成する論理回路と、を備えることを
特徴とするタイミング同期回路。 ２ 前記タイミング信号発生回路において、タイ
ミング信号の出力位相の制御手段として、前記位
相制御信号により発振出力位相が制御される電圧
制御発振器を適用することを特徴とする、特許請
求の範囲第１項記載のタイミング同期回路。 ３ 前記タイミング信号発生回路において、タイ
ミング信号の出力位相の制御手段として、所定の
固定周波数発振器の出力位相を制御するために、
前記位相制御信号により伝送位相量が制御される
可変位相器を適用することを特徴とする、特許請
求の範囲第１項記載のタイミング同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109208A JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59109208A JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60251742A JPS60251742A (ja) | 1985-12-12 |
| JPH0326934B2 true JPH0326934B2 (ja) | 1991-04-12 |
Family
ID=14504335
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59109208A Granted JPS60251742A (ja) | 1984-05-29 | 1984-05-29 | タイミング同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60251742A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1988005235A1 (fr) * | 1987-01-12 | 1988-07-14 | Fujitsu Limited | Circuit de commande de la temporisation de discrimination |
| JPH0693677B2 (ja) * | 1987-01-12 | 1994-11-16 | 富士通株式会社 | 識別タイミング制御回路 |
| JPH0624352B2 (ja) * | 1989-01-18 | 1994-03-30 | 日本電気株式会社 | サンプリング位相誤差検出回路 |
-
1984
- 1984-05-29 JP JP59109208A patent/JPS60251742A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60251742A (ja) | 1985-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5661761A (en) | Quasi-synchronous detection and demodulation circuit and frequency discriminator used for the same | |
| US4870659A (en) | FSK demodulation circuit | |
| US5789988A (en) | Clock recovery circuit for QAM demodulator | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| US4528512A (en) | Timing synchronizing circuit for demodulators | |
| JPH0687540B2 (ja) | 復調装置 | |
| US4811363A (en) | Method for recovering a phase difference signal | |
| US4334312A (en) | Phase synchronizing circuit for use in multi-level, multi-phase, superposition-modulated signal transmission system | |
| JPH0693677B2 (ja) | 識別タイミング制御回路 | |
| JPH0428185B2 (ja) | ||
| US6192091B1 (en) | Circuit for reproducing a clock from a multilevel QAM signal | |
| JPS60251742A (ja) | タイミング同期回路 | |
| JPH0122787B2 (ja) | ||
| JP2513318B2 (ja) | 搬送波再生回路 | |
| JPS6171736A (ja) | 微係数判別回路 | |
| JPH0520028Y2 (ja) | ||
| JP2526540B2 (ja) | 搬送波同期回路 | |
| JPH0234548B2 (ja) | ||
| JP2540958B2 (ja) | ディジタル変復調システム | |
| JPH0323021B2 (ja) | ||
| JPH0230222B2 (ja) | ||
| JP3312658B2 (ja) | クロック位相誤差検出方法および回路 | |
| JPH0334705B2 (ja) | ||
| JPH0118616B2 (ja) | ||
| JP3339093B2 (ja) | クロック再生回路及び多値ｑａｍ復調器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |