JPH0796314B2

JPH0796314B2 - 印刷装置

Info

Publication number: JPH0796314B2
Application number: JP4017132A
Authority: JP
Inventors: 杉浦　　進; 泰生上里; 孝杉野; 伸俊水澤; 昌司太田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1992-01-31
Filing date: 1992-01-31
Publication date: 1995-10-18
Anticipated expiration: 2010-10-18
Also published as: JPH0550663A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は印刷装置に関し、特にマ
ルチノズルインクジェット記録ヘッドを用いた多色印刷
に好適な印刷装置に関する。

【０００２】

【従来の技術】従来のカラー印刷装置は使用する記録材
料により、（１）銀塩写真を使用するものと、（２）非
銀塩記録を使用するものとに大別される。（１）の銀塩
写真を使用するものはグーデンベルグ以来歴史の長い印
刷機として有名であるが、装置が大きいこと、銀塩紙が
高価のため少量枚印刷するには価格（ランニングコス
ト）高であること、さらには近年のコンピュータ出力装
置としてはインターフェイスしにくいなどの欠点があっ
た。（２）の非銀塩記録方式としては電子写真，感熱記
録，静電記録，インクジェット記録，放電破壊記録等の
種々の記録方式があるが、特に多色印刷ができるカラー
印刷装置としては電子写真，ワイヤードット，感熱転
写，インクジェットの記録方式によるものに限定され
る。

【０００３】これらのカラー記録方式を比較すると、電
子写真方式は装置寸法が大きく、また装置価格も高くな
る欠点がある。これは、感光ドラムを３本または４本必
要とするし、現像，転写，定着等のプロセスステーショ
ンが多いためである。ワイヤードット方式は騒音が大き
く、印刷スピードをあげることができない、リボンの混
色が生じやすい等の欠点がある。感熱転写方式は分解能
を上げることに難点がある。これはインク支持体を通じ
熱拡散があること、および印刷紙の表面が一様でないた
めである。しかもアナログ的に転写濃度を変えることは
難しい。さらに、インク消費量も１度使用されたインク
フィルムは再使用できないため効率悪く、印刷価格高と
なるという欠点がある。

【０００４】一方、インクジェット記録方式は低騒音
で、高速印字ができ、安価な普通紙が使え、漢字および
図形などの記録ができ、文字フォント，サイズの変更が
容易であるなどの記録の融通性と、機能の拡張性を備え
ているため、上記の各方式の欠点を有さず、カラー記録
方式としては最も適した記録方式であると期待されてい
る。このような記録装置においては、カラー画像記録を
行うために、記録色の異なる複数の記録ヘッド（複数の
記録素子列を含む）を並べてヘッドキャリッジに搭載
し、このヘッドキャリッジを記録材に対して相対的に走
査させながら記録を行うように構成されている。

【０００５】

【発明が解決しようとする課題】しかしながら、従来の
方法では、ヘッドキャリッジに搭載されている記録ヘッ
ドの間隔（レジストレーション）に起因する色ずれを防
止することが難しい。また、記録速度の向上を図るため
往復印刷が行われるが、往復印刷を行うと往復走査の各
走査方向のレジストレーションが変わってしまう。

【０００６】本発明は上記問題を解決するためになされ
たもので、複数の記録ヘッドの往復走査の各走査方向の
間隔（レジストレーション）に起因する色ずれを低減
し、しかも構成が簡単な印刷装置を提供することを目的
とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、メモリ（実施例では図８の３８１）に複
数の記録ヘッド（図８の４１０）の往復走査に伴って前
記複数の記録ヘッド各々に対応したアドレスを供給し、
格納された記録データを対応する前記各記録ヘッドに読
み出す読み出し手段（図８の２０７、図１２）と、この
読み出し手段が前記メモリに前記複数の記録ヘッド各々
に対応したアドレスを供給する開始タイミングを、前記
複数の記録ヘッド間の前記往復走査の各走査方向のレジ
ストレーション（図１１の１１０）に応じて制御するタ
イミング制御手段（図８の２０５、図１１）と、を具備
したことを特徴とする。

【０００８】

【作用】本発明では、複数の記録ヘッド各々に対応した
アドレスを供給する開始タイミングを、その複数の記録
ヘッド間の往復走査の各走査方向のレジストレーション
に応じて制御しているので、複数の記録ヘッド間の往復
走査におけるレジストレーションの補正を簡易な構成に
よって行うことができる。

【０００９】

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。

【００１０】図１は本発明印刷装置の構成の一例を示
し、ここで１０１はカラー画像情報を供給する入力装置
であり、例えば３色色分解スキャナ装置、コンピュー
タ、画像ファイル、ワードプロセッサ、ファクシミリな
どの装置である。１０２は入力装置１０１から供給され
た画像情報を処理する画像処理部であり、１０３は画像
処理部１０２から供給された画像濃度ビットパターン情
報の記憶を行うフレームメモリであり、１０４は印刷す
るのに必要な情報量をフレームメモリ１０３から転送を
受けて一時的に保存するバッファメモリであり、１０５
はバッファメモリ１０４から供給された画像情報により
出力装置１０６の印刷ヘッドを駆動するドライバであ
る。

【００１１】出力装置１０６は印刷ヘッドとしてマルチ
ノズルインクジェットヘッドを有し、記録紙等の記録媒
体上にカラー原画を再現印刷する。１０７は上述の各装
置１０１〜１０６の全体を制御信号１０９〜１１１，１
１３および１１４を介して制御する制御コンピュータ
（ＣＰＵ）、１０８はコンピュータ１０７と接続して印
刷の諸条件を設定するキーボード部と制御情報を表示す
るモニタ部とを有するＣＰＵ入出力装置（制御操作卓）
である。

【００１２】図１の各装置の構成と動作についての詳細
は図２以下の図を参照して後述するが、その前に図１の
装置全体の動作の概要を説明する。

【００１３】入力装置１０１により原稿画像から読み取
られ、色分解の後、光電変換されたカラー画像情報（信
号）は、画像処理部１０２に供給され必要な画像処理を
受ける。すなわち、画像処理部１０２では、入力原画濃
度情報にディザ信号を加えて得た上位ビットからなる圧
縮濃度情報をパターンジェネレータ（パターン発生器）
により原画濃度ビットパターン情報に変換し、これをフ
レームメモリ１０３に供給して格納する。パターンジェ
ネレータでは補色変換を行い、濃度曲線の変更も行うこ
とができる。この出力画像に中間調表現を行わせるため
のデジタルハーフトン表現処理の他、マスキング処理、
スクリーン角処理、墨版処理、あるいは下色除去処理な
ども画像処理部１０２で行う。

【００１４】次に、フレームメモリ１０３から印刷する
のに必要な最小単位ごとの画像情報をバッファメモリ１
０４に転送し、バッファメモリ１０４では印刷が容易と
なるように適切な処理を加えてドライバ１０５に転送す
る。

【００１５】ドライバ１０５は印刷時にフレームメモリ
１０３のアドレスを制御し、バッファメモリ１０４から
供給された画像情報により印刷ヘッドを選択通電して記
録紙にカラー画像を再現印刷する。その際、出力装置１
０６のマルチノズルを一度に通電可能とせずに、分散通
電して駆動すると好適である。すなわち、マルチノズル
分の画像情報量をシリアルに並べ、いくつかのグループ
に分割し、分割した分だけ用意した信号線を通じ画像情
報を送るとともに、各グループ毎に分割されたシリアル
画像信号を印刷するノズルに同期させる同期信号により
信号分配させる。また、ドライバ１０５によりマルチノ
ズルヘッドをヘッド走査方向に往復移動させ、その両往
復走査時に画像印刷を行わせる。なお、そのヘッドとし
ては、例えばノズルが１２８本で１本のマルチノズルヘ
ッドとなるヘッドを４色分４本有するものなどが好適で
ある。

【００１６】図２および図３は図１の入力装置１０１の
構成の一例を示し、この入力装置１０１としては３６ｍ
ｍフィルムを原稿とする画像読取装置を例にとることに
する。ここで、５０１は光源であり、例えば色温度３８
００°Ｋ，１００Ｗ，２８ｌｍ／Ｗ（１ｍはルーメン）
程度のハロゲンランプなどである。５０２はハロゲンラ
ンプ５０１および反射板５０３を冷却するための冷却フ
ァンモータである。

【００１７】５０４は熱線吸収フィルタ、５０５は平行
光にするための光学系、５０６はフィルム面走行幅より
広いスリットを有するスリット板である。５０７はフィ
ルム収納器、５０８はフィルム送りスプロケット、５０
９は現像されたカラーフィルム全体、５１０は画像読取
り用フィルム画面、５１１はパルスモータのようなフィ
ルム送り駆動モータ、５１２はフィルム位置を検出する
ための検出器であり、例えばスリット用孔または画面端
からフィルム位置を検出する。

【００１８】５１３ＲはＣＣＤラインセンサからなる受
光器で、例えば受光素子数が２０４８個有する東芝製Ｔ
ＣＤ１０１Ｃ等が用いられる。５１４Ｒはリレーレンズ
を含む第２の光学系、５１５はフィールドレンズを含む
第１の光学系、５１６ＢはＣＣＤ受光器、５１７Ｂは第
２の光学系５１４と同じ作用をする第３の光学系、５１
８は赤光を反射し他の波長の光を透過するダイクロイッ
クミラー、５１９は青光を反射し他の波長の光を透過す
るダイクロイックミラー、５２０Ｇは結像光学系、５２
１ＧはＣＣＤ受光器である。

【００１９】次に、図２の画像読取り装置１０１の動作
を説明する。まず、ハロゲンランプ５０１から発光した
光を直接放射し、また５０３の反射板から反射して熱線
吸収フィルタ５０４を通してから、平行光にするための
光学系５０５に入れ、さらに不要にフィルム面を照射さ
せることを防ぐスリット板５０６により幅制限して、画
像読取り用フィルム５１０を通過させた後、第１光学系
５１５に通し、ダイクロイックミラー５１８に照射す
る。ダイクロイックミラー５１８により反射した赤光像
を第２の光学系５１４Ｒに入れ、これによりフィルム５
１０の走査面を受光器５１３Ｒ上に結像させる。この
際、受光器５１３Ｒと第２光学系５１４Ｒとの間に色補
正用フィルターを取付けてもよい。

【００２０】一方、ダイクロイックミラー５１８を透過
した光を次のダイクロイックミラー５１９により青光反
射させ他の波長の光のみを透過させる。ダイクロイック
ミラー５１９により青光反射した光を光学系５１７Ｂに
受光器５１６Ｂ上に青光像を結像させる。ダイクロイッ
クミラー５１９を透過した光は緑光となるが、この緑光
を結像光学系５２０ＲによりＣＣＤ受光器５２１Ｇ上に
結像させ、緑光像を作る。このＣＣＤ受光器５２１Ｇの
前に色補正用フィルタを入れるとよい。

【００２１】各ＣＣＤ５１３Ｒ，５１６Ｂおよび５２１
Ｇ上に結像させた各色原画像信号を光電変換し、各ＣＣ
Ｄ内のシフトレジスタ（不図示）を通してＣＣＤ外に時
系列信号として出力する。フィルム５１０の１ライン分
を走査完了後は、フィルム送り駆動モータ５１１により
フィルム５１０を１ライン分矢印方向に送り、上述と同
様に次のラインを各ＣＣＤ５１３Ｒ，５１６Ｂおよび５
２１Ｇ上に色分解結像させる。

【００２２】図３は図２の入力装置１０１の回路構成の
一例を示す。

【００２３】まず、赤光像を検出するＣＣＤ５１３Ｒの
出力情報をデータライン３２０Ｒを通じてビデオ増幅器
３１５Ｒにより増幅し、これをアナログデジタル変換器
３１６Ｒでアナログデジタル量に変換する。３１７はア
ナログデジタル変換器（ＡＤＣ）３１６Ｒへアナログデ
ジタル変換用（ＡＤＣ）サンプリングタイミングを与え
る信号ラインである。この点は他のＣＣＤ５１６Ｂおよ
び５２１Ｇも同様な構成である。３１９はフィルム位置
検出信号ライン、３２２は各ＣＣＤ５１３Ｒ，５１６
Ｂ，５２１Ｇのサンプリングパルスライン、３２３はク
ロックパルスラインである。サンプリングパルスライン
３２２により、ＣＣＤ５１３Ｒ，５１６Ｂ，５２１Ｇへ
の受光時間を制御し、クロックパルスライン３２３によ
り画像信号出力スピードを制御する。３２４はフィルム
送りパルスモータ信号線であり、増幅器３０９を経てパ
ワーライン３２５からフィルム送り駆動モータ（パルス
モータ）５１１に接続する。

【００２４】図４は図１の画像処理部１０２の構成の一
例を示す。デジタル的中間調表現およびデータ圧縮の動
作の説明を図４を参照して行う。なお、各色のラインは
ほぼ同様な構成なので、説明を簡略化するために赤光像
ラインについてのみ説明する。

【００２５】デジタル量で原画の濃度を表現された画像
データはライン３５４Ｒから供給され、通常は８ｂｉｔ
（ビット）（２５６階調）程度の濃度分解能を有する。
カウンタ３６３から周期的に生成したディザ信号をディ
ザ信号ライン３５９を経てデジタル加算器３５０Ｒに入
れ、上述の画像データと加算させる。

【００２６】このとき、例えば出力側１０６の画像のド
ット径が１００μｍφで、１画素を４×４のドットマト
リックスで表現すると、出力される１画素の一辺の長さ
は

【００２７】

【数１】

【００２８】となり、基本階調数は１７階調となる。分
解能から言って１画素寸法をこれ以上大きくすることは
望ましくないので、本例では２８２．８μｍ程度とす
る。よって、この場合のデータライン３５５Ｒとしては
５ｂｉｔあればよいから、ディザビット数は（８ｂｉｔ
−５ｂｉｔ）＝３ｂｉｔとなる。従って、カウンタ３６
３は３ｂｉｔカウンタで構成する。また、カウンタ３６
３の入力端子を初期値設定用データライン３６９および
印刷方向のＸ軸とＹ軸方向の１画素当りにつき１歩進パ
ルスを発生する歩進パルスライン３６７および３６８と
接続する。

【００２９】デジタル加算器３５０Ｒからデータライン
３５５Ｒにディザ加算された上位５ｂｉｔを出力し、下
位の３ｂｉｔを省略する。ラインメモリ３５１Ｒはデー
タライン３５５Ｒを経て供給されたＣＣＤ１ライン分の
データを記憶する。３６０はラインメモリ３５１Ｒのア
ドレスおよびリードライト制御線を示す。３６４はライ
ンメモリ用アドレスカウンタおよび制御信号発生器であ
る。カウンタ（ＣＮＴ２）３６４は制御用ＣＰＵ１０７
からライン３７１を通して供給される信号により初期値
がラッチされ、１ライン分をシーケンシャルに走査する
ときに、ライン３７０から供給されるインクリメントパ
ルス信号によりカウンタ値ＣＮＴ２を歩進する。また、
カウンタ３６４によりラインメモリ３５１Ｒのリードラ
イトとアドレスおよび制御ライン３６０のコントロール
を行う。ラインメモリ３５１Ｒは１画素５ｂｉｔからな
り、ＣＣＤ５１３Ｒが１７２８画素構成とすれば８６４
０ｂｉｔのメモリ容量を必要とする。３５６Ｒはライン
メモリ３５１Ｒから読出され、データを供給するデータ
ラインであり、これも５ｂｉｔからなるデータラインで
ある。

【００３０】３５２Ｃはパターンジェネレータであり、
ここで濃度データを濃度パターンに変換するとともに、
補色変換も行う。更に、ジェネレータ３５２Ｃによりパ
ターンジェネレータ（ＰＧ）の値を変えることにより濃
度曲線を変更することもできる。３５７Ｃは赤光像の補
色であるシアン濃度のパターンラインである。このライ
ン３５７Ｃは４ｂｉｔである。３５３Ｃは１６ビットパ
ラレルレジスタ（ＬＡＴＣＨ）であり、フレームメモリ
１０３へ転送しやすいように入力した４ビットデータを
４回分まとめて１６ｂｉｔデータに生成し、フレームメ
モリ１０３に転送する。３６２は１６ビットパラレルレ
ジスタ３５３Ｃに４ｂｉｔづつ４回順番にデータをラッ
チするためのアドレスおよび制御線である。３６６はパ
ラレルレジスタ（ラッチ回路）３５３Ｃに４ｂｉｔデー
タを切換えて記憶させるためのカウンタである。３７３
は外部ＣＰＵ１０７からのラッチタイミングをカウンタ
３６６へ送出する信号線である。

【００３１】図５は図１のフレームメモリ１０３の構成
の一例を示す。ページメモリ３８１の容量は、例えば入
力情報量を１５００×１５００画素とすると、１色当り
１０００² ×４² ｂｉｔ＝１６，０００，０００ｂｉｔ
＝１６Ｍｂｉｔ＝１ＭＷ（メガワード）のメモリを必要
とする。ページメモリ３８１上には画像データのビット
パターンが記憶される。３８２Ｙはデータの出力ライン
で、１６ｂｉｔ構成になっている。３８３はページメモ
リ用のアドレス制御線で当然にページセレクトラインお
よびリードライト制御線も含まれる。３８４はカウンタ
（ＣＮＴ５）である。３８５は初期アドレス設定線、３
８６はインクリメントおよびデクリメントパルス線であ
る。

【００３２】図６および図７は、入力装置１０１から画
像処理部１０２，ページメモリ部１０３までの一連の画
像信号生成のタイミングチャートの一例を示す。まず、
１ライン分の原画信号をラインメモリ３５１Ｒに格納す
べきことを示すスタート信号（１Ａ）を制御用ＣＰＵ１
０７から放出する。これにより、入力装置１０１の内部
にあるラッチ回路（不図示）によりレディ／ビジー（Ｒ
ＥＡＤＹ／ＢＳＹ）信号（１Ｆ）をハイ（Ｈｉｇｈ，以
下Ｈとする）にする。この状態以前に読取り用光源５０
１等はセットアップされているので、ＣＣＤ５１３Ｒ上
には潜像が形成されているため、電子シャッタ信号（１
Ｃ）によりＣＣＤ５１３Ｒ内の光電変換された信号をシ
フトレジスタ（不図示）側に転送する。この転送が終る
と内部クロック（１Ｄ）に応じて原画信号が時系列的に
出力されるので、この原画信号をアナログ／デジタル
（Ａ／Ｄ）サンプル信号（１Ｅ）によりアナログ／デジ
タル変換（Ａ／Ｄ変換）する。Ａ／Ｄ変換した原画情報
に基づき、制御用ＣＰＵ１０７によりその初期値をデー
タライン３６９を通じカウンタ３６３にセットする。従
って、第１番目の原画情報に対してはその初期値が加算
器３５０Ｒで加算され、その結果の上位５ｂｉｔがデー
タライン３５５Ｒ上に出力される。このディザ加算され
た上位５ビットデータをラインメモリ読込みパルス（２
Ｂ）によりラインメモリ３５１Ｒに読込む。

【００３３】このときのラインメモリアドレスは、ライ
ン３７１を介してカウンタ３６４に初期値がセットされ
るから、今、初期値を０とするとカウンタ３６４がＣＮ
Ｔ２＝０となるから、ラインメモリ３５１Ｒの０番地に
データが書き込まれる。次に、２画素目のクロックパル
ス（１Ｄ）により２番目の画素のデータがＡ／Ｄ変換さ
れ、これと同時にディザカウンタ３６３の歩進パルスを
ライン３６７から入力し、カウンタ３６３のカウンタＣ
ＮＴ１値を１つ加算（歩進）する。また、同時にライン
３６７からラインメモリアドレスを供給し、カウンタ３
６４を１つ歩進する。従って、カウンタ３６３の値ＣＮ
Ｔ１は初期値＋“１”のデータがセットされ、カウンタ
３６４のカウンタ値はＣＮＴ２＝１となる。このように
して、Ａ／Ｄ変換した第２番目の画素データとカウンタ
ＣＮＴ１値とを加算し、その上位５ｂｉｔをデータライ
ン３５５Ｒ上に出力する。この出力データを２番目のラ
インメモリ読込みパルス（２８）により、１番目のライ
ンメモリ３５１Ｒ上に格納する。

【００３４】以下同様に、各画素データをディザ加算
し、その結果の上位５ｂｉｔをアドレス順にラインメモ
リ３５１Ｒに格納する。この動作を１０００画素分行う
と、ラインメモリ３５１Ｒは一杯になる。この画素数
（１０００画素）をカウントするカウンタ（図示せず）
の出力によりＲＥＡＤＹ／ＢＳＹ信号（１Ｆ）をリセッ
トする。これにより、原画１ライン分のＡ／Ｄ変換と、
ディザ加算およびメモリ格納動作を完了する。なお、１
ライン分のＲＥＡＤＹ／ＢＳＹ信号（１Ｆ）がリセット
される前にフィルム送りモータ５１１へ１ステップパル
ス（１Ｂ）送り、フィルム５０９を移送する。

【００３５】ディザ加算を行う理由の１つは、出力側の
ドット径が通常１００μｍφ程度あるため１画素マトリ
ックスを大きく出来ないからであり、それを大きくすれ
ば階調製は上るが分解能を悪くするためである。通常、
非銀塩記録では４×４マトリックス程度が一般に使用さ
れる。しかし、４×４マトリックスでは１７階調のため
の擬似輪郭を生じ良好な画質にならない。

【００３６】一方、人間の視覚特性としては広い面積の
ところは階調性を多く判断できるが、狭い面積のところ
は分解能を必要とし、階調性をあまり判断し得ない。こ
のような視覚特性のため原画信号の８ｂｉｔデータから
下位３ビットを切捨てるのでなく、ディザ信号を原画信
号に加えることにより、原画濃度信号に応じた基本濃度
パターンの出現確率を変えて、等価的に平均画像濃度を
変えるようにしている。これにより、比較的広い面積に
わたり一様な濃度表現をする場合には、等価的に８ｂｉ
ｔ、すなわち２５７階調表現が可能であり、一方２８３
μｍ程度の画素では１７階調までに落とすことができ
る。しかし、これにより分解能をそこなわず階調表現を
広げられるため画質は１段と向上する。更に、ディザ加
算を行う他の理由は、８ｂｉｔ相当の濃度表現を等価的
な５ｂｉｔで表現することが可能となり、メモリ圧縮と
なるからである。

【００３７】次に、ＣＣＤ１ライン分相当の原画データ
をラインメモリ３５１Ｒに格納した後、その濃度データ
を補色変換し、濃度パターンデータ変換して、１Ｗ（ワ
ード）データとして配列する動作については、図７およ
び図４と図５を参照して説明する。

【００３８】ラインメモリ３５１Ｒに記憶した濃度デー
タをページメモリ３８１にビットパターンデータとして
格納する操作は、図７で示すように変換スタート信号
（２Ｇ）により開始する。変換スタート信号（２Ｇ）に
より、ＲＥＡＤＹ／ＢＳＹ信号（２Ｈ）がＨになると、
制御用ＣＰＵ１０７から供給されるラインメモリアドレ
スの初期値がライン３７１を通じてカウンタ３６４にセ
ットされる。ただし、そのときの初期値を０とする。従
って、カウンタ３６４の値ＣＮＴ２はＣＮＴ２＝０とな
る。このアドレス（２Ｃ）をラインメモリ３５１Ｒに送
り、ライン３６０を介して供給されるラインメモリリー
ドパルス信号（２Ｄ）により、データライン３５６Ｒ上
に上記アドレスに記憶したデータを出力する。すなわ
ち、１番目の画素濃度データがＰＧアドレスライン３５
６Ｒ上に出力される。一方、初期時にはパターンジェネ
レータ３５２用のアドレスカウンタ３６５およびパラレ
ルレジスタ３５３用のアドレスレジスタ３６６を制御用
ＣＰＵ１０７により初期化してある。その初期値はそれ
ぞれ通常はＣＮＴ３＝０，ＣＮＴ４＝０とする。従っ
て、この場合のパターンジェネレータ（ＰＧ）３５２Ｃ
に対するアドレスでは、ライン３５６Ｒ上の濃度データ
のアドレス値（ＡＤＲ）とカウンタ３６５から出力され
るアドレス値（ＡＤＲ）との全体が１つのアドレス値
（ＡＤＲ）となる。カウンタ３６５から出力されるアド
レスを伝送するアドレス線３６１は２本あり、２ｂｉｔ
データを伝送する。このアドレスは４×４マトリックス
の列アドレスを選択するためのものである。

【００３９】次に、レジスタラッチ信号（２Ｆ）によ
り、第１番目の画素データの第１行目のビットパターン
をデータライン３５７Ｃを通じて４ｂｉｔ毎にパラレル
に出力し、これをパラレルレジスタ（ラッチ回路）３５
３Ｃにラッチする。この際、レジスタ３６６の３５３Ｃ
用選択アドレスの値ＣＮＴ４は上述のように０であるか
ら、第１番目の画素の第１行ビットパターンがラッチア
ドレスの１番目に格納される。この格納が終ると、ライ
ンメモリアドレスインクリメントパルスが制御ライン３
７０から出力され、カウンタ３６４のカウンタ値はＣＮ
Ｔ２＝０１_H ，レジスタ３６６のカウンタ値はＣＮＴ４
＝０１_H となり、カウンタ３６５のカウンタ値はＣＮＴ
３＝０のままとなる。この状態でラインメモリ３５１Ｒ
の２番目のアドレスデータをラインメモリリードパルス
信号（２Ｄ）により出力し、これをデータライン３５６
Ｒを介してパターンジェネレータ３５２Ｃのアドレスに
する。この状態では、カウンタ３６５のＰＧアドレス
（２Ｅ）は第１番目の画素アドレスと変わらないため、
パターンジェネレータ３５２Ｃから第２番目の画素の第
１行がライン３５７Ｃ上に出力される。この出力データ
を第２番目のレジスタラッチパルス（２Ｆ）によりパラ
レルレジスタ３５３Ｃの４ビット〜７ビット目に記憶す
る。

【００４０】以下同様に、この周期を４回行うと図７の
Ｐ１サイクルを完了する。この時点で１６ビット，１Ｗ
データをページメモリ３８１に転送する動作を開始す
る。すなわち、初期時にページメモリアドレス設定値を
制御ＣＰＵから制御ライン３８５を通じてカウンタ３８
４に与える。この際、ページセレクトライン情報も含ま
れていることは図４で上述した通りである。カウンタ３
８４の値は初期には一般に０番地であるから、アドレス
制御線３８３からページメモリ３８１のアドレスに０が
設定される。この状態でページメモリライトパルス（３
Ａ）が放出され、第１回目の１ワード（Ｗｏｒｄ）デー
タがページメモリ３８１のアドレス０番地に記憶され
る。ページメモリライトパルス（３Ａ）を送出後、ペー
ジメモリアドレスインクリメントパルス（３Ｂ）がパル
ス線３８６を通じ、カウンタ３８４に入る。これでカウ
ンタ３８４のカウンタ値はＣＮＴ５＝０１_Hとなる。

【００４１】上述のＰ１サイクル処理とフレームメモリ
１０３への転送をＣＣＤ５１３Ｒの１ライン分（１６２
３画素）毎にくり返し、この周期をＰ０とする。１６２
３画素目のラインメモリアドレスパルス（２Ｃ）が放出
されると、同タイミングでパターンジェネレータアドレ
スインクリメントパルスが出力される。これによりレジ
スタ３６５の値はＣＮＴ３＝０１_H となる。１６２３画
素目のデータがビットパターンに変換され、フレームメ
モリ１０３に転送されると、カウンタ３６４の値はＣＮ
Ｔ２＝０となるように制御ライン３７１を通じて初期化
される。同時に、カウンタ３６６の値もＣＮＴ４＝０と
初期化される。この初期化は前期の処理で、第１回目の
ＣＣＤライン分の濃度データに対し、ドットマトリック
スの第１行目のビットパターン分のみがページメモリ３
８１に入ったことになるから行われるのである。

【００４２】次に、レジスタ３６５の値がＣＮＴ３＝０
１_H となった状態で、上述と同様の動作をくり返しライ
ンメモリ３５１Ｒに入っている１ライン分の濃度データ
を再び読出す。２回目のラインメモリを読出す時点で
は、パターンジェネレータ３５２Ｃは第２行目のビット
パターンに切替わっている。これを４回ごと１６ｂｉｔ
の１ワードメモリ単位に直しながらフレームメモリ１０
３に転送する。

【００４３】このようにして、入力装置１０１から入っ
たＣＣＤ１ライン分の原画濃度データを４回読出し、パ
ターンジェネレータ３５２Ｃにアクセスする。その際
に、ビットパターンの列アドレスをカウンタ３６５の２
ビット信号により毎回切替える。パラレルレジスタ３５
３Ｃには４画素単位に入力し、フレームメモリ１０３に
転送する。これによりページメモリ３８１上には原画の
濃度ビットパターン状態で画像情報の記憶がなされる。
以上の説明のように、周期Ｐ０が４回くり返された後、
ＲＥＡＤＹ／ＢＳＹ信号（２Ｈ）がロー（Ｌｏｗ，以下
Ｌ）となる。これにより原画濃度データからビットパタ
ーン変換し、フレームメモリ１０３へ転送する一連の処
理が完了する。

【００４４】図８はフレームメモリ１０３からデータを
転送して、後述の記録ヘッド４１０（図１５参照）を駆
動するまでの装置の構成の一例を示し、ここで１０９Ａ
と１０９Ｂは入力装置１０１と制御ＣＰＵ１０７との間
で信号の交信をする交信ラインである。このライン１０
９Ａまたは１０９Ｂを介して、フィルム送りパルスモー
タ制御パルス、Ａ／Ｄ変換器３１６のサンプルパルス、
およびフィルム先端検出パルス等の信号が出入りする。
１１０は制御ラインであり、制御用ＣＰＵ１０７からの
各カウンタ３６３〜３６６の初期アドレス設定値、イン
クリメントパルス等の信号を伝送する。画像処理部１０
２で処理された１６ｂｉｔ１ワードのデータ信号を制御
基板２０４により与えられたアドレス先にデータバス２
１３を通じてフレームメモリ１０３のページメモリ３８
１に格納する。そのため、フレームメモリ１０３のカウ
ンタ３８４は、この制御基板２０４内に実装されてい
る。２１１は制御回路であり、フレームメモリ用クロッ
クジェネレータおよびリフレッシュアドレスカウンタを
内蔵するリフレッシュコントローラを含む。制御回路２
１１はフレームメモリ１０３外からデータアクセスがさ
れていないとき、および１ｍｓｅｃ以上の間フレームメ
モリ１０３がアクセスした場合に、強制的にリフレッシ
ュモードに切替えさせる働きを行う。上述のデータバス
２１３，アドレスバス２１４および制御バスライン１１
１Ａは、制御基板２０７およびバッファメモリ１０４の
ラッチ回路２０８にも接続し、フレームメモリ１０３の
データをこのバスライン２１３および２１４を通じてＤ
ＭＡ（ダイレクトメモリアクセス方式）によりバッファ
メモリ１０４のラッチ回路２０８にデータ転送する。

【００４５】２０５は４色分のヘッド４１０の位置ずれ
に対し、印刷時に正しく印刷ドットが重なり合うよう
に、各ヘッド４１０の印刷開始および完了タイミングを
制御する制御基板であり、また印刷中の制御も行う。２
０６は各制御基板２０５〜２０９の全体を制御するコン
トローラである。２０７はフレームメモリアドレスを設
定するためのアドレスカウンタ部である。ラッチ回路２
０８はデータバス２１３を通じて、アドレスカウンタ部
２０７で指定したアドレスデータをラッチする。また、
ラッチ回路２０８は印刷ヘッド４１０が各色１２８ノズ
ル構成であるため、１６ｂｉｔのデータをデータバス２
１３を通じて８回読込み、このデータをヘッドドライバ
１０５に送り込む。このヘッドドライバ１０５のヘッド
ドライブ信号によりマルチノズルヘッド４１０を作動
し、画像を印刷する。

【００４６】図９は図８のコントローラ（制御基板）２
０６の構成の一例を示す。まず、フレームメモリ１０４
のクロック発生部２１１から基準信号（φ_cp）をライン
２３７を介して本基板２０６に供給する。基準信号φ_cp
はフレームメモリ１０４内のデータをアクセスできる最
小間隔を周期とする連続パルスとする。図中のφ₁ ，φ
₂ のクロックは基準信号φ_cpの１／２周波数のクロック
であり、ともに１８０°位相がずれたものである。

【００４７】電源投入時には初期リセットパルスＩＲＳ
Ｔ（図示せず）を発生させる。この初期リセットパルス
ＩＲＳＴによりラッチ回路８０１，８０５，８１４，８
２８をクリアし、同時にカウンタ８０８，８１９，８２
４，８３２もクリアする。初期リセットパルスＩＲＳＴ
は電源投入後、数ｍｓｅｃ後にロー（Ｌｏｗ、以下Ｌと
記す）となるので、各種のラッチ回路８０１，８０５，
８１４，８２８およびカウンタ８０８，８１９，８２
４，８３２の初期化を完了する。

【００４８】次に、制御ＣＰＵ１０７から印刷スタート
パルスＳＴＲを放出すると、ラッチ回路８０１はＱ＝Ｈ
ｉｇｈ（以下Ｈと記す）となる。この印刷スタートパル
スＳＴＲは通常は１ｍｓｅｃ程度のパルス幅のものを用
いる。従って、アンドゲート８０３の出力では１ｍｓｅ
ｃ程度のＨとなるセットパルスが出力されるため、ラッ
チ回路８０５にはそのセットパルスが入力してそのＱ出
力がＨとなる。そのため、アンドゲート８０７からは基
準信号φ_cpに同期したパルスがカウンタ８０８（ＣＮＴ
１）に入り、歩進動作を行う。８０８はＮ進バイナリー
カウンタで、このカウンタ８０８の値は設定器８１１の
設定値により任意に変更できる。８１０はコンパレータ
であり、カウンタ８０８と設定器８１１の値とが一致し
たときに、一致パルスを出力し、それによりタイマＴ１
を作動させ、オアゲート８０９，８０６を介してカウン
タ８０８およびラッチ回路８０５とをリセットする。そ
のタイマＴ１（ＲＳＴ１）は各Ｉ．Ｃのリセット時間の
バラツキを補正するものである。タイマＴ１からのワン
ショットパルスはラッチ回路８１４にも入力し、ラッチ
回路８１４の出力ＱをＨにする。

【００４９】以上の期間において、フレームメモリ１０
３にアクセスを開始することを知らせるメモリリード信
号ＭＲＥをラッチ回路８０５のＱ出力から出力させる。
それにより、４色分のページメモリ３８１をアクセスす
るためのチップセレクト信号ＣＳ０〜ＣＳ３をカウンタ
８０８から供給する。同時に、フレームメモリ１０３に
供給したアドレスのデータ値をバッファメモリ１０４に
読込むためのストローブパルスＭＳＴＲＢをワンショッ
トタイマ（Ｔ７）８１８により発生する。アドレスイン
クリメントパルスＡＤＲ．ＰＬＳをタイマＴ８により発
生する。これらの各パルスのタイムチャートは図１０の
（Ａ）および（Ｂ）に示し、メモリリード信号ＭＲＥの
１周期中の詳細は図１０の（Ｂ）に示す。

【００５０】カウンタ８０８から供給されるチップセレ
クト信号ＣＳ０〜ＣＳ３により４色４ページ分の各１６
ｂｉｔのデータを時系列に読み出し、ストローブパルス
ＭＳＴＲＢによりバッファメモリ１０４のラッチ回路２
０８にラッチする。すなわち、カウンタ８０８は設定器
（ＳＥＴ１）８１１により８進カウンタにセットされ、
フレームメモリ１０３へのアドレスはＣＳ３モード終了
後に１パルスのアドレスインクリメントパルスＡＤＲ．
ＰＬＳから放出され、インクリメントまたはディクリメ
ントされる。そのアドレスの増減の切替えは制御ＣＰＵ
／０７により制御する。

【００５１】以上の説明から明らかなように、ラッチ回
路８０５のＱ出力がＨの期間中は各色のページメモリに
１ワード（Ｗｏｒｄ）分のデータを転送している期間と
なる。１ワード（Ｗｏｒｄ）の転送を完了すると、ラッ
チ回路８１４をセットする。マルチノズルヘッド４１０
を作動しやすいように、ラッチ回路８１４は出力ＱがＨ
の間に、前期間にラッチされた１ワード（Ｗｏｒｄ）デ
ータを１２８ビットシリアルデータに変換するためのシ
フトパルスを作成する。

【００５２】そのシフトパルスをアンドゲート８１６か
らパルスＳＦＴ１として出力する。このシフトパルスＳ
ＦＴ１によりバッファメモリ１０４内に設けたシフトレ
ジスタ（不図示）を作動する。ラッチ回路８１４の出力
ＱがＨになると、クロックφ２によりアンドゲート８１
７を通じてカウンタ８１９を作動させ、カウンタ８１９
の値と設定器８２１によって設定された値との比較をコ
ンパレータ８２０により行い、これにより、カウンタ８
１９を任意のカウンタ値にセットする。コンパレータ８
２０の出力により、上述と同様にタイマ（Ｔ２）８２２
を作動させて、コンパレータ８２０のカウンタ値をリセ
ットさせる一方、カウンタ８２４を作動させる。この間
のタイムチャートは図１０の（Ａ）のマルＢ−マルＣに
示す。

【００５３】フレームメモリ１０３から１回の読出しに
つき１６ｂｉｔ，１Ｗｏｒｄデータをバッファメモリ１
０４のラッチ回路２０８に転送するため、このデータを
１ビットごとにシリアル配列させる。そのため、シフト
パルスＳＦＴ１を１回につき１６パルス放出する。１６
発目のシフトパルスＳＦＴ１が放出されると、コンパレ
ータ８２０から一致パルスを放出し、ラッチ回路８１４
をリセットすると同時にオアゲート８０４を通じてラッ
チ回路８０５をセットし、再びフレームメモリ１０３を
アクセスするモードに入る。そのとき、アドレスカウン
タ２０７は前回より１つ増減されているため、結果的に
はバッファメモリ１０４のラッチ回路２０８には前回の
次のデータの１６ビットが入力しラッチされる。以下、
上述と同様に、今回ラッチされたデータと前回シフトレ
ジスタに入力されているデータ３２ｂｉｔ，２Ｗｏｒｄ
全体とをシフトパルスＳＦＴ１により再び１６ビットシ
フトする。

【００５４】８２４はカウンタであり、１６ビットデー
タを何回バッファメモリ１０４に入力するかを制御する
ものである。本実施例ではマルチノズルヘッド４１０が
１ユニット当たり１２８本のため、１２８／１６＝８回
フレームメモリ１０３からデータを受け取ればよい。そ
のため、デコーダ８２５によりフレームメモリ１０３か
らのデータの受取り回数をデコードし、その所定のデコ
ード値で出力を取出し、それ以降の各種入力パルスを停
止させる必要がある。それ故、デコード８２５からのデ
コード出力をオアゲート８１５に供給してラッチ回路８
１４をリセットし、同時にオアゲート８０６を介してラ
ッチ回路８０５もリセットする。これにより、以降の各
種制御パルスの発生を停止する。一方、デコーダ８２５
の出力によりタイマ（Ｔ３）８２７を作動させ、カウン
タ８２４を停止させるとともにラッチ回路８２８の動作
を開始させる。

【００５５】以上の動作のタイムチャートは図１０の
（Ａ）のマルＡ〜マルＤに示す。図中のφ３は制御基板
２０６内に設けた自走発振器（図示せず）からのクロッ
クである。クロックφ３の周期はマルチノズル４１０へ
のノズル通電時間Ｔ_H より長く取ればよい。ラッチ回路
８２８のラッチ出力ＱがＨになると印刷開始モードにな
る。アンドゲート８２９出力からクロックφ３に同期し
たパルスを出力し、タイマ（Ｔ４）８３０を作動する。
タイマ（Ｔ４）８３０はマルチノズル４１０の各１本当
たりの通電時間を決定するタイマである。Ｔ４タイマ８
３０のパルスの立下りによりカウンタ８３２の作動を開
始する。このカウンタ（ＣＮＴ４）８３２は１２８ビッ
トで印刷すべき回数を制御するものである。

【００５６】タイマ（Ｔ４）８３０から出力されたノズ
ル駆動パルスは安全回路８３１を通り、一方はタイマ
（Ｔ７）８１８によりシフトパルスＳＦＴ２を作成し、
他方はそのまま後述の図１４のライン１３０６に入る。
タイマ（Ｔ４）８３０のノズル駆動パルスはまたカウン
タ８３２に入り、タイマ８３０からの出力パルスが１６
個出るように制御する。１６個目のパルスがデコーダ８
３３から出ると、そのパルスはタイマ８３４および８３
５を通ってラッチ回路８０１をリセットし、これにより
マルチノズル１ヘッド分のデータをフレームメモリ１０
３から受け取り、印刷するまでの動作を完了する。それ
と同時に、図１０の各種ラッチ回路８０５…，および，
カウンタ８０８…をリセットし、初期化する。

【００５７】なお、後述の図１４の制御ライン１３０５
に供給される信号は、図９のカウンタ８３８により作成
される。すなわち、ＳＦＴ２クロックによりカウンタ８
３８のカウントを歩進し、信号ＷＲＴによりカウンタの
ゲートをかける。以上のタイムチャートは図１０の
（Ａ）のマルＤ〜マルＥに示す。

【００５８】図１１は図８の印刷ヘッド間の印字タイミ
ングずれ量制御および印刷制御を行う制御基板２０５の
構成の一例を示し、ここで１１０１は各色のレジストレ
ーション設定値読込ポートであり、制御ＣＰＵ１０７か
らレジストレーション設定値データが送られてくる。１
１０２はプリセッタブルカウンタである。１１０３は制
御ＣＰＵ１０７から送られる制御パルスＰＸを受ける入
力端子である。プリセッタブルカウンタ１１０２はダウ
ンカウンタになっており、印刷を開始しパルスモータ４
０４（後述の図１５参照）が歩進するたびに制御パルス
ＰＸがＣＰＵ１０７から入力端子１１０３を通じて送ら
れるのに応じて、カウント数を１パルスずつ減じる。カ
ウンタ１１０２はカウントの値が０以下になると、出力
ライン１１０４にキャリーを出力し、Ｈ→Ｌに変化す
る。そのため、端子１１０３から供給されるパルスＰＸ
はカウンタ１１０２への入力を停止される。これによ
り、予め設定したレジストレーション分、ヘッド４１０
を通じて印刷停止する信号がアンドゲート１１０６およ
びセレクタ回路１１１１を介して信号ＰＲＴとして出力
される。

【００５９】１１０８は印刷幅制御用カウンタである。
１１０９は印刷幅設定用スイッチ（紙幅設定器）であ
り、各色（各ページとも）共通で同一である。１１０５
はアンドゲートであり、信号ＰＸが端子Ａに、カウンタ
１１０２のカウンタ停止信号が端子Ｂに、カウンタ１１
０８のカウンタ停止信号が端子Ｃに入る。印刷幅制御用
カウンタ１１０８はカウンタ１１０２と同様なダウンカ
ウンタであり、ヘッド４１０がレジストレーション分走
査されるとアンドゲート１１０５のＢ端子がＢ＝Ｈとな
り、その端子Ａを通じ信号ＰＸがカウンタ１１０８に入
力する。このとき、カウンタ１１０８はスイッチ１１０
９のデータをすでに読込んでいるため、出力ライン１１
０７の出力はＨとなっている。信号ＰＸの入力に応じて
カウンタ１１０８内データは減少し、スイッチ１１０９
に設定したパルス数だけ信号ＰＸが入力すると出力ライ
ン１１０７はＬに変わり、アンドゲート１１０５により
カウンタ１１０８への信号ＰＸの入力を停止する。従っ
て、アンドゲート１１０６からはレジストレーション分
以上にヘッド４１０が歩進し、しかも印刷幅以内のとき
にＨとなる信号が出力される。

【００６０】１１１０は色設定器（ページ設定器）であ
り、セレクタ回路１１１１を介してアンドゲート１１０
６の出力信号を４ビットライン１１１３のどれか１つに
出力させる。この４ビットライン１１１３からの出力は
印刷期間を示すＰＲＴ信号として用いる。

【００６１】図１２は図８にフレームメモリアドレスを
設定し、フレームメモリ１０３へのアドレス制御を行う
アドレスカウンタ部２０７の構成の一例を示し、ここで
１２０１は４ビットライン１１１３（図１１参照）から
送られる印刷開始指令信号ＰＲＴのラインである。１２
０２はライン１１１３から４色分４ラインの信号が入力
されてくるため、アドレス制御基板の４枚のうち、どの
色用（すなわち、どのページか）に指示したかにより基
板の選択をするスイッチである。１２０３はアンドゲー
トであり、印刷開始指令信号ＰＲＴとカウンタ８０８
（図９参照）からのアドレス増減パルス信号ＡＤＲ．Ｐ
ＬＳとの論理積をとり、アップ／ダウンカウンタ１２０
６に供給する。カウンタ１２０６をアップ／ダウンに切
換えるには制御ＣＰＵ１０７から制御線１２０４を介し
て供給されるアップ／ダウン信号ＵＰ／ＤＷＮにより行
う。

【００６２】１２０５は制御ＣＰＵ１０７から印刷走査
開始ごとにセットされるフレームメモリ１０３へのアド
レス初期値設定のラインである。初期値に増減された結
果のアドレスがライン１２０７を通じてラインドライバ
１２０８に入る。

【００６３】フレームメモリ１０３は画像処理部１０２
からもアクセスされるため、ドライバ１２０８はスリー
ステートのラインドライバとなる。フレームメモリ１０
３へのアドレスアクセスタイミングは図１１のラッチ回
路８０５からライン１２１０を通って供給される信号Ｍ
ＲＥと、図１１のカウンタ８０８からライン１２１１を
通って送られるページセレクト信号ＣＳとにより決定さ
れる。１２１４はアドレスカウンタ基板２０７のページ
設定器であり、２ビットの出力信号がライン１２１３を
通じコンパレータ１２１２に入る。コンパレータ１２１
２からの一致パルスが信号ＭＲＥとともにアンドゲート
に入り、その論理積をライン１２１５を経てラインドラ
イバ１２０８に供給しラインドライバ１２０８を制御す
る。これにより、フレームメモリ１０３からデータを取
出す時期以外はアドレスライン２１４に対し、オープン
状態となる。１２０９はそのアドレスバスライン２１４
への接続線を示す。

【００６４】図１３は図８のバッファメモリ１０４のラ
ッチ回路２０８の構成の一例を示し、ここで１００１は
一対のオアゲートであり、制御基板（コントローラ）２
０６から供給される制御パルスＳＦＴ１、または後述の
制御パルスＳＦＴ２との論理積をとってパラレルシリア
ルレジスタ１００６のシフト端子およびシフトレジスタ
１００７のシフト端子に入力する。１００２はフレーム
メモリ１０３から供給される１６ビットデータのバスラ
インである。データラッチタイミングは制御基板（コン
トローラ）２０６から供給されるメモリストローブパル
スＭＳＴＲＢおよびページセレクト信号ＣＳにより行わ
れる。

【００６５】すなわち、ページセレクト設定器１００３
の出力値とページセレクト信号ＣＳとが一致した時点
で、コンパレータ１００４からパルス出力を放出し、ア
ンドゲート１００５によりゲートされたパルスタイミン
グでデータバス１００２上のデータＤＡＴＡをパラレル
シリアルレジスタ１００６にラッチする。そのレジスタ
１００６により１６ビットパラレルにラッチしたデータ
をパルスＳＦＴ１により１６ビットずつシフトレジスタ
１００７内に転送する。

【００６６】図１４はヘッドドライバ１０５の構成の一
例を示す。１２８ビット、すなわち１ヘッド分のデータ
量がバッファメモリ１０４のラッチ回路２０８内のシフ
トレジスタ１００７に用意されると、このビデオ信号
（画像データ）はヘッドドライバ１０５に転送される。
なお、ヘッドドライバ１０５はヘッド４１０の近くに集
積化して取付ける必要がある。これはドライバヘッド間
距離が長いと駆動波形が悪くなるとともに、リード線間
電圧降下等でヘッド作動上好ましくないためである。

【００６７】一方、本実施例では印刷ヘッド４１０が移
動する形式を採用したため、ヘッド４１０への信号伝送
ライン数はできるだけ少ないことが望まれる。他方ヘッ
ド４１０の印刷条件からして、１本のノズルへの通電時
間は通常１０μｓｅｃ程度であり、冷却時間が１ｍｓｅ
ｃ程度である。また、１本のノズルを作動させるのに約
０．２Ａの電流を必要とするため１２８本のノズル全体
を一度に作動させると１２８×０．２Ａ＝２５．６Ａと
なり、大きなヘッド電源容量を必要とする。従って、こ
のようなノズル駆動条件からして１度に全体のノズルを
駆動せずに、負荷分担が時間軸に対し一様になるよう
に、ノズル駆動配分した方がヘッドの電源容量も小さく
なるし、印刷スピードを落とさずにヘッドドライバ１０
５への入力信号ライン数を減少させることができる。上
述のノズル駆動条件では１０００μｓｅｃ／１０μｓｅ
ｃ＝１００、１２８／１００＝１．２８→２、すなわち
１２８本のヘッドを２つのノズルごとにグループ分けし
て６４グループとし、時系列的にノズルを駆動すれば最
大必要電流０．２Ａ×２＝０．４Ａですむ。しかし、現
実には印刷スピードを上げる必要からヘッド駆動に要す
る時間を減らすため、本実施例では８グループ、１６回
切替えで１２８ビットヘッド１ライン分を走査するよう
にした。この場合の電流は、最大０．２×８＝１．６
Ａ、ノズル駆動時間はクロックφ３のパルス間隔を１２
μｓｅｃとすると１２μｓｅｃ×１６＝１９２μｓｅｃ
となる。

【００６８】シフトレジスタ１００７に貯えられた１２
８ビットのビデオ信号は、図９のタイマ８３０の出力の
立下りパルスにより駆動されるパルスＳＦＴ２により１
６ビット８列パラレルの状態でラインドライバ１００８
を経て、ヘッドドライバ１０５に伝送される（図１３参
照）。ヘッドドライバ１０５側では、バッファメモリ１
００８からのビデオ信号が入力端子１３０９から入る。
供給されたビデオ信号を印刷すべきかどうかの制御は、
ライン１３０７に入力するプリント信号ＰＲＴおよび安
全回路８３１からライン１３０６に送られるノズル通電
幅制御パルス信号Ｖｉｄｅｏ−Ｏｕｔの両信号により行
う。すなわち、プリント信号ＰＲＴがＬ、ノズル通電幅
制御パルス信号Ｖｉｄｅｏ−ＯｕｔがＨになると初めて
ナンドゲート１３０８を通じて、ビデオ入力端１３０９
からのビデオ信号がドライバ回路１０５に入って行く。
１３０５は１６個のノズルグループを順次通電させるた
めの切替コード信号ラインであり、４ビットから形成さ
れる。１３０３および１３０４は１６対１に切替えるた
めのマルチプレクサである。すなわち、マルチプレクサ
１３０３に入った１本のビデオ信号は切替コード信号ラ
イン１３０５により出力側の１６本線のどれか１本上に
あらわれる。１３０１および１３０２はヘッドドライバ
部であり、ＴＴＬレベルのビデオ信号を電圧および電流
増幅してヘッド４１０を駆動する。１３１０はフレキシ
ブルコードまたはボンデング等４１４を介してマルチノ
ズルヘッド４１０に接続する出力端子である。

【００６９】図１５は図１の出力装置１０６の構成の一
例を示し、ここで４１０は印刷用ヘッド（４色記録ヘッ
ド）であり、例えば図示のように、オンデマンド型式の
マルチノズルインクジェットヘッドが４色分、４本装備
されたものを用いる。このヘッド４１０はノズルが１２
８本有するマルチノズルヘッドであり、そのヘッド４１
０の構造の一例を後述の図１６の（Ａ）〜（Ｄ）に示
す。

【００７０】このような構造のヘッド４１０を図８に示
すように、イエローＹ，マゼンタＭ，シアンＣ，ブラッ
クＢＫ用に各々１色ずつ１個の割りで計４個用意し、共
通移動台（キャリッジ）４１６に載置する。４０１は印
刷用紙送りモータであり、例えばパルスモータが使用さ
れる。４０２は紙送りローラ、４０３は印刷用紙、４０
４は４色記録ヘッド４１０を移動させる駆動モータ、４
０５はモータ４０４に駆動されてヘッドユニット４１０
を移動させるタイミングベルト、４０６はモータ４０４
の回転運動を直線運動に変換するタイミングベルトギヤ
ー、４０７および４１５はそれぞれヘッドユニット４１
０の移動位置を検出する検出装置、４０８はヘッドユニ
ット４１０の移動を案内するガイドレール、４０９はヘ
ッド４１０へ電気信号を送るための給電ケーブル、４１
１はヘッド４１０へインクを供給するためのインク供給
パイプであり、図１６の（Ｂ）のパイプ１５０７と連通
する。４１２はインクタンク、４１３は給電ケーブル４
０９の中継ボードおよびドライバ回路プリント板を形成
しているコネクタである。４１４はフレキシブル配線板
であり、バッファメモリ１０４から送出される信号を伝
送する信号ラインがプリントされている。

【００７１】図１６の（Ａ）は、ヘッド４１０の発熱体
ユニットの一例を示し、ここで１５０１はポリイミド
層、１５０２はアルミニウム層、１５０３は発熱体層、
１５０４は二酸化シリコン（ＳｉＯ₂ ）層、１５０４′
はシリコン（Ｓｉ）基板であり、これら各層は蒸着によ
り形成される。１５０５は基板支持体と放熱をかねた板
であり、アルミニウムからなる。また、この板１５０５
は接着剤で接着する。同図の（Ｂ）はノズル全体を示
し、ここで１５０９はヘッドユニットを支持する金具、
１５０６は同図の（Ａ）の発熱体ユニット、１５０７は
インク供給パイプ、１５０８はガラスをカマボコ状に切
削したものであり、接着剤により発熱体ユニット１５０
６に固着する。同図の（Ｃ）はノズルの断面を示し、同
図の（Ｄ）はマルチノズルの発熱体側基板の表面を示
し、ここで１５１０は共通電極、１５１１はベース剤、
１５１３はリード線部である。次にインク突出の原理を
説明すると、インク供給パイプ１５０７から供給された
インクは共通液室に入って各ノズルに達する。通常状態
では、インクの表面張力によりインクはノズル外に突出
しないが電圧を加えられて、発熱体１５０３が発熱する
とインク内溶存空気のために気泡が発生し、この気泡に
よりノズル内にあるインクが突出する。

【００７２】次に、フレームメモリ１０３に入力されて
いる画像データを取り出し、印刷する手順について後述
のフローチャート等を用いて説明する。なお、印刷のた
めに必要な主な制御としては、フレームメモリ１０３へ
のアドレス制御、印刷ヘッド４１０間のレジストレーシ
ョンコントロールおよび印刷幅制御がある。

【００７３】図１７は説明を簡単化するため、例えば入
力画素数が５１２×５１２で、１画素の基本濃度マトリ
ックスを４×４とした場合のフレームメモリ１０３内で
のアドレスとデータの配列の関係について示す。

【００７４】図１８の（Ａ）および（Ｂ）はフレームメ
モリ１０３内のデータと印刷アドレスとの対応の一例を
示す。図示のように、入力装置１０１から入力されるＣ
ＣＤ１ライン５１２画素は、画像処理部により濃度デー
タがビットパターン状に変換され、各画素（Ａ１〜Ｒ
１），（Ａ２〜Ｒ２）…のように変換される。フレーム
メモリ１０３上では１６ビットごとに格納されるため、
アドレス（以下ＡＤＲと記す）０には（Ａ１〜Ｄ１，Ａ
２〜Ｄ２，Ａ３〜Ｄ３，Ａ４〜Ｄ４）の１６ビット、Ａ
ＤＲ＝０００１_H には（Ａ５〜Ｄ５，Ａ６〜Ｄ６，Ａ７
〜Ｄ７，Ａ８〜Ｄ８）の１６ビットが入る。従って、ビ
ットパターンに変換された５１２×５１２画素は、０〜
２６２１４３のアドレスが必要となる。図１８の（Ａ）
は上述の５１２×５１２画素のアドレスに対し、１２８
ビットマルチノズル４１０で印刷するときの状態を示
す。

【００７５】第１回目の印刷走査は、例えばアドレス１
２７〜１２０を印刷し、次に２５５〜２４８，…，２６
２１４３〜２６２１３６と原画の右端１２８ビット分一
列を印刷する。この場合、印刷ヘッド４１０は左から右
に走査する。この間にヘッド４１０が２０４８回歩進す
る。２０４８回目の歩進で印刷用紙４０３を１２８ノズ
ル分紙送りモータ４０１により歩進させる。続いて、ア
ドレス２６２１２８から２６２１３５分を印刷し、印刷
方向を右から左へ方向切替して上述同様に２０４８回歩
進し、２回目のヘッド走査を終える。

【００７６】図１８の（Ｂ）は、５１２×５１２画素を
印刷する際の具体的アドレス設定の手順の一例を示す。
従って、５１２×５１２画素ではヘッドが８往復１６回
走査し印刷を完了する。

【００７７】図１９は制御コンピュータ１０７により、
上述の各装置を制御する制御手順の一例を示す。次にこ
のフローチャートに基づき、印刷モードでの制御ＣＰＵ
１０７の動作を説明する。

【００７８】まず、印刷工程に入るとステップ１４０１
で各種の初期設定を行う。例えば、ステップ１４０１で
はＣＰＵ入出力装置１０８、例えばテレタイプから制御
ＣＰＵ１０７内のメモリに各種制御データを設定する。
この制御データとしては、例えば各ヘッドレジストレー
ション値，印刷幅値，ヘッド送りパルスモータを台形駆
動制御するための初期スピード値，立上り，立下りパル
ス数，定速スピード値等がある。

【００７９】ステップ１４０１の入力情報に基づき、ヘ
ッド送りパルスモータ４０４への通電時間計算をステッ
プ１４０２にて行う。ＣＰＵ１０７内のレジスタＣＮＴ
Ｒによりヘッド送りパルスモータ４０４のパルス数ＰＭ
Ｘをカウントするが、ステップ１４０３によりそのレジ
スタの値を初期化する。続くステップ１４０４におい
て、ＣＰＵ１０７からライン１１０１を通じ、プリセッ
タブルカウンタ１１０２にレジストレーション初期値を
入力する（図１１参照）。この間に紙幅設定器１１０９
から印刷幅制御カウンタ１１０８にデータ読込みを行
う。ステップ１４０５でＣＰＵ１０７内にあるイベント
タイマをステップ１４０１の設定値に基づきタイマセッ
トし、そのタイマを起動させる。ステップ１４０６では
ライン１２０５を通じてフレームメモリアクセスするた
めの初期値をカウンタ１０２６にセットする（図１２参
照）。この場合は、アドレス１２７番地がセットされ、
ダウンカウントされるとする。

【００８０】次のステップ１４０７において、ラッチ回
路８０１から供給される

【００８１】

【外１】

【００８２】の内容を判別し（図９参照）、印刷スター
ト可能であれば

【００８３】

【外２】

【００８４】となるから、ステップ１４０８に進む。な
お、初期状態ではＩＲＳＴ信号により

【００８５】

【外３】

【００８６】となっているので、ステップ１４０８に移
行する。ステップ１４０８において、ＣＰＵ１０７から
上述のラッチ回路８０１にＳＴＲパルス信号を出力す
る。これにより、図１２のアドレスカウンタ部２０７で
設定されたフレームメモリアドレスがライン１２０９か
ら放出され、データをバッファメモリ１０４に１６ビッ
ト分移し、これを４色４ページ分８回行い、各色バッフ
ァメモリ１０４に１２８ビット分のデータを格納させ、
さらにこれらの１２８ビット画像データをヘッドドライ
バ１０５のヘッドドライバ回路１３０１，１３０２によ
り８グループ，１６回ノズル切替を行って合計１２８ノ
ズル分の印刷制御をハード的に行わせる（図１４参
照）。従って、ステップ１４０８以降は画像データの取
扱いに関してはハード的に行い、制御用ＣＰＵ１０７は
パルスモータ４０４の制御、フレームメモリ１０３への
アドレス制御、各色ヘッドレジストレーション制御を行
う。

【００８７】ステップ１４０９では、ＣＰＵ１０７から
レジストレーション歩進パルスＰＸを制御基板２０５の
入力端子１１０３に放出する（図１１参照）。次のステ
ップ１４１０において、５１２画素分のヘッド送りパル
スモータ歩進の総和を示すＣＰＵ１０７の内部カウンタ
ＣＮＴＲの値が所定の設定値Ｓ_ALL 以上であるか否かを
判定し、肯定判定であれば１ライン分を印刷したことに
なるので、印刷用紙送り等の制御を行わせるステップ１
４１４以降のルーチンに進む。カウンタＣＮＴＲの値が
Ｓ_ALL 以下であれば、当然１ライン分印刷を完了してい
ないのでステップ１４１１に進み、パルスモータ４０５
を歩進させる。ここで、ヘッド送りパルスモータ４０４
は一般に１パルス６２．５μｍを進むように設計されて
いるから、マルチノズルヘッド４１０を、例えば８本／
ｍｍ、すなわちノズル間が１２５μｍピッチで製作して
いるとすれば、ヘッド４１０の送りも１２５μｍピッチ
で送る必要があるので、１ライン印字するごとに２パル
スＣＰＵ１０７からＰＭＸパルスを出す必要がある。同
時に、ステップ１４１１でＰＭＸ総歩進数カウンタＣＮ
ＴＲを＋１インクリメントする。ステップ１４１２にお
いて、先のステップ１４０５でスタートさせたＣＰＵ１
０７に内蔵のイベントタイマにより設定された時間が経
過しているか否かを判定する。これはパルスモータ４０
４を作動させるときパルス間隔が短くなると、自起動周
波数以上となりモータ４０４が回転しなくなる、いわゆ
る脱調状態を示すのでパルスモータ４０４の加速トルク
が一定になるようにパルス間隔を初期には長い時間で設
定し（ステップ１４０５）、速度が上昇するにつれて短
くするようにするためである。なお、これらの時間設定
にはステップ１４０２の所で予め時間定数を計算してＣ
ＰＵ１０７のメモリテーブル内に格納し、必要に応じ引
き出す、いわゆるテーブルルックアップ方式を採用して
いる。従って、ステップ１４１２においては、ステップ
１４０２で計算した時間が経過すれば肯定判定となり、
ステップ１４１３に進む。ただし、ヘッド４１０の第１
ライン目を印刷する場合には、ステップ１４０５の処理
はあまり意味をもたず、第２ライン目以降を印刷すると
きに上述のパルスモータ４０４の駆動周期を決定するタ
イマの働きをする。

【００８８】ステップ１４１３では１発目のパルスモー
タ作動パルスを出力する。ステップ１４１３用のタイマ
をステップ１４２０で作動させる。これでヘッド１ライ
ン分の印刷動作はほぼ完了するので、ステップ１４２１
において次に印刷すべきフレームメモリ１０３の先頭ア
ドレス番地の決定および図１２のアドレスカウンタ部２
０７のライン１２０４へのアップ／ダウン（ＵＰ／ＤＷ
Ｎ）の制御決定と、タイマ作動とを並行に処理する。ヘ
ッド２ライン目を印刷するためには、図１８の（Ｂ）で
示すように、２ライン目の先頭アドレスを２５５にして
減算方向に進めばよい。また、この印刷ヘッド４１０の
Ｎライン目の先頭アドレスａ_N は、ａ_N＝１２７±１２
８（Ｎ−１）で示される。式中のプラス符号はヘッド４
１０が図１５の左側Ｌから右側Ｒに移動する場合に相当
し、マイナス符号は右側Ｒから左側Ｌに移動する場合に
相当する。これらヘッド４１０の印刷方向は制御ＣＰＵ
１０７内に設けたレジスタによりＣＰＵ１０７内部で判
別するので、アドレスの計算時にこのレジスタを参照
し、加算符号の決定を行う。また、当然のことながら、
ＣＰＵ１０７からパルスモータ４０４のドライバへ回転
方向切替制御信号が１ビット送出される。

【００８９】ステップ１４２２では２発目のパルスモー
タ作動パルスをステップ１４２４で出すから、その前に
カウンタＣＮＴＲの値を“＋１”インクリメントする。
ステップ１４２０のタイムアップをステップ１４２３で
調べる。すなわち、ステップ１４２３において、１発目
のパルス時間幅が経過したか否かを判定する。所定時間
経過すると、ＣＰＵ１０７のハードタイマによりインタ
ーラプット処理されて、タイムアップが判明するのでス
テップ１４２３を通過し、第２発目のパルスモータ作動
パルスをステップ１４２４で出力してからステップ１４
０５に戻る。２発目のタイマ設定時間は、ステップ１４
０５で設定される。

【００９０】以上の制御手順により、フレームメモリ１
０３のアドレス制御と、レジストレーション用パルスの
発生および印刷幅の制御を行いながら、ヘッド４１０を
１ライン毎に入力画像データに基づき、駆動して記録紙
４０３上に画像を印刷して行く。２０４８ライン目の印
刷になると、フレームメモリ１０３への先頭アドレスは
図１８の（Ｂ）に示すように２６２１４３になる。この
先頭アドレスから８ワード分のデータをフレームメモリ
１０３からバッファメモリ１０４に移し印刷を完了する
と、カウンタＣＮＴＲの値が設定値のＳ_ALL に等しくな
るため、ステップ１４１０の判定手順で肯定判定となり
ステップ１４１４に進み、紙送りパルスモータ４０１へ
駆動パルスを送り、ヘッド１走査分の印刷を終了する。

【００９１】従って、次の印刷ではヘッド４１０が右側
Ｒから左側Ｌに走査する印刷方向に切替る。ここで、４
本のマルチノズルヘッド４１０が左からシアンＣ，マゼ
ンタＭ，イエローＹ，ブラックＢＫとなっていたとする
と、左側Ｌから右側Ｒに印刷する場合はブラックＢＫ，
イエローＹ，マゼンタＭ，シアンＣの順に印刷される
が、右側Ｒから左側Ｌに印刷するときはシアンＣ，マゼ
ンタＭ，イエローＹ，ブラックＢＫの順で印刷すること
になる。そのため、印刷方向に応じて各ヘッド間のレジ
ストレーションを入替える必要が生じるので、ステップ
１４１５においてこのレジストレーションの入替作業を
行う。なおこの場合、４本の各ヘッドの間隔は機械的に
等ピッチで設置されているものとする。ヘッド間ピッチ
がずれていると印刷方向によりレジストレーションがず
れるからである。

【００９２】次のステップ１４１６において、フレーム
メモリ１０３への初期アドレスを計算する。図１８の
（Ｂ）から明らかなように、２回目のヘッド走査の開始
アドレスは２６２１３５番地となり、これは１回目のヘ
ッド走査終了アドレス２６２１４３にマイナス８を加算
したものである。続くステップ１４１７において、ヘッ
ド送り方向の反転に対応してパルスモータドライバへの
方向切替ラインを反転させる。これにより、完全にヘッ
ド１走査分の印刷を終了するので、ＣＰＵ１０７内に設
けた走査回数カウンタレジスタの値ＮＳＣＡＮを“＋
１”インクリメントする。ステップ１４１９において、
予めＣＰＵ入出力装置１０８のキーボードから入力した
走査回数ＮＳＴＯＰと上述のカウンタ値ＮＳＣＡＮとを
比較し、ＮＳＣＡＮがＮＳＴＯＰより等しいか大きいと
きは印刷を停止する。ＮＳＣＡＮがＮＳＴＯＰより小さ
いときは、ステップ１４０３の処理手順に戻り上述同様
の操作を繰返す。

【００９３】なお、実際の印刷は図１１のバス１１１３
から送出する信号ＰＲＴにより制御する。すなわち、信
号ＰＲＴは図１４のバス１３０７に入り印刷を制御する
とともに、図９のコントローラ２０６から供給するアド
レスインクリメントパルスＡＤＲ．ＰＬＳを図１２のフ
レームメモリアクセスアドレスカウンタ１２０６に入力
させるかどうかの制御もバス１２０１を介して行ってい
る。従って、ＣＰＵ１０７からフレームメモリアクセス
用先頭番地が図１２のカウンタ１２０６に入力されて
も、図１１のレジストレーションおよび印刷幅検出カウ
ンタ１１０７がともに可とならなければバス１１１３へ
信号ＰＲＴが出力されないため、フレームメモリアドレ
スの初期値が出力され、そのアドレスの初期データがバ
ッファメモリ１０４に入力されて、ヘッドドライバ１０
５まで伝送されてもドライバ部１３０１，１３１０で印
刷停止となり、実際の印刷は行えない。

【００９４】以上の説明は、主に１色１ページ分につい
て詳細に述べたが、図８の各ブロックの装置２０５，２
０７，２０８および２０９を各色別に設け、それぞれ色
別のページセレクトスイッチを設ければ、それらの内部
回路は全く同じですむ。

【００９５】以上の説明から明らかなように、本実施例
のカラー印刷装置は、入力画像濃度にディザ信号を加え
てその上位ビットをラインメモリに格納し、そのライン
メモリ内に格納した圧縮濃度データをパターンジェネレ
ータ（パタン発生器）を介してビットパターンにしてフ
レームメモリ内に格納し、そのフレームメモリから印刷
するのに必要な最小単位毎に画像情報をバッファレジス
タに転送するようにしているので、往復印刷を容易に
し、印刷スピードを向上させることができる。また、マ
ルチノズルを一度に通電せずに、分散して駆動させるよ
うにしたので、印刷スピードを落さずにヘッド電源容量
を小形化することができる。

【００９６】さらにまた、本実施例では、マルチノズル
分の画像情報量をシリアルに並べていくつかのグループ
に分割し、その分割した分だけの数の信号線を通じて画
像信号を送るとともに、各グループ毎に分割されたシリ
アル画像信号を印刷すべきノズルに同期させる同期信号
により信号分配させるようにしたので、移動ヘッドへの
電気信号供給線を減らすことができ、装置の小形化が得
られる。例えば、本実施例で、ノズル周期を１ｍｓｅ
ｃ，通電幅を１０μｓｅｃで８本同時印刷とし、１画素
を４×４マトリックスで５１２×５１２画素印刷する
と、紙送り時間も入れ、約２０秒以下で印刷可能とな
り、しかも４色天然色の画像印刷が得られた。

【００９７】なお、本実施例では、印刷スピードを向上
させるために印刷ヘッドを左→右へ，右→左へと走査し
て往復印刷しているが、インクのかさね合わせ順が走査
毎に変わり、あるいは各ヘッド間のレジストレーション
が機械的に一致しない場合は往復印刷はできないため、
一方向走査で印刷することとなる。その一方向走査は、
アドレス順を変更すれば容易に実現できることが図１８
の（Ａ）および（Ｂ）を参照すれば容易に判明されるこ
とであるから、一方向走査印刷も本発明の範囲に含まれ
る。

【００９８】以上の説明のように、従来のカラー印刷装
置は高価格であるか、あるいは印刷スピードが遅いかの
どちらかの欠点を有していたが、本実施例では原画入力
濃度情報を情報圧縮した後、その圧縮情報を濃度ドット
パターンに変換してメモリ部に記憶し、印刷時にそのメ
モリ部のアドレスを制御して原画を再現印刷するように
しているので、容易にマルチノズルヘッドを用いて往復
印刷させることができ、それにより極めて廉価で高速の
カラー印刷装置を提供することができる。

【００９９】従って、本実施例により従来高価で大きい
装置だったカラー印刷装置のイメージを刷新し、カラー
印刷機として利用されるだけでなく、ＥＤＰ，ワードプ
ロセッサ等の各種のコンピュータ端末装置、およびファ
クシミリ等の各種のビデオ信号入力源の出力手段として
多方面に容易に利用可能となるので、情報産業分野で多
大な効果が得られる。

【０１００】

【発明の効果】以上説明したように、本発明によれば、
複数の記録ヘッド各々に対応したアドレスを供給する開
始タイミングを、複数の記録ヘッド間の往復走査の各走
査方向のレジストレーションに応じて制御しているの
で、複数の記録ヘッド間の往復走査におけるレジストレ
ーションの補正を簡易な構成によって行うことができ
る。

【図面の簡単な説明】

【図１】本発明印刷装置の構成の一例を示すブロック図
である。

【図２】図１の入力装置の内部構成の一例を示す斜視図
である。

【図３】図２の入力装置の回路構成の一例を示すブロッ
ク図である。

【図４】図１の画像処理部の構成の一例を示すブロック
図である。

【図５】図１のフレームメモリの構成の一例を示すブロ
ック図である。

【図６】図３から図５までの装置における信号生成のタ
イミングの一例を示す信号波形図である。

【図７】図３から図５までの装置における信号生成のタ
イミングの一例を示す信号波形図である。

【図８】主として図１のバッファメモリの構成の一例を
示すブロック図である。

【図９】図８のコントローラの構成の一例を示すブロッ
ク図である。

【図１０】（Ａ）および（Ｂ）はそれぞれ図９のコント
ローラの出力波形のタイミングを示す信号波形図であ
る。

【図１１】図８の制御基板の構成の一例を示すブロック
図である。

【図１２】図８のアドレスカウンタ部の構成の一例を示
すブロック図である。

【図１３】図８のラッチ回路の構成の一例を示すブロッ
ク図である。

【図１４】図１または図８のドライバの構成の一例を示
すブロック図である。

【図１５】図１の出力装置の構成の一例を示す斜視図で
ある。

【図１６】（Ａ）〜（Ｄ）はそれぞれ図１５のヘッドの
ノズルの構成の一例を示す要部拡大正面図，要部平面
図，要部断面図および全体平面図である。

【図１７】図５のフレームメモリ内でのアドレスとデー
タの配列関係の一例を示す図である。

【図１８】（Ａ）および（Ｂ）はそれぞれそのフレーム
メモリ内のデータと印刷アドレスとの対応関係の一例を
示す図である。

【図１９】図１または図８の制御コンピュータの制御動
作の一例を示すフローチャートである。

【符号の説明】

１０１入力装置１０２画像処理部１０３フレームメモリ１０４バッファメモリ１０５ドライバ１０６出力装置１０７制御コンピュータ（ＣＰＵ）１０８ＣＰＵ入出力装置５０１光源５０２冷却ファンモータ５０３反射板５０４熱線吸収フィルタ５０５光学系５０６スリット板５０７フィルム収納器５０８スプロケット５０９カラーフィルム５１０フィルム画面５１１フィルム送り駆動モータ５１２フィルム位置検出器５１３Ｒ受光器（ＣＣＤ）５１４Ｒ光学系５１５光学系５１６Ｂ受光器（ＣＣＤ）５１７Ｂ光学系５１８，５１９ダイクロイックミラー５２０Ｇ光学系５２１Ｇ受光器（ＣＣＤ）３０９増幅器３１５Ｒビデオ増幅器３１６Ｒアナログデジタル変換器３１７ＡＤＣサンプリングタイミングライン３１９フィルム位置検出信号ライン３２０Ｒデータライン３２２サンプリングパルスライン３２３クロックパルスライン３２４フィルム送りパルスモータ信号線３２５パワーライン３５０Ｒデジタル加算器３５１Ｒラインメモリ３５２Ｃパターンジェネレータ３５３Ｃパラレルレジスタ（ラッチレジスタ）３５４Ｒ，３５５Ｒ，３５６Ｒデータライン３５７Ｃ，３５８Ｃパターンライン３５９ディザ信号ライン３６０，３６２アドレスおよび制御線３６３カウンタ３６４ラインメモリ用アドレスカウンタ３６５パターンジェネレータ用アドレスカウンタ３６６パラレルレジスタ用アドレスレジスタ３６７，３６８歩進パルス３６９初期値設定用データライン３７０，３７１制御ライン３７３信号線３８１ページメモリ３８２Ｙデータの出力ライン３８３ページメモリ用アドレス制御線３８４カウンタ３８５初期アドレス設定線３８６インクリメントおよびデクリメントパルス線１０９Ａ，１０９Ｂ交信ライン１１０制御ライン１１１Ａ制御バスライン２０４制御基板２０５制御基板２０６コントローラ（制御基板）２０７アドレスカウンタ部２０８ラッチ回路（バッファメモリ）２１１制御回路２１３データバス２１４アドレスバス２１９〜２３７，２４０，２４１ライン２３８，２３９パルスモータ（＝４０４）８０１，８０５，８１４，８２８ラッチ回路（フリッ
プフロップ）８０２，８０４，８０６，８０９，８１５，８２３，８
２６，８３６，８３７オアゲート８０３，８０７，８１６，８１７，８２９アンドゲー
ト８０８，８１９，８２４，８３２，８３８カウンタ８１０，８２０コンパレータ８１１，８２１設定器８１８，８２２，８２７，８３０，８３４，８３５，Ｔ
１，Ｔ７タイマ８２５，８３３デコーダ８３１安全回路１１０１レジストレーション設定値読込ポート１１０２プリセッタブルカウンタ１１０３制御パルス入力端子１１０４出力ライン１１０５，１１０６アンドゲート１１０７ライン１１０８印刷幅制御用カウンタ１１０９印刷幅設定用スイッチ（紙幅設定器）１１１０色設定器（ページ設定器）１１１１セレクタ回路１１１２ライン１１１３４ビットライン１２０１印刷開始指令信号ライン１２０２選択スイッチ１２０３アンドゲート１２０４アップ／ダウン制御線１２０５フレームメモリ用アドレス初期値設定ライン１２０６アップ／ダウンカウンタ１２０８ラインドライバ１２１２コンパレータ１２１４アドレスカウンタ基板のページ設定器１２０７，１２０９，１２１０，１２１１，１２１３，
１２１５ライン１００１オアゲート１００２１６ビットデータバスライン１００３ページセレクト設定器１００４コンパレータ１００５アンドゲート１００６パラレルシリアルレジスタ１００７シフトレジスタ１００８バッファメモリ１００９出力線１３０１，１３０２ヘッドドライバ部１３０３，１３０４マルチプレクサ１３０５切替コード信号ライン１３０６，１３０７ライン１３０８ナンドゲート１３０９入力端子１３１０出力端子１３１１ノアゲート４０１印刷用紙送りモータ４０２紙送りローラ４０３印刷用紙４０４駆動モータ４０５タイミングベルト４０６ギヤー４０７，４１５ヘッドユニット移動位置検出装置４０８ガイドレール４０９，４０９Ｙ給電ケーブル４１０，４１０Ｙ印刷用ヘッド（４色記録ヘッドユニ
ット）４１１，４１１Ｙインク供給パイプ４１２，４１２Ｙインクタンク４１３コネクタ４１４フレキシブル配線板４１６共通移動台（キャリッジ）１５０１ポリイミド層１５０２アルミニウム層１５０３発熱体層１５０４二酸化シリコン（セラミック）層１５０４′ シリコン基板１５０５基板支持体１５０６発熱体ユニット１５０７インク供給パイプ１５０８ガラス基板１５０９ヘッドユニット支持金具１５１０共通電極１５１１ベース剤１５１３リード線部１４０１〜１４２４制御手順ＰＭＸパルモータＸのパルスＣＮＴＲＰＭＸカウンタＲＥＧレジストＰＣＮＴアドレスプリセットＲＤＹ／ＢＳＹ印字チェックＳＴＲスタートパルスＰＸレジスト、プリント幅カウンタ歩進パルスＳ_ALL ＰＭＸ総パルスＮＳＣＡＮ走査回数カウンタＮＳＴＯＰ全走査回数

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｂ４１Ｊ 3/04 １０１Ａ (72)発明者水澤伸俊東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (72)発明者太田昌司東京都大田区下丸子３丁目30番２号キヤノン株式会社内 (56)参考文献特開昭53−102036（ＪＰ，Ａ)

Claims

【特許請求の範囲】

【請求項１】走査方向に所定の間隔で配置され、記録
色が異なる複数の記録ヘッドと、この複数の記録ヘッド各々に対応する記録データを、ア
ドレスに基づいて格納するメモリと、このメモリに前記複数の記録ヘッドの往復走査に伴って
前記複数の記録ヘッド各々に対応したアドレスを供給
し、格納された記録データを対応する前記各記録ヘッド
に読み出す読み出し手段と、この読み出し手段が前記メモリに前記複数の記録ヘッド
各々に対応したアドレスを供給する開始タイミングを、
前記複数の記録ヘッド間の前記往復走査の各走査方向の
レジストレーションに応じて制御するタイミング制御手
段と、を具備したことを特徴とする印刷装置。
【請求項２】前記複数の記録ヘッドは異なる色のイン
クを吐出することを特徴とする特許請求の範囲第１項記
載の印刷装置。