JPH0797285B2 - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPH0797285B2 JPH0797285B2 JP12036784A JP12036784A JPH0797285B2 JP H0797285 B2 JPH0797285 B2 JP H0797285B2 JP 12036784 A JP12036784 A JP 12036784A JP 12036784 A JP12036784 A JP 12036784A JP H0797285 B2 JPH0797285 B2 JP H0797285B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer function
- signal
- calculation unit
- control
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/04—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric involving the use of models or simulators
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は、フイードバック制御器とフイードフォワード
制御器とを用いて、制御対象となるプロセスを制御する
プロセス制御装置に関する。
制御器とを用いて、制御対象となるプロセスを制御する
プロセス制御装置に関する。
〔発明の技術的背景とその問題点〕 外乱を抑制し、出力を目標値信号に追従させるフイード
バック・フイードフォワードサーボ系の制御定数の演算
式については、これまで、朴氏らの方法（朴、鈴木、藤
井共著：積分形コントローラをもつ多変数線形最適追従
系の設計，計測自動制御学会論文集,Vol,10,No.1,197
2）が知られている。すなわち、これは制御対象の動特
性を、 ｘ（ｔ）＝Ａ・ｘ（ｔ）＋Ｂ・ｕ（ｔ） ……（１） ｙ（ｔ）＝Ｃ・ｘ（ｔ） ……（２） といった状態方程式で記述するとともに積分コントロー
ラとフイードフォワード補償器を含めた拡大系によっ
て、評価関数が最少になるような操作信号をRiccati方
程式の解行列を用いて演算するようにしている。ここ
で、ｙ（ｔ）は出力、ｘ（ｔ）は状態量、ｕ（ｔ）は入
力であり、Ａ、Ｂ、Ｃはそれぞれｎ×ｎ、ｎ×ｍ、Ｐ×
ｎの行列である。
バック・フイードフォワードサーボ系の制御定数の演算
式については、これまで、朴氏らの方法（朴、鈴木、藤
井共著：積分形コントローラをもつ多変数線形最適追従
系の設計，計測自動制御学会論文集,Vol,10,No.1,197
2）が知られている。すなわち、これは制御対象の動特
性を、 ｘ（ｔ）＝Ａ・ｘ（ｔ）＋Ｂ・ｕ（ｔ） ……（１） ｙ（ｔ）＝Ｃ・ｘ（ｔ） ……（２） といった状態方程式で記述するとともに積分コントロー
ラとフイードフォワード補償器を含めた拡大系によっ
て、評価関数が最少になるような操作信号をRiccati方
程式の解行列を用いて演算するようにしている。ここ
で、ｙ（ｔ）は出力、ｘ（ｔ）は状態量、ｕ（ｔ）は入
力であり、Ａ、Ｂ、Ｃはそれぞれｎ×ｎ、ｎ×ｍ、Ｐ×
ｎの行列である。
しかしながら、現実の制御対象の動特性を状態方程式の
形で正確に測定することは困難であるし、また、Riccat
i方程式を効率よく求めるのは簡単ではないので、この
方法は実用上問題がある。
形で正確に測定することは困難であるし、また、Riccat
i方程式を効率よく求めるのは簡単ではないので、この
方法は実用上問題がある。
これに対して、北森氏は（制御対象の部分的知識に基づ
く制御系の設計法，計測自動制御学会論文集,Vol.15,N
o.4,1979）において、制御系のモデルGm（ｓ）， を用意し、このモデルに一致するように、Ｉ−PD制御系
とPID制御系の制御定数を演算する方法を提案してい
る。この方法は、制御対象の比較的同定しやすい低周波
パラメータに基づき、しかも、使用可能な測定信号に基
づき補償器を構成できるので実用性が高いと言える。し
かしながら、これらは基本的にはフイードバック補償演
算器の制御定数の演算方式の提案であり、制御系の目標
値に対する速応性の改善に寄与する零点の設計、すなわ
ちフイードフォワード補償演算器の制御定数については
具体的演算方式を何等示していない。
く制御系の設計法，計測自動制御学会論文集,Vol.15,N
o.4,1979）において、制御系のモデルGm（ｓ）， を用意し、このモデルに一致するように、Ｉ−PD制御系
とPID制御系の制御定数を演算する方法を提案してい
る。この方法は、制御対象の比較的同定しやすい低周波
パラメータに基づき、しかも、使用可能な測定信号に基
づき補償器を構成できるので実用性が高いと言える。し
かしながら、これらは基本的にはフイードバック補償演
算器の制御定数の演算方式の提案であり、制御系の目標
値に対する速応性の改善に寄与する零点の設計、すなわ
ちフイードフォワード補償演算器の制御定数については
具体的演算方式を何等示していない。
本発明は、制御対象の部分的知識に基づき、目標値に対
する速応性を改善するとともにフイードバック制御系と
フイードフォワード制御系との制御定数を演算する手段
を有するプロセス制御装置を提供することを目的として
いる。
する速応性を改善するとともにフイードバック制御系と
フイードフォワード制御系との制御定数を演算する手段
を有するプロセス制御装置を提供することを目的として
いる。
本発明に係るプロセス制御装置は、制御対象となるプロ
セスの出力信号と目標値信号とを入力して第１の操作信
号を出力する主制御演算部と、前記目標値信号を入力し
て第２の操作信号を出力するフィードフォワード補償演
算部と、前記プロセスの出力信号を入力して第３の操作
信号を出力するフィードバック補償演算部と、前記第１
乃至第３の操作信号を加減算して前記制御対象の操作信
号を生成する加減算部と、前記制御対象の伝達関数のパ
ラメータの入力を行う伝達関数パラメータ入力演算部
と、前記主制御演算部、フィードフォワード補償演算
部、フィードバック補償演算部のそれぞれの制御態様に
応じた伝達関数の次数と、零点を有する制御系の参照モ
デルのパラメータとを入力する設計パラメータ入力演算
部と、前記伝達関数パラメータ入力演算部と前記設計パ
ラメータ入力演算部からの信号を入力し、前記制御対
象、主制御演算部、フィードフォワード補償演算部、フ
ィードバック補償演算部、加減算部からなる制御系の伝
達関数を前記参照モデルに対してマッチングさせること
により前記主制御演算部、フィードフォワード補償演算
部、フィードバック補償演算部のそれぞれの制御定数を
演算する制御定数演算部とを備えたものである。
セスの出力信号と目標値信号とを入力して第１の操作信
号を出力する主制御演算部と、前記目標値信号を入力し
て第２の操作信号を出力するフィードフォワード補償演
算部と、前記プロセスの出力信号を入力して第３の操作
信号を出力するフィードバック補償演算部と、前記第１
乃至第３の操作信号を加減算して前記制御対象の操作信
号を生成する加減算部と、前記制御対象の伝達関数のパ
ラメータの入力を行う伝達関数パラメータ入力演算部
と、前記主制御演算部、フィードフォワード補償演算
部、フィードバック補償演算部のそれぞれの制御態様に
応じた伝達関数の次数と、零点を有する制御系の参照モ
デルのパラメータとを入力する設計パラメータ入力演算
部と、前記伝達関数パラメータ入力演算部と前記設計パ
ラメータ入力演算部からの信号を入力し、前記制御対
象、主制御演算部、フィードフォワード補償演算部、フ
ィードバック補償演算部、加減算部からなる制御系の伝
達関数を前記参照モデルに対してマッチングさせること
により前記主制御演算部、フィードフォワード補償演算
部、フィードバック補償演算部のそれぞれの制御定数を
演算する制御定数演算部とを備えたものである。
フイードバック・フイードフォワード制御系において、
フイードバック補償演算器ばかりでなく、フイードフォ
ワード補償演算器の制御定数が部分的モデルマッチング
に基づいた簡単な数ステップの四則演算のみで演算でき
るので、演算器を大幅に軽減できる。また、フイードフ
ォワード補償により、目標値変化に対して、操作端に直
接に働きかける成分があるので制御系の速応性を改善す
ることができる。更に、フイードフォワード補償は、フ
イードバック補償の外側で作用するので、外乱に対する
抑制力は何等劣化しない利点もある。
フイードバック補償演算器ばかりでなく、フイードフォ
ワード補償演算器の制御定数が部分的モデルマッチング
に基づいた簡単な数ステップの四則演算のみで演算でき
るので、演算器を大幅に軽減できる。また、フイードフ
ォワード補償により、目標値変化に対して、操作端に直
接に働きかける成分があるので制御系の速応性を改善す
ることができる。更に、フイードフォワード補償は、フ
イードバック補償の外側で作用するので、外乱に対する
抑制力は何等劣化しない利点もある。
以下、本発明の実施例を図面を参照しながら説明する。
第１図は、本発明の一実施例に係るプロセス制御装置の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
同図に置いて、２点鎖線で囲まれた部分１はフイードバ
ック・フイードフォワード制御器を示し、また、２は制
御対象を示している。
ック・フイードフォワード制御器を示し、また、２は制
御対象を示している。
フイードバック・フイードフォワード制御器１は、制御
対象２の出力ｙ（ｔ）をフイードバックするとともに目
標値ｒ（ｔ）を入力して、最終的な操作信号ｕ（ｔ）を
発生するために、偏差ｅ（ｔ）を入力する主制御器３
と、出力ｙ（ｔ）のフイードフォワード補償演算器４
と、目標値ｒ（ｔ）のフイードフォワード補償演算器５
とを包含している。２点鎖線で囲まれた部分６は、制御
定数演算装置である。この制御定数演算装置６は、制御
対象２の伝達関数Gp（ｓ）のパラメータの入力を行なう
伝達関数パラメータ入力演算器（GPIN）７と、参照モデ
ルのパラメータと補償演算器の次数とを入力する設計パ
ラメータ入力演算器（DPI）８と、部分的モデルマッチ
ングに基づいて制御定数を演算する制御定数演算器（CP
D）９とから構成され、GPIN7の出力とDPI8の出力とをCP
D9に入力して、フイードバック・フイードフォワード制
御器１の各補償演算器および主制御器の制御定数を出力
するようにしている。
対象２の出力ｙ（ｔ）をフイードバックするとともに目
標値ｒ（ｔ）を入力して、最終的な操作信号ｕ（ｔ）を
発生するために、偏差ｅ（ｔ）を入力する主制御器３
と、出力ｙ（ｔ）のフイードフォワード補償演算器４
と、目標値ｒ（ｔ）のフイードフォワード補償演算器５
とを包含している。２点鎖線で囲まれた部分６は、制御
定数演算装置である。この制御定数演算装置６は、制御
対象２の伝達関数Gp（ｓ）のパラメータの入力を行なう
伝達関数パラメータ入力演算器（GPIN）７と、参照モデ
ルのパラメータと補償演算器の次数とを入力する設計パ
ラメータ入力演算器（DPI）８と、部分的モデルマッチ
ングに基づいて制御定数を演算する制御定数演算器（CP
D）９とから構成され、GPIN7の出力とDPI8の出力とをCP
D9に入力して、フイードバック・フイードフォワード制
御器１の各補償演算器および主制御器の制御定数を出力
するようにしている。
次に、制御定数演算装置６で各制御定数の演算について
説明する。
説明する。
今、制御対象２の伝達関数Gp（ｓ）が、なんらかの同定
手段により、 と同定されているものとすると、GPIN7は、ｇ0,g1,g2,g
3の各パラメータを入力する。次に、DPI8は、サーボ系
の制御仕様を表現する参照モデルMr（ｓ）、 のパラメータ、α2，α3，α4……、β1，β2……を入
力するとともに主制御器３、フイードバック補償演算器
４およびフイードフォワード補償演算器５の伝達関数C
(s)/s、ＦB（ｓ）、ＦF（ｓ）、但し、 の次数ｎC、ｎB、ｎFを入力する。
手段により、 と同定されているものとすると、GPIN7は、ｇ0,g1,g2,g
3の各パラメータを入力する。次に、DPI8は、サーボ系
の制御仕様を表現する参照モデルMr（ｓ）、 のパラメータ、α2，α3，α4……、β1，β2……を入
力するとともに主制御器３、フイードバック補償演算器
４およびフイードフォワード補償演算器５の伝達関数C
(s)/s、ＦB（ｓ）、ＦF（ｓ）、但し、 の次数ｎC、ｎB、ｎFを入力する。
そして、CPD9は、gi（ｉ＝0,1,2,…）と、αｉ（ｉ＝2,
3,…）、βｉ（ｉ＝1,2,…）と、ｎC,nB,nFとから、次
に示す制御定数、 Ｃ0,C1,C2，……,CnC B0 ，B1，……，BｎB F1 ，F2，……，FｎF を演算する。たとえば、ｎC＝０、ｎB＝１、ｎF＝０、
α2、α3、α4、β1であったとすると、目標値ｒ（ｔ）
から出力ｙ（ｔ）までの伝達関数が、 となる。したがって、分母と分子をｓのべき毎にまとめ
て（５）式の参照モデルとマッチングさせると次のよう
になる。
3,…）、βｉ（ｉ＝1,2,…）と、ｎC,nB,nFとから、次
に示す制御定数、 Ｃ0,C1,C2，……,CnC B0 ，B1，……，BｎB F1 ，F2，……，FｎF を演算する。たとえば、ｎC＝０、ｎB＝１、ｎF＝０、
α2、α3、α4、β1であったとすると、目標値ｒ（ｔ）
から出力ｙ（ｔ）までの伝達関数が、 となる。したがって、分母と分子をｓのべき毎にまとめ
て（５）式の参照モデルとマッチングさせると次のよう
になる。
そこで、両辺の分母同志と分子同志を等しいと置くこと
により次式を得る。
により次式を得る。
ここで、（６）式において、ｎC＝０、ｎB＝１、ｎF＝
０とすると、（９）式から次式の関係を得ることができ
る。
０とすると、（９）式から次式の関係を得ることができ
る。
この（10）式より、次のような設計則が導かれる。
すなわち、各補償演算器の次数を設定すると、（11）式
のような簡単な四則演算により、フイードバック系ばか
りでなくフイードフォワード系の制御定数が演算され
る。
のような簡単な四則演算により、フイードバック系ばか
りでなくフイードフォワード系の制御定数が演算され
る。
次に、この制御装置を用いて、プロセスを制御した結果
を説明する。
を説明する。
この制御装置において、ｎC＝０、ｎB＝１、ｎF＝０と
設定することにより、フイードフォワードＩ−PD制御系
が構成されるが、第２図はそのブロック図である。プロ
セスパラメータを用いて（11）式により各制御定数が演
算され、各補償演算器に設定される。第３図は、この制
御系の応答波形を示したものである。そして、第３図
（ａ）は、外乱をｄ（ｔ）＝０とし、目標値ｒ（ｔ）を
ｔ＝０で単位ステップ変化させたときの出力ｙ（ｔ）の
応答を示している。また、点線は、フイードフォワード
制御系がないときの出力の応答であり、実線は設計され
たフイードフォワード制御系を用いたときの出力の応答
である。このように、速応性が改善されていることがわ
かる。第３図（ｂ）は、目標値をｒ（ｔ）＝０とし、外
乱ｄ（ｔ）を時刻ｔ＝０で単位ステップ変化させたとき
の出力の応答波形である。フイードフォワード制御系の
ある、なしに拘らず、同様に良好なレギュレーション波
形が得られている。なお、本発明において次数ｎは、対
象とするプロセスがPID制御系、Ｉ−PD制御系など、ど
のような制御態様であるかによって任意に選択すること
ができる。例えばPID制御系の場合には前述のようにｎc
＝2,ns＝1,nF＝１となり、Ｉ−PD制御系の場合にはｎc
＝0,ns＝1,nF＝１となる。
設定することにより、フイードフォワードＩ−PD制御系
が構成されるが、第２図はそのブロック図である。プロ
セスパラメータを用いて（11）式により各制御定数が演
算され、各補償演算器に設定される。第３図は、この制
御系の応答波形を示したものである。そして、第３図
（ａ）は、外乱をｄ（ｔ）＝０とし、目標値ｒ（ｔ）を
ｔ＝０で単位ステップ変化させたときの出力ｙ（ｔ）の
応答を示している。また、点線は、フイードフォワード
制御系がないときの出力の応答であり、実線は設計され
たフイードフォワード制御系を用いたときの出力の応答
である。このように、速応性が改善されていることがわ
かる。第３図（ｂ）は、目標値をｒ（ｔ）＝０とし、外
乱ｄ（ｔ）を時刻ｔ＝０で単位ステップ変化させたとき
の出力の応答波形である。フイードフォワード制御系の
ある、なしに拘らず、同様に良好なレギュレーション波
形が得られている。なお、本発明において次数ｎは、対
象とするプロセスがPID制御系、Ｉ−PD制御系など、ど
のような制御態様であるかによって任意に選択すること
ができる。例えばPID制御系の場合には前述のようにｎc
＝2,ns＝1,nF＝１となり、Ｉ−PD制御系の場合にはｎc
＝0,ns＝1,nF＝１となる。
なお、本発明は、上述した実施例に限定されるものでは
ない。すなわち、第２図の制御系は、等価変換するフイ
ードフォワードPID制御系で構成することができる。こ
こで、３−２が目標値フイルタであり、３−１がPID制
御器である。Kc、Ti、Tdは、Ｃ0、Ｃ1、Ｃ2から（12）
式の関係で求めることができる。
ない。すなわち、第２図の制御系は、等価変換するフイ
ードフォワードPID制御系で構成することができる。こ
こで、３−２が目標値フイルタであり、３−１がPID制
御器である。Kc、Ti、Tdは、Ｃ0、Ｃ1、Ｃ2から（12）
式の関係で求めることができる。
また、第１図と第２図の制御系は、ステップ目標値とス
テップ外乱に対して定常偏差が残らない構造となってい
るが、ランプ目標値やランプ外乱に対しては定常偏差が
残ってしまう。このような場合は、第５図に示す制御系
おいて、ｎ＝２とすればよい。ただし、この系におい
て、主制御器３と、フイードフォワード補償器５と、フ
イードバック補償器４との各補償演算多項式Ｃ（ｓ）、
ＦF（ｓ）、ＦB（ｓ）は、それぞれ、 である。
テップ外乱に対して定常偏差が残らない構造となってい
るが、ランプ目標値やランプ外乱に対しては定常偏差が
残ってしまう。このような場合は、第５図に示す制御系
おいて、ｎ＝２とすればよい。ただし、この系におい
て、主制御器３と、フイードフォワード補償器５と、フ
イードバック補償器４との各補償演算多項式Ｃ（ｓ）、
ＦF（ｓ）、ＦB（ｓ）は、それぞれ、 である。
一般に、外生信号である目標値で外乱のどちらか大きい
方の次数をｎeとすると、 ｎ＝ｎe＋１ ……（13） とすることにより、定常偏差を零にすることができる。
ただし、ステップ信号の次数はｎe＝０、ランプ信号で
はｎe＝１である。このような、高次の外生信号に対し
ても第５図のように構成することにより、定常偏差が零
となる制御装置を得ることができる。また、連続演算素
子を用いた制御系ばかりではなく、マイクロコンピュー
タを内蔵したデジタルプロセスコントローラのような離
散値系に対しても実現することができる。
方の次数をｎeとすると、 ｎ＝ｎe＋１ ……（13） とすることにより、定常偏差を零にすることができる。
ただし、ステップ信号の次数はｎe＝０、ランプ信号で
はｎe＝１である。このような、高次の外生信号に対し
ても第５図のように構成することにより、定常偏差が零
となる制御装置を得ることができる。また、連続演算素
子を用いた制御系ばかりではなく、マイクロコンピュー
タを内蔵したデジタルプロセスコントローラのような離
散値系に対しても実現することができる。
第１図は本発明の一実施例に係る制御装置のブロック的
構成図、第２図は同装置のフイードフォワード・IPD制
御系のブロック的構成図、第３図は同制御系の応答波形
図、第４図は第２図と等価な目標値フイルタとフイード
フォワードPID制御系のブロック的構成図、第５図は高
次の外生信号に対して定常偏差の残らないフイードフォ
ワードＩ−PD制御系のブロック的構成図である。 ３……主制御器、４……フイードバック補償演算器、５
……フイードフォワード補償演算器、６……制御定数演
算装置、７……伝達関数パラメータ入力演算器、８……
設計パラメータ入力演算器、９……制御定数演算器。
構成図、第２図は同装置のフイードフォワード・IPD制
御系のブロック的構成図、第３図は同制御系の応答波形
図、第４図は第２図と等価な目標値フイルタとフイード
フォワードPID制御系のブロック的構成図、第５図は高
次の外生信号に対して定常偏差の残らないフイードフォ
ワードＩ−PD制御系のブロック的構成図である。 ３……主制御器、４……フイードバック補償演算器、５
……フイードフォワード補償演算器、６……制御定数演
算装置、７……伝達関数パラメータ入力演算器、８……
設計パラメータ入力演算器、９……制御定数演算器。
Claims (1)
- 【請求項１】制御対象となるプロセスの出力信号と目標
値信号とを入力して第１の操作信号を出力する主制御演
算部と、 前記目標値信号を入力して第２の操作信号を出力するフ
ィードフォワード補償演算部と、 前記プロセスの出力信号を入力して第３の操作信号を出
力するフィードバック補償演算部と、 前記第１乃至第３の操作信号を加減算して前記制御対象
の操作信号を生成する加減算部と、 下記（１）式で表現される前記制御対象の伝達関数Gp
（ｓ）のパラメータｇ0,g1,g2，…の入力を行う伝達関
数パラメータ入力演算部と、 下記（２）式で表現される前記主制御演算部の伝達関数
Ｃ（ｓ）/s、下記（３）式で表現される前記フィードフ
ォワード補償演算部の伝達関数ＦF（ｓ）、下記（４）
式で表現される前記フィードバック補償演算部の伝達関
数ＦB（ｓ）の制御態様に応じたそれぞれの次数nc,nF,n
Bおよび下記（５）式で表現される零点を有する制御系
の参照モデルMr（ｓ）のパラメータα2，α3，α4，…
およびβ1，β2，…を入力する設計パラメータ入力演算
部と、 前記伝達関数パラメータ入力演算部と前記設計パラメー
タ入力演算部から入力された前記パラメータｇ0,g1,
g2，…、α2，α3，α4，…、β1，β2，…および前記
次数nc,nF,nBを導入し、前記伝達関数Gp（ｓ）、Ｃ
（ｓ）/s、ＦF（ｓ）、ＦB（ｓ）を使って表現される実
制御系の伝達関数を前記参照モデルMr（ｓ）に対してマ
ッチングさせることにより、前記主制御演算部、前記フ
ィードフォワード補償演算部および前記フィードバック
補償演算部のそれぞれの制御定数Ｃ0,C1,C2，…Ｃnc、
ｆF0,fF1,fF2，…ｆF nF、ｆB0,fB1,fB2，…ｆB nBを演
算する制御定数演算部と を具備してなることを特徴とするプロセス制御装置。 Gp（ｓ）＝1/（ｇ0＋ｇ1ｓ＋ｇ2ｓ2＋ｇ3ｓ3＋……）…
（１） Ｃ（ｓ）/s＝（Ｃ0＋Ｃ1ｓ＋Ｃ2ｓ2＋……＋Ｃncｓnc）
/s …（２） ＦF（ｓ）＝ｆF0＋ｆF1ｓ＋ｆF2ｓ2＋……＋ｆF nFｓnF
…（３） ＦB（ｓ）＝ｆB0＋ｆB1ｓ＋ｆB2Ｓ2……＋ｆB nBｓnB…
（４） Mr（ｓ）＝｛１＋β1（σｓ）＋α2β2（σｓ）2＋…
…｝／｛１＋σｓ＋α2（σｓ）2＋α3（σｓ）3＋α4
（σｓ）4＋…｝ …（５） ただし、σ：設計に用いる参照モデル s:微分演算子
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12036784A JPH0797285B2 (ja) | 1984-06-12 | 1984-06-12 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12036784A JPH0797285B2 (ja) | 1984-06-12 | 1984-06-12 | プロセス制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60263207A JPS60263207A (ja) | 1985-12-26 |
| JPH0797285B2 true JPH0797285B2 (ja) | 1995-10-18 |
Family
ID=14784443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12036784A Expired - Lifetime JPH0797285B2 (ja) | 1984-06-12 | 1984-06-12 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0797285B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62219001A (ja) * | 1986-03-20 | 1987-09-26 | Toshiba Corp | 制御装置 |
| US5541833A (en) * | 1987-03-30 | 1996-07-30 | The Foxboro Company | Multivariable feedforward adaptive controller |
| JPH0196701A (ja) * | 1987-10-09 | 1989-04-14 | Nobuo Yamamoto | 内部モデル協調型フイードフオワード手法を用いた制御系 |
| JPH0354602A (ja) * | 1989-07-22 | 1991-03-08 | Nobuo Yamamoto | 制御系の時間差比較２自由度制御方法及び装置 |
| JP4576530B2 (ja) * | 2005-03-30 | 2010-11-10 | 国立大学法人東京農工大学 | サーボゲイン算出方法、サーボゲイン算出プログラム及びサーボゲイン算出装置 |
| JP5644117B2 (ja) * | 2010-01-25 | 2014-12-24 | 株式会社明電舎 | 電動機の速度制御装置 |
-
1984
- 1984-06-12 JP JP12036784A patent/JPH0797285B2/ja not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| 北森、「制御対象の部分的知識に基づく制御系の設計法」、計測自動制御学会論文集、１５［４、ＰＰ．５４９−５５５、（１９７９） |
| 自動制御ハンドブック・基礎編、昭５８．１０．３０、ＰＰ．１５４〜１６０、オーム社 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60263207A (ja) | 1985-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635505A (ja) | 自動制御装置 | |
| JPH0738128B2 (ja) | 制御装置 | |
| EP0453259B1 (en) | 2Dof controller | |
| JPH02222003A (ja) | 適応制御装置 | |
| KR940003149B1 (ko) | 2자유도 제어기 | |
| JPH0797285B2 (ja) | プロセス制御装置 | |
| JPS60218105A (ja) | 制御装置 | |
| Jones et al. | A digital H∞ controller for a flexible transmission system | |
| US6847851B1 (en) | Apparatus for improved general-purpose PID and non-PID controllers | |
| JP3234109B2 (ja) | プロセス制御装置 | |
| JP2660976B2 (ja) | サンプリング制御装置用のデイジタル積分モジユール | |
| JPH04256102A (ja) | モデル予測制御装置 | |
| JP2766395B2 (ja) | 制御装置 | |
| JP2752230B2 (ja) | ２自由度制御装置 | |
| JP2791011B2 (ja) | プラント制御系の制御定数設定装置 | |
| JP2844289B2 (ja) | Ｉｍｃコントローラ | |
| KR910000610B1 (ko) | 조절방식을 갖는 프로세스 제어장치 | |
| JPH01303084A (ja) | デジタルサーボ制御方法 | |
| JPH04312101A (ja) | ２自由度形調節装置 | |
| CN121871397A (zh) | 一种面向磁浮列车悬浮系统的递归rise控制方法与系统 | |
| JPH08314504A (ja) | Ｐｉｄ−ｉｍｃインタフェース装置及びｉｍｃコントローラ | |
| JP2844636B2 (ja) | プログラム制御装置 | |
| JPH05303403A (ja) | 自動制御設計装置 | |
| JPH08115102A (ja) | コントローラ | |
| JPS5925242B2 (ja) | 簡易予測制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |