JPH0797661B2 - 発光ダイオードおよびその製造方法 - Google Patents
発光ダイオードおよびその製造方法Info
- Publication number
- JPH0797661B2 JPH0797661B2 JP3920888A JP3920888A JPH0797661B2 JP H0797661 B2 JPH0797661 B2 JP H0797661B2 JP 3920888 A JP3920888 A JP 3920888A JP 3920888 A JP3920888 A JP 3920888A JP H0797661 B2 JPH0797661 B2 JP H0797661B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- light emitting
- emitting diode
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
- H10H20/821—Bodies characterised by their shape, e.g. curved or truncated substrates of the light-emitting regions, e.g. non-planar junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/01—Manufacture or treatment
- H10H20/011—Manufacture or treatment of bodies, e.g. forming semiconductor layers
- H10H20/013—Manufacture or treatment of bodies, e.g. forming semiconductor layers having light-emitting regions comprising only Group III-V materials
Landscapes
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、発光ダイオードおよびその製造方法に関し、
特に、半導体基板のＶ溝にストライプ構造の発光領域を
有し、その発光領域の端面から光を出力する端面発光型
の発光ダイオードに関するものである。
特に、半導体基板のＶ溝にストライプ構造の発光領域を
有し、その発光領域の端面から光を出力する端面発光型
の発光ダイオードに関するものである。
発光ダイオードは光出力が小さいという特性を有するも
のの、半導体レーザに比べて温度安定性が勝っており、
広い温度範囲で信頼性の高い動作特性が得られる等の優
れた特長がある。
のの、半導体レーザに比べて温度安定性が勝っており、
広い温度範囲で信頼性の高い動作特性が得られる等の優
れた特長がある。
特に、ストライプ構造の発光領域を有する端面発光型の
発光ダイオードは、発光領域を小さくできるので、シン
グルモード光ファイバとの結合効率が高く、光通信用光
源として適したものとされている。
発光ダイオードは、発光領域を小さくできるので、シン
グルモード光ファイバとの結合効率が高く、光通信用光
源として適したものとされている。
第２図は従来の代表的なストライプ構造の発光ダイオー
ドの構造を示す斜視図である。尚、第２図以外の図面の
説明においても、同一の構造には第２図で付した符号と
同一の符号を付し、その説明の重複を避けることとす
る。
ドの構造を示す斜視図である。尚、第２図以外の図面の
説明においても、同一の構造には第２図で付した符号と
同一の符号を付し、その説明の重複を避けることとす
る。
この従来例においては、ｐ−InP半導体基板２はその下
面に第１の電極１を備えている。また、半導体基板２は
その上面に、バッファ層であるｐ−InP層2aを介して、
第１のブロック層であるｎ−InP層３を、さらにその上
面に第２のブロック層であるｐ−InP層４を堆積させて
いる。
面に第１の電極１を備えている。また、半導体基板２は
その上面に、バッファ層であるｐ−InP層2aを介して、
第１のブロック層であるｎ−InP層３を、さらにその上
面に第２のブロック層であるｐ−InP層４を堆積させて
いる。
そして、これら堆積層を備えた半導体基板２上には第２
のブロック層４から第１のブロック層３とバッファ層2a
を横切って半導体基板２にまで達するＶ溝５が形成され
ている。
のブロック層４から第１のブロック層３とバッファ層2a
を横切って半導体基板２にまで達するＶ溝５が形成され
ている。
Ｖ溝５の内面には、第１のクラッド層としてのｐ−InP
層６が形成され、第１のクラッド層６上には、活性層と
してのｐ−InGaAsP層７が形成されている。
層６が形成され、第１のクラッド層６上には、活性層と
してのｐ−InGaAsP層７が形成されている。
第２のブロック層４上面のＶ溝５が蝕刻されない部分並
びに、Ｖ溝５の内面に堆積された活性層７上には、第２
のクラッド層としてのｎ−InP層８が形成されている。
さらに、この第２のクラッド層８上には、キャップ層と
してのｎ−InGaAsP層９が形成され、このキャップ層９
上には第２の電極10が形成されている。
びに、Ｖ溝５の内面に堆積された活性層７上には、第２
のクラッド層としてのｎ−InP層８が形成されている。
さらに、この第２のクラッド層８上には、キャップ層と
してのｎ−InGaAsP層９が形成され、このキャップ層９
上には第２の電極10が形成されている。
このようにＶ溝５内において、第１のクラッド層６と第
２のクラッド層８の間に活性層７を介在させることによ
り、ストライプ構造の発光領域が形成される。
２のクラッド層８の間に活性層７を介在させることによ
り、ストライプ構造の発光領域が形成される。
上記構成によれば、発光ダイオードの駆動電流は、第１
の電極１から半導体基板２に供給され、第１のブロック
層３と第２のブロック層４とにより構成されるｐ−ｎ接
合によって電流狭窄されて、Ｖ溝５内で第１及び第２の
クラッド層５、８の間に挟まれた活性層７に注入され、
キャップ層９を通して第２の電極10に至る。そして、こ
の時、発光領域を構成する活性層７（図中斜線部分）か
らは自然放出光が放出される。
の電極１から半導体基板２に供給され、第１のブロック
層３と第２のブロック層４とにより構成されるｐ−ｎ接
合によって電流狭窄されて、Ｖ溝５内で第１及び第２の
クラッド層５、８の間に挟まれた活性層７に注入され、
キャップ層９を通して第２の電極10に至る。そして、こ
の時、発光領域を構成する活性層７（図中斜線部分）か
らは自然放出光が放出される。
ところで、Ｖ溝内にストライプ構造の発光領域が形成さ
れ、その発光領域の端面から自然放出光が外部に出力さ
れる発光ダイオードは、原理的にはＶ溝ストライプ構造
の半導体レーザーと異ならない。そのため、上記構成の
ストライプ構造を有する端面発光型発光ダイオードで
は、動作温度が低い場合や、駆動電流を増加させて光出
力を高めた場合には、往々にして、発光領域で誘導放出
が生じてしまい、自然放出光を放出するべき発光ダイオ
ードが、いわゆるレーザー光を出力してしまうという欠
点がある。
れ、その発光領域の端面から自然放出光が外部に出力さ
れる発光ダイオードは、原理的にはＶ溝ストライプ構造
の半導体レーザーと異ならない。そのため、上記構成の
ストライプ構造を有する端面発光型発光ダイオードで
は、動作温度が低い場合や、駆動電流を増加させて光出
力を高めた場合には、往々にして、発光領域で誘導放出
が生じてしまい、自然放出光を放出するべき発光ダイオ
ードが、いわゆるレーザー光を出力してしまうという欠
点がある。
従来の端面発光型発光ダイオードでは、発光領域の出射
端面となる半導体基板の端面上に、反射率が１％以下に
なるような窒化ケイ素の無反射コートを施し、これによ
り、誘導放出の発生を抑えて自然放出を得る試みが、例
えば、「1.3μｍ端面発光型発光ダイオードを用いたシ
ングルモードファイバにおけるアナログビデオ信号の42
km伝送」（「42Km Analog video Signal Transmission
in Single mode Fibers Using a 1.3μm Edge−Emittin
g LED」M.MATSUURA,etc.THE TRANSACTIONS OF THE IECL
OF JAPAN,VOL.E 69,No.4,April 1966 PP349）や「1.5
μｍ帯端面発光型ダイオード」（電子情報通信学会総合
全国大会に発表、昭和62年、882、P4−44）等に提案さ
れている。
端面となる半導体基板の端面上に、反射率が１％以下に
なるような窒化ケイ素の無反射コートを施し、これによ
り、誘導放出の発生を抑えて自然放出を得る試みが、例
えば、「1.3μｍ端面発光型発光ダイオードを用いたシ
ングルモードファイバにおけるアナログビデオ信号の42
km伝送」（「42Km Analog video Signal Transmission
in Single mode Fibers Using a 1.3μm Edge−Emittin
g LED」M.MATSUURA,etc.THE TRANSACTIONS OF THE IECL
OF JAPAN,VOL.E 69,No.4,April 1966 PP349）や「1.5
μｍ帯端面発光型ダイオード」（電子情報通信学会総合
全国大会に発表、昭和62年、882、P4−44）等に提案さ
れている。
しかしながら、上記従来例によれば、ストライプ構造を
有する発光領域の出射端面を無反射処理するにとどまる
ので、これのみによっては発光ダイオードの動作温度を
下げた場合や高光出力を得ようとする場合には誘導放出
光の放出を抑止できず、種々の動作条件下では、安定な
自然放出光を外部に供給することができないという問題
があった。
有する発光領域の出射端面を無反射処理するにとどまる
ので、これのみによっては発光ダイオードの動作温度を
下げた場合や高光出力を得ようとする場合には誘導放出
光の放出を抑止できず、種々の動作条件下では、安定な
自然放出光を外部に供給することができないという問題
があった。
そこで、本発明は上記したような従来技術の課題を解決
するためになされたもので、その目的とするところは、
広い動作範囲にわたって安定に自然放出光を出力するこ
とができる端面発光型の発光ダイオードおよびその製造
方法を提供することにある。
するためになされたもので、その目的とするところは、
広い動作範囲にわたって安定に自然放出光を出力するこ
とができる端面発光型の発光ダイオードおよびその製造
方法を提供することにある。
本発明の発光ダイオードは、第１導電型の半導体基板
と、前記半導体基板上に形成された第２導電型の第１の
ブロック層と、前記第１のブロック層上に形成された第
１導電型の第２のブロック層と、前記第１及び第２のブ
ロック層を貫通する第１の溝と、前記第１の溝内に形成
された発光領域と、前記第１及び第２のブロック層を貫
通し、前記第１の溝から所定距離だけ離隔した位置に形
成された第２の溝と、前記第２の溝内に形成された光吸
収領域とを有することを特徴としている。」 また、本発明の発光ダイオードの製造方法は、第１導電
型の半導体基板上に、第２導電型の第１のブロック層と
第１導電型の第２のブロック層とを順次形成する工程
と、前記第１及び第２のブロック層を貫通する第１およ
び第２の溝を同一線上に配列し、この第１および第２の
溝を互いに離間して形成する工程と、前記第１及び第２
の溝上に第１導電型の第１のクラッド層、第１導電型の
活性層、及び第２導電型の第２のクラッド層を順次形成
する工程と、前記第２の溝上方の前記第２のクラッド層
上に絶縁層を形成する工程と、前記第１の溝上方の前記
第２のクラッド層上に電極層を形成する工程とを有する
ことを特徴としている。
と、前記半導体基板上に形成された第２導電型の第１の
ブロック層と、前記第１のブロック層上に形成された第
１導電型の第２のブロック層と、前記第１及び第２のブ
ロック層を貫通する第１の溝と、前記第１の溝内に形成
された発光領域と、前記第１及び第２のブロック層を貫
通し、前記第１の溝から所定距離だけ離隔した位置に形
成された第２の溝と、前記第２の溝内に形成された光吸
収領域とを有することを特徴としている。」 また、本発明の発光ダイオードの製造方法は、第１導電
型の半導体基板上に、第２導電型の第１のブロック層と
第１導電型の第２のブロック層とを順次形成する工程
と、前記第１及び第２のブロック層を貫通する第１およ
び第２の溝を同一線上に配列し、この第１および第２の
溝を互いに離間して形成する工程と、前記第１及び第２
の溝上に第１導電型の第１のクラッド層、第１導電型の
活性層、及び第２導電型の第２のクラッド層を順次形成
する工程と、前記第２の溝上方の前記第２のクラッド層
上に絶縁層を形成する工程と、前記第１の溝上方の前記
第２のクラッド層上に電極層を形成する工程とを有する
ことを特徴としている。
本発明の発光ダイオードは以上のように構成したので、
第１のＶ溝により形成される発光領域の一方の端面から
は自然放出光が出力され、発光領域の他方の端面から生
じる光は、その光路上に位置して第２のＶ溝により形成
されるストライプ構造の吸収領域により吸収される。こ
れにより、発光領域での誘電放出が抑止され、発光領域
の一方の出射端面となる発光ダイオードの端面からは、
自然放出光が出力されるように作用する。
第１のＶ溝により形成される発光領域の一方の端面から
は自然放出光が出力され、発光領域の他方の端面から生
じる光は、その光路上に位置して第２のＶ溝により形成
されるストライプ構造の吸収領域により吸収される。こ
れにより、発光領域での誘電放出が抑止され、発光領域
の一方の出射端面となる発光ダイオードの端面からは、
自然放出光が出力されるように作用する。
また、本発明の製造方法においては、第１及び第２のＶ
溝の内面にそれぞれ第１のクラッド層、活性層及び第２
のクラッド層が順次積層した第１及び第２の活性領域が
形成されている。そして、第１の活性領域の真上位置に
電極層を形成して、この活性領域を発光領域としてい
る。一方、第２の活性領域の真上位置に絶縁層を形成し
この活性領域を吸収領域として作用させている。また、
第１及び第２の活性領域の形成は同一の工程で行われ位
置合わせが容易なので、この製造方法は発光領域と吸収
領域とを光学的に高精度に結合させる作用を持つ。
溝の内面にそれぞれ第１のクラッド層、活性層及び第２
のクラッド層が順次積層した第１及び第２の活性領域が
形成されている。そして、第１の活性領域の真上位置に
電極層を形成して、この活性領域を発光領域としてい
る。一方、第２の活性領域の真上位置に絶縁層を形成し
この活性領域を吸収領域として作用させている。また、
第１及び第２の活性領域の形成は同一の工程で行われ位
置合わせが容易なので、この製造方法は発光領域と吸収
領域とを光学的に高精度に結合させる作用を持つ。
以下に本発明を図示の実施例に基づいて説明する。
第１図は本発明に係るInGaAsP/InP系端面発光型の発光
ダイオードの第一実施例の構造を示すもので、同図
（ａ）は概略斜視図、同図（ｂ）は第２の電極を除いた
場合の平面図である。同図において、１は第１の電極、
２は半導体基板、2aはバッファ層、３は第１のブロック
層、４は第２のブロック層、５はＶ溝（第１のＶ溝5a及
び第２のＶ溝5b）、６（6a及び6b）は第一のクラッド
層、７（7a及び7b）は活性層、８は第２のクラッド層、
９はキャップ層、10は第２の電極である。また、20はキ
ャップ層９上面の第２のＶ溝5bの真上位置に形成された
絶縁層である。
ダイオードの第一実施例の構造を示すもので、同図
（ａ）は概略斜視図、同図（ｂ）は第２の電極を除いた
場合の平面図である。同図において、１は第１の電極、
２は半導体基板、2aはバッファ層、３は第１のブロック
層、４は第２のブロック層、５はＶ溝（第１のＶ溝5a及
び第２のＶ溝5b）、６（6a及び6b）は第一のクラッド
層、７（7a及び7b）は活性層、８は第２のクラッド層、
９はキャップ層、10は第２の電極である。また、20はキ
ャップ層９上面の第２のＶ溝5bの真上位置に形成された
絶縁層である。
上記構成において、半導体基板２は（100）面を有する
ｐ−InP基板（キャリア濃度ｐ４×1018cm-3、エッチ
ピット濃度EPD＜５×103×cm-2）であり、その下面には
第１の電極１を構成するTi−Pt−Au層1aとAu−AuZn層1b
とが設けられている。
ｐ−InP基板（キャリア濃度ｐ４×1018cm-3、エッチ
ピット濃度EPD＜５×103×cm-2）であり、その下面には
第１の電極１を構成するTi−Pt−Au層1aとAu−AuZn層1b
とが設けられている。
基板２上部には、Znドープのｐ−InP層（キャリア濃度
ｐ４×1017cm-3、厚さ１μｍ）であるバッファ層2aが
形成され、このバッファ層2a上には、Snドープのｎ−In
P層（キャリア濃度ｎ５×1017cm-3、厚さ0.5μｍ）で
ある第１のブロック層３とZnドープのｐ−InP層（キャ
リア濃度ｐ５×1017cm-3、厚さ0.5μｍ）である第２
のブロック層４とが積層形成されている。
ｐ４×1017cm-3、厚さ１μｍ）であるバッファ層2aが
形成され、このバッファ層2a上には、Snドープのｎ−In
P層（キャリア濃度ｎ５×1017cm-3、厚さ0.5μｍ）で
ある第１のブロック層３とZnドープのｐ−InP層（キャ
リア濃度ｐ５×1017cm-3、厚さ0.5μｍ）である第２
のブロック層４とが積層形成されている。
第１及び第２のブロック層３、４を備えた基板２には、
第２のブロック層４から第１のブロック層３を通して基
板２まで達する深さの２つのＶ溝（第１のＶ溝5aと第２
のＶ溝5b）が同一線上に、且つ互いの端面が所定距離だ
け離隔するように形成されている。また、これらＶ溝5
a、5bは溝の斜面の一面を（111）面とし、他の斜面を
（111）面としている。
第２のブロック層４から第１のブロック層３を通して基
板２まで達する深さの２つのＶ溝（第１のＶ溝5aと第２
のＶ溝5b）が同一線上に、且つ互いの端面が所定距離だ
け離隔するように形成されている。また、これらＶ溝5
a、5bは溝の斜面の一面を（111）面とし、他の斜面を
（111）面としている。
そして、これらの溝V5a,5bの各々の内面には、Znドープ
のｐ−InP層（キャリア濃度ｐ６×1017cm-3）である
第１のクラッド層6a,6bが形成され、この第１のクラッ
ド層6a,6b上にはZnドープのｐ−InGaAsP層（λｇ＝1.3
μｍ、活性層幅３μｍ、厚さ0.3μｍ）である活性層7a,
7bが積層形成されている。
のｐ−InP層（キャリア濃度ｐ６×1017cm-3）である
第１のクラッド層6a,6bが形成され、この第１のクラッ
ド層6a,6b上にはZnドープのｐ−InGaAsP層（λｇ＝1.3
μｍ、活性層幅３μｍ、厚さ0.3μｍ）である活性層7a,
7bが積層形成されている。
そして、これらのＶ溝5a,5bに形成された活性層7a,7b上
及び第２のブロック層４上には、Snドープのｎ−InP層
（キャリア濃度ｎ６×1017cm-3、厚さ0.7μｍ）であ
る第２のクラッド層８が形成されており、さらに、この
第２のクラッド層８上にはSnドープのｎ−InGaAsP層
（λｇ＝1.2μｍ、厚さ0.5μｍ）であるキャップ層９が
形成されている。
及び第２のブロック層４上には、Snドープのｎ−InP層
（キャリア濃度ｎ６×1017cm-3、厚さ0.7μｍ）であ
る第２のクラッド層８が形成されており、さらに、この
第２のクラッド層８上にはSnドープのｎ−InGaAsP層
（λｇ＝1.2μｍ、厚さ0.5μｍ）であるキャップ層９が
形成されている。
しかして、基板２上の第１のＶ溝5aと第２のＶ溝5bの各
々には、第１のクラッド層6a,6bと第２のクラッド層８
とに挟まれたストライプ構造の活性層7a,7bが形成され
ることとなる。
々には、第１のクラッド層6a,6bと第２のクラッド層８
とに挟まれたストライプ構造の活性層7a,7bが形成され
ることとなる。
さらに、本実施例では、第２のＶ溝5bの位置する側のキ
ャップ層９上面（図ではキャップ層９上面の左半分）
に、SiO2膜よりなる絶縁層20が形成されている。そし
て、絶縁層20により覆われていない第１のＶ溝5aの上方
のキャップ層９上と絶縁層20上には、共通する第２の電
極としてのAu−Ge−Ni層10が形成されている。
ャップ層９上面（図ではキャップ層９上面の左半分）
に、SiO2膜よりなる絶縁層20が形成されている。そし
て、絶縁層20により覆われていない第１のＶ溝5aの上方
のキャップ層９上と絶縁層20上には、共通する第２の電
極としてのAu−Ge−Ni層10が形成されている。
上記構成によれば、第１のＶ溝5a上に形成される活性層
7aは、クラッド層6aと８により挟まれてストライプ構造
を有する発光領域（図中Ａ側）として作用する。即ち、
第１の電極１から流入された駆動電流は第１のブロック
層３と第２のブロック層４とにより狭窄されて発光領域
に供給され、その後駆動電流は活性層7aに接続する第２
のクラッド層８及びキャップ層９を経由して第２の電極
10に流出する。この時、発光領域では、駆動電流に応じ
た自然放出光を一方の端面（第１図（ａ）の右側面の斜
線部分）から外部に放出する。
7aは、クラッド層6aと８により挟まれてストライプ構造
を有する発光領域（図中Ａ側）として作用する。即ち、
第１の電極１から流入された駆動電流は第１のブロック
層３と第２のブロック層４とにより狭窄されて発光領域
に供給され、その後駆動電流は活性層7aに接続する第２
のクラッド層８及びキャップ層９を経由して第２の電極
10に流出する。この時、発光領域では、駆動電流に応じ
た自然放出光を一方の端面（第１図（ａ）の右側面の斜
線部分）から外部に放出する。
一方、第２のＶ溝5b上に形成される活性層7bは、クラッ
ド層6bと８により挟まれてストライプ構造を有し、吸収
領域（図中Ｂ側）として作用する。即ち、第１の電極１
から流入する駆動電流は絶縁層20により遮断されて活性
層7bには流入せず、この吸収領域では発光を生じない。
そして、この吸収領域は、発光領域の他方の端面7aaが
発する光の光路上に位置して発光領域から生じる光を吸
収し、発光領域には戻さない機能を持つ。従って、発光
領域が吸収領域から光を受けることはなくなり、このた
め発光領域は誘導放出を起こさず、安定な自然放出を維
持でき、自然放出光を外部に安定に出力し続けることが
できる。
ド層6bと８により挟まれてストライプ構造を有し、吸収
領域（図中Ｂ側）として作用する。即ち、第１の電極１
から流入する駆動電流は絶縁層20により遮断されて活性
層7bには流入せず、この吸収領域では発光を生じない。
そして、この吸収領域は、発光領域の他方の端面7aaが
発する光の光路上に位置して発光領域から生じる光を吸
収し、発光領域には戻さない機能を持つ。従って、発光
領域が吸収領域から光を受けることはなくなり、このた
め発光領域は誘導放出を起こさず、安定な自然放出を維
持でき、自然放出光を外部に安定に出力し続けることが
できる。
次に、本発明の第二実施例について説明する。第３図は
本発明に係るの発光ダイオードの第二実施例を示すもの
で、同図（ａ）は発光ダイオードをＶ溝の底辺に沿って
切断した状態を示す斜視図、同図（ｂ）は平面図であ
る。同図において、上記第一実施例と同一の構成部分に
は同一の符号を付して説明すると、第二実施例において
は、絶縁層21の形状が第一実施例のものと相違する。即
ち、上記した第一実施例においてはキャップ層９上面の
略半分の領域に絶縁層を形成しているのに対し、第二実
施例においては、第１のＶ溝5aの上部に対向する部分を
除く全面に絶縁層21を形成している。このようにキャッ
プ層９上面の大部分に絶縁層21を形成した構成にする
と、活性層7aに注入され電流は絶縁層21の存在しない第
１のＶ溝5a上方の部分を通過して第２の電極（同図には
示していない）に流出するので、活性層7bに電流が注入
される確率は第一実施例の場合より小さくなり、このた
め吸収領域による光の吸収性能は極めて良好となる。従
って、発光領域が吸収領域から光を受けることによる誘
導放出光の発生を極めて低く抑えることができ、外部に
自然放出光を安定して出力し続けることができる。
本発明に係るの発光ダイオードの第二実施例を示すもの
で、同図（ａ）は発光ダイオードをＶ溝の底辺に沿って
切断した状態を示す斜視図、同図（ｂ）は平面図であ
る。同図において、上記第一実施例と同一の構成部分に
は同一の符号を付して説明すると、第二実施例において
は、絶縁層21の形状が第一実施例のものと相違する。即
ち、上記した第一実施例においてはキャップ層９上面の
略半分の領域に絶縁層を形成しているのに対し、第二実
施例においては、第１のＶ溝5aの上部に対向する部分を
除く全面に絶縁層21を形成している。このようにキャッ
プ層９上面の大部分に絶縁層21を形成した構成にする
と、活性層7aに注入され電流は絶縁層21の存在しない第
１のＶ溝5a上方の部分を通過して第２の電極（同図には
示していない）に流出するので、活性層7bに電流が注入
される確率は第一実施例の場合より小さくなり、このた
め吸収領域による光の吸収性能は極めて良好となる。従
って、発光領域が吸収領域から光を受けることによる誘
導放出光の発生を極めて低く抑えることができ、外部に
自然放出光を安定して出力し続けることができる。
次に、この第二実施例の特性について第４図乃至第６図
に基づいて説明する。
に基づいて説明する。
第４図は第二実施例の駆動電流対光出力特性曲線P0及び
駆動電流対ファイバ出力特性曲線Pfを示すグラフであ
る。ここでは、特性曲線Pfは発光ダイオードの駆動電流
を変化させ、発光ダイオードからの光出力を測定して求
めた。特性曲線P0は、コア径10μｍのシングルモードフ
ァイバに発光ダイオードを接続し、発光ダイオードの駆
動電流を変化させ、ファイバからの光出力を測定して求
めた。同図より、駆動電流Ifを100mAとした時に、Pfが
約60μＷ、P0が約350μＷとなり結合効率Pf/P0は約17％
となり、従来の５〜10％に比べ非常に高い値が得られ
た。
駆動電流対ファイバ出力特性曲線Pfを示すグラフであ
る。ここでは、特性曲線Pfは発光ダイオードの駆動電流
を変化させ、発光ダイオードからの光出力を測定して求
めた。特性曲線P0は、コア径10μｍのシングルモードフ
ァイバに発光ダイオードを接続し、発光ダイオードの駆
動電流を変化させ、ファイバからの光出力を測定して求
めた。同図より、駆動電流Ifを100mAとした時に、Pfが
約60μＷ、P0が約350μＷとなり結合効率Pf/P0は約17％
となり、従来の５〜10％に比べ非常に高い値が得られ
た。
第５図は環境温度Taを25℃とした時の発光スペクトル特
性を示すグラフである。同図は安定した自然光出力特性
を示すており、ピーク波長付近で共振器モードは観測さ
れていない。従って、放射光は自然発光成分のみとなっ
ていることがわかる。
性を示すグラフである。同図は安定した自然光出力特性
を示すており、ピーク波長付近で共振器モードは観測さ
れていない。従って、放射光は自然発光成分のみとなっ
ていることがわかる。
第６図は駆動電流Ifを100mAとした時の光出力は温度特
性を示すグラフである。このグラフは25℃の時の光出力
強度を１とした場合の相対光出力強度を示すものであ
る。このグラフより、光出力強度の温度計数（ΔP/ΔＴ
・P25）は−20〜25℃の範囲で−1.3％／℃、25〜80℃の
範囲で−0.9％／℃となり、温度に対して安定であるこ
とがわかった。尚、ΔＰは光出力強度の変化量、ΔＴは
温度変化量、P25は25℃の時の光出力強度を示す。
性を示すグラフである。このグラフは25℃の時の光出力
強度を１とした場合の相対光出力強度を示すものであ
る。このグラフより、光出力強度の温度計数（ΔP/ΔＴ
・P25）は−20〜25℃の範囲で−1.3％／℃、25〜80℃の
範囲で−0.9％／℃となり、温度に対して安定であるこ
とがわかった。尚、ΔＰは光出力強度の変化量、ΔＴは
温度変化量、P25は25℃の時の光出力強度を示す。
次に、製造方法の発明について説明する。
第７図（ａ）〜（ｇ）は第１図に示した第一実施例の発
光ダイオードの製造工程を示す工程説明図である。同図
に基づいて説明すると、先ず最初の工程では、ｐ−InP
層からなるバッファ層2aを上層としたｐ−InP基板２上
に、ｎ−InP層からなる第１のブロック層３と、ｐ−InP
層からなる第２のブロック層４を液相エピタキシャル法
により形成する（同図（ａ）に図示）。
光ダイオードの製造工程を示す工程説明図である。同図
に基づいて説明すると、先ず最初の工程では、ｐ−InP
層からなるバッファ層2aを上層としたｐ−InP基板２上
に、ｎ−InP層からなる第１のブロック層３と、ｐ−InP
層からなる第２のブロック層４を液相エピタキシャル法
により形成する（同図（ａ）に図示）。
次に、同図（ｂ）に示すように、第２のブロック層４上
にSiO2膜30を一様に形成し、このSiO2膜30の所定部分を
ホトリソグラフィ技術を用いて除去してエッチングマス
クを形成する。この時のエッチングマスクの除去部分は
図のように破線状であり、その方法は結晶軸＜011＞方
向に沿うように形成する。これは、化学的エッチングで
Ｖ溝を形成する場合、結晶軸の方向を無視するとＶ溝が
得られないばかりか、Ｖ溝内部に液相エピタキシャル法
を用いて層を成長させ難くなるためである。
にSiO2膜30を一様に形成し、このSiO2膜30の所定部分を
ホトリソグラフィ技術を用いて除去してエッチングマス
クを形成する。この時のエッチングマスクの除去部分は
図のように破線状であり、その方法は結晶軸＜011＞方
向に沿うように形成する。これは、化学的エッチングで
Ｖ溝を形成する場合、結晶軸の方向を無視するとＶ溝が
得られないばかりか、Ｖ溝内部に液相エピタキシャル法
を用いて層を成長させ難くなるためである。
この後、塩酸（HCl）とリン酸（H3PO4）とを容積比3:1
に混合した混合液からなるエッチャントにより、同図
（ｃ）に示すように、第１のＶ溝5aと第２のＶ溝5bを蝕
刻する。尚、同図（ｃ）〜（ｇ）は同図（ｂ）の一部を
示している。
に混合した混合液からなるエッチャントにより、同図
（ｃ）に示すように、第１のＶ溝5aと第２のＶ溝5bを蝕
刻する。尚、同図（ｃ）〜（ｇ）は同図（ｂ）の一部を
示している。
その後、第１のＶ溝5aと第２のＶ溝5bの溝内にそれぞれ
ｐ−InP層からなる第１のクラッド層6aと6bを堆積さ
せ、引き続いて、その上面にＰ−InGaAsP層からなる活
性層7aと7bを積層させ、さらに、その上面にＶ溝5a,5b
の溝上と第２のブロック層４上とを覆うようにｎ−InP
層からなる第２のクラッド層８を堆積させる。尚、これ
らは連続して行なう。その後、その上面にｎ−InGaAsP
層からなるキャップ層９を形成する（同図（ｄ）に図
示）。これらの第１のクラッド層6a,6bと活性層7a,7b及
び第２のクラッド層８、並びにキャップ層９の形成に
は、液相エピタキシャル法が用いられる。液相エピタキ
シャル法によれば、各層の層成長速度は、下地の面方位
に大きく依存するので、Ｖ溝5a,5bの斜面に対しては各
層の成長速度は速く、基板２の（100）表面に対しては
成長速度が遅い。その結果、上記の各層の堆積にあたっ
ては、Ｖ溝5a,5bの各々の内面にのみ集中して、第１の
クラッド層6a,6b、活性層7a,7bが形成されることにな
る。
ｐ−InP層からなる第１のクラッド層6aと6bを堆積さ
せ、引き続いて、その上面にＰ−InGaAsP層からなる活
性層7aと7bを積層させ、さらに、その上面にＶ溝5a,5b
の溝上と第２のブロック層４上とを覆うようにｎ−InP
層からなる第２のクラッド層８を堆積させる。尚、これ
らは連続して行なう。その後、その上面にｎ−InGaAsP
層からなるキャップ層９を形成する（同図（ｄ）に図
示）。これらの第１のクラッド層6a,6bと活性層7a,7b及
び第２のクラッド層８、並びにキャップ層９の形成に
は、液相エピタキシャル法が用いられる。液相エピタキ
シャル法によれば、各層の層成長速度は、下地の面方位
に大きく依存するので、Ｖ溝5a,5bの斜面に対しては各
層の成長速度は速く、基板２の（100）表面に対しては
成長速度が遅い。その結果、上記の各層の堆積にあたっ
ては、Ｖ溝5a,5bの各々の内面にのみ集中して、第１の
クラッド層6a,6b、活性層7a,7bが形成されることにな
る。
次いで、第１のＶ溝5a上を除き、第２のＶ溝5bを覆うキ
ャップ層９上には、SiO2膜からなる絶縁層20を選択的に
堆積させる（同図（ｅ）に図示）。
ャップ層９上には、SiO2膜からなる絶縁層20を選択的に
堆積させる（同図（ｅ）に図示）。
引き続き、基板２の下面にAu−AuZn層1aを形成し、基板
２の最上層に形成されている第１のＶ溝5aの上のキャッ
プ層９及び第２のＶ溝5b上の絶縁層20上にAu−Ge−Ni層
10aを抵抗加熱蒸着法により形成する。これらの導電層1
a,10aは、その後、基板２ごと加熱されてオーミックコ
ンタクト化処理を行う（同図（ｆ）に図示）。
２の最上層に形成されている第１のＶ溝5aの上のキャッ
プ層９及び第２のＶ溝5b上の絶縁層20上にAu−Ge−Ni層
10aを抵抗加熱蒸着法により形成する。これらの導電層1
a,10aは、その後、基板２ごと加熱されてオーミックコ
ンタクト化処理を行う（同図（ｆ）に図示）。
その後、Au−AuZn層1a上及びAu−Ge−Ni層10a上には、
電子ビーム蒸着法によりTi−Pt−Au層1b及び10bを形成
し、ワイヤボンドあるいはダイボンドのための電極部分
を形成する（同図（ｇ）に図示）。
電子ビーム蒸着法によりTi−Pt−Au層1b及び10bを形成
し、ワイヤボンドあるいはダイボンドのための電極部分
を形成する（同図（ｇ）に図示）。
最後に、上記により積層形成された基板２は、所定の端
面を形成するべく劈開してチップ化され、通常のジャン
クションダウン法によりチップSiのヒートシンク上にマ
ウントされて金ワイヤによりワイヤボンドされ、端面発
光型の発光ダイオードが製造される。
面を形成するべく劈開してチップ化され、通常のジャン
クションダウン法によりチップSiのヒートシンク上にマ
ウントされて金ワイヤによりワイヤボンドされ、端面発
光型の発光ダイオードが製造される。
次に、本発明に係る製造方法の他の実施例について説明
する。
する。
第８図（ａ）〜（ｉ）は本発明に係る製造方法の他の実
施例を示す工程説明図である。
施例を示す工程説明図である。
この実施例では、基板２にはZnドープのｐ−InP基板
（キャリア濃度ｐ５×1018）が用いられている。基板
２上には、上記第７図（ａ）に図示された実施例と同様
に、ｐ−InP層（厚さ約１μｍ）からなるバッファ層2a
を介して、（厚さ約0.5μｍ）からなる第１のブロック
層３とｐ−InP層（厚さ約1.5μｍ）からなる第２のブロ
ック層４が形成される。これらの各層2a、３、４はいず
れも、液相エピタキシアル法により600℃程度に加熱し
て形成される。さらに、第２のブロック層４上には熱CV
D法によりSiO2膜（厚さ約15μｍ）からなるエッチング
マスク層4aを堆積し、その後、エッチングマスク層4aを
覆ってポジ系レジスト4bがコーティングされる（第８図
（ａ）に図示）。
（キャリア濃度ｐ５×1018）が用いられている。基板
２上には、上記第７図（ａ）に図示された実施例と同様
に、ｐ−InP層（厚さ約１μｍ）からなるバッファ層2a
を介して、（厚さ約0.5μｍ）からなる第１のブロック
層３とｐ−InP層（厚さ約1.5μｍ）からなる第２のブロ
ック層４が形成される。これらの各層2a、３、４はいず
れも、液相エピタキシアル法により600℃程度に加熱し
て形成される。さらに、第２のブロック層４上には熱CV
D法によりSiO2膜（厚さ約15μｍ）からなるエッチング
マスク層4aを堆積し、その後、エッチングマスク層4aを
覆ってポジ系レジスト4bがコーティングされる（第８図
（ａ）に図示）。
次に、ホトリソグラフィ工程により、ポジ系レジスト4b
にストライプ状の窓を２箇所形成し、この後、フッ化水
素酸（HF）水溶液を用いてエッチングマスク層４をエッ
チングして幅２μｍのストライプ状の窓を２箇所に形成
する。不要となったポジ系レジスト4bをアセトンにより
除去した後、塩酸とリン酸との混合液を用いて基板２に
は、Ｖ溝5a、5bが蝕刻される。第８図（ｃ）は以上の工
程を得た基板２の構成を示す平面図であり、同図（ｄ）
は同図（ｃ）のＩ−Ｉ線断面図である。そして、同図
（ｄ）より明らかなように、第１のＶ溝5aと第2V溝5bと
の間においては基板２の上面に、バッファ層2a、第１の
ブロック層３及び第２のブロック層４が下から順に堆積
されている。
にストライプ状の窓を２箇所形成し、この後、フッ化水
素酸（HF）水溶液を用いてエッチングマスク層４をエッ
チングして幅２μｍのストライプ状の窓を２箇所に形成
する。不要となったポジ系レジスト4bをアセトンにより
除去した後、塩酸とリン酸との混合液を用いて基板２に
は、Ｖ溝5a、5bが蝕刻される。第８図（ｃ）は以上の工
程を得た基板２の構成を示す平面図であり、同図（ｄ）
は同図（ｃ）のＩ−Ｉ線断面図である。そして、同図
（ｄ）より明らかなように、第１のＶ溝5aと第2V溝5bと
の間においては基板２の上面に、バッファ層2a、第１の
ブロック層３及び第２のブロック層４が下から順に堆積
されている。
その後、エッチングマスク層4aがフッ化水素酸水溶液に
より除去されたのち、約600℃に加熱しながら、ｐ−Inp
層（厚さ約1,5μｍ）からなる第１のクラッド層（Ｖ溝
内の6a,6bおよび平坦部の6c）、ｐ−InGaAsP層（厚さ約
0,15μｍ）からなる活性層（Ｖ溝内の7a,7bおよび平坦
部の7c）並びにｎ−InP層（厚さ約３μｍ）からなる第
２のクラッド層８が順次に堆積される。その後、第２の
クラッド層８の上面を覆って、CVD法により、SiO2膜か
らエッチングマスク8aが形成される（同図（ｅ）に図
示）。
より除去されたのち、約600℃に加熱しながら、ｐ−Inp
層（厚さ約1,5μｍ）からなる第１のクラッド層（Ｖ溝
内の6a,6bおよび平坦部の6c）、ｐ−InGaAsP層（厚さ約
0,15μｍ）からなる活性層（Ｖ溝内の7a,7bおよび平坦
部の7c）並びにｎ−InP層（厚さ約３μｍ）からなる第
２のクラッド層８が順次に堆積される。その後、第２の
クラッド層８の上面を覆って、CVD法により、SiO2膜か
らエッチングマスク8aが形成される（同図（ｅ）に図
示）。
次いで、エッチングマスク層8aには、ポジ系レジストが
コーティング（図示せず）され、その後、通常のホトリ
ソグラフィ工程により、第１のＶ溝5aと第２のＶ溝5bの
各溝上を除いてポジ系レジストが除去され、これらのＶ
溝5a,5bの溝上を除いて、エッチングマスク層8aが取除
かれる。同図（ｆ）は、上記工程を経た基板２の構造を
示す側面から見た断面図である。
コーティング（図示せず）され、その後、通常のホトリ
ソグラフィ工程により、第１のＶ溝5aと第２のＶ溝5bの
各溝上を除いてポジ系レジストが除去され、これらのＶ
溝5a,5bの溝上を除いて、エッチングマスク層8aが取除
かれる。同図（ｆ）は、上記工程を経た基板２の構造を
示す側面から見た断面図である。
その後、第１のＶ溝5aと第２のＶ溝5bの溝間の平坦部に
積層された第１のクラッド層6c、と活性層7c及び第２の
クラッド層８を除去する。即ち、塩酸（HCl）を用いて
ｎ−InP層からなる第２のクラッド層８が除去されたの
ち、硝酸（HNO3）とフッ化水素酸（HF）と水（H2O）をH
NO3:HF:H2O＝3:1:2の比で混合した水溶液を用いてｐ−I
nGasP層からなる活性層７を除去する。その後、同様に
して塩酸を用いてｐ−InP層からなる第１のクラッド層
６を除去する（同図（ｇ）に図示）。
積層された第１のクラッド層6c、と活性層7c及び第２の
クラッド層８を除去する。即ち、塩酸（HCl）を用いて
ｎ−InP層からなる第２のクラッド層８が除去されたの
ち、硝酸（HNO3）とフッ化水素酸（HF）と水（H2O）をH
NO3:HF:H2O＝3:1:2の比で混合した水溶液を用いてｐ−I
nGasP層からなる活性層７を除去する。その後、同様に
して塩酸を用いてｐ−InP層からなる第１のクラッド層
６を除去する（同図（ｇ）に図示）。
次いで、エッチング層8aを除去したのち、CVD法によ
り、基板２上にはSO2膜からなる絶縁層20が形成され、
ポジ系レジスト20aを用いて第１のＶ溝5aの溝上の絶縁
層20は除去される（同図（ｈ）に図示）。
り、基板２上にはSO2膜からなる絶縁層20が形成され、
ポジ系レジスト20aを用いて第１のＶ溝5aの溝上の絶縁
層20は除去される（同図（ｈ）に図示）。
その後、ポジ系レジスト20aを除去した後、基板２の最
上面には真空蒸着法によりAu−Ge−Ni膜からなる第２の
電極10を形成し、さらに、基板２の下面にはAuZn膜から
なる第１の電極１を形成する。次いで、基板２全体を約
420℃で加熱し、電極部分のオーミックコンタクト化処
理を行う（同図（ｉ）に図示）。
上面には真空蒸着法によりAu−Ge−Ni膜からなる第２の
電極10を形成し、さらに、基板２の下面にはAuZn膜から
なる第１の電極１を形成する。次いで、基板２全体を約
420℃で加熱し、電極部分のオーミックコンタクト化処
理を行う（同図（ｉ）に図示）。
この実施例によれば、第１のＶ溝5aと第２のＶ溝5bとの
間に延びるクラッド層6c,8および活性層7cは、エッチン
グにより除去されるので、第２のＶ溝5b上に形成された
活性層7bからなる吸収領域には発光領域に駆動電流が流
れ込まないように両者を完全に隔離させることができ
る。
間に延びるクラッド層6c,8および活性層7cは、エッチン
グにより除去されるので、第２のＶ溝5b上に形成された
活性層7bからなる吸収領域には発光領域に駆動電流が流
れ込まないように両者を完全に隔離させることができ
る。
尚、以上に説明したいくつかの実施例では、基板をInP
とするInGaAsP/InP系の端面発光型発光ダイオードにつ
いて述べたが、本発明はそえに限定されず、基板をGaAs
とするAlGaAs/GaAs系の発光ダイオードについても適用
可能である。
とするInGaAsP/InP系の端面発光型発光ダイオードにつ
いて述べたが、本発明はそえに限定されず、基板をGaAs
とするAlGaAs/GaAs系の発光ダイオードについても適用
可能である。
以上説明したように、本発明の発光ダイオードによれ
ば、基板上に第１のＶ溝と第２のＶ溝とを設け、第１の
Ｖ溝によりストライプ構造の発光領域を形成して発光領
域の一方の端面から自然放出光を外部に出力させ、第２
のＶ溝によりストライプ構造の吸収領域を形成して発光
領域の他方の端面から生じる光を吸収させるようにした
ので、高出力の光を外部に出力させる場合、或いは、低
温で動作させる場合にあっても、発光領域からは常に安
定な自然放出光を外部に出力させることのできる優れた
特性の発光ダイオードを提供できるという効果を有す
る。
ば、基板上に第１のＶ溝と第２のＶ溝とを設け、第１の
Ｖ溝によりストライプ構造の発光領域を形成して発光領
域の一方の端面から自然放出光を外部に出力させ、第２
のＶ溝によりストライプ構造の吸収領域を形成して発光
領域の他方の端面から生じる光を吸収させるようにした
ので、高出力の光を外部に出力させる場合、或いは、低
温で動作させる場合にあっても、発光領域からは常に安
定な自然放出光を外部に出力させることのできる優れた
特性の発光ダイオードを提供できるという効果を有す
る。
また、本発明の発光ダイオードの製造方法では、基板上
に第１のＶ溝と第２のＶ溝とを同一の工程で形成し、両
Ｖ溝上にクラッド層に挟まれた活性層を形成し、その
後、第１のＶ溝上には電極層を形成し、第２のＶ溝上に
は絶縁層を形成するようにしたので、発光領域と吸収領
域とを極めて高精度に位置合せでき、このため発光領域
と吸収領域との光学的な結合を極めて良好にできる。ま
た、本発明の製造方法は、従来の製造工程を大幅に変更
することなく行え、発光ダイオードを簡便に製造できる
という効果を有する。
に第１のＶ溝と第２のＶ溝とを同一の工程で形成し、両
Ｖ溝上にクラッド層に挟まれた活性層を形成し、その
後、第１のＶ溝上には電極層を形成し、第２のＶ溝上に
は絶縁層を形成するようにしたので、発光領域と吸収領
域とを極めて高精度に位置合せでき、このため発光領域
と吸収領域との光学的な結合を極めて良好にできる。ま
た、本発明の製造方法は、従来の製造工程を大幅に変更
することなく行え、発光ダイオードを簡便に製造できる
という効果を有する。
第１図（ａ）、（ｂ）は本発明に係る発光ダイオードの
第一実施例の概略斜視図と平面図、 第２図は従来の発光ダイオードの概略斜視図、 第３図（ａ）、（ｂ）は本発明に係る発光ダイオードの
第二実施例の概略斜視図と平面図、 第４図は第二実施例の駆動電流対光出力特性曲線のグラ
フ、 第５図は第二実施例の光スペクトルのグラフ、 第６図は第二実施例の温度に対する相対光出力強度特性
のグラフ、 第７図（ａ）〜（ｇ）は本発明に係る発光ダイオードの
製造方法に関するもので、第１図に示すされた第一実施
例の製造工程を示す工程説明図、 第８図（ａ）〜（ｉ）は本発明の製造方法の他の実施例
の工程説明図である。 １……第１の電極、２……基板、３……第１のブロック
層、４……第２のブロック層、5a……第１のＶ溝、5b…
…第２のＶ溝、6a,6b,6c……第１のクラッド層、7a,7b,
7c……活性層、８……第２のクラッド層、９……キャッ
プ層、10……第２の電極、20,21……絶縁層。
第一実施例の概略斜視図と平面図、 第２図は従来の発光ダイオードの概略斜視図、 第３図（ａ）、（ｂ）は本発明に係る発光ダイオードの
第二実施例の概略斜視図と平面図、 第４図は第二実施例の駆動電流対光出力特性曲線のグラ
フ、 第５図は第二実施例の光スペクトルのグラフ、 第６図は第二実施例の温度に対する相対光出力強度特性
のグラフ、 第７図（ａ）〜（ｇ）は本発明に係る発光ダイオードの
製造方法に関するもので、第１図に示すされた第一実施
例の製造工程を示す工程説明図、 第８図（ａ）〜（ｉ）は本発明の製造方法の他の実施例
の工程説明図である。 １……第１の電極、２……基板、３……第１のブロック
層、４……第２のブロック層、5a……第１のＶ溝、5b…
…第２のＶ溝、6a,6b,6c……第１のクラッド層、7a,7b,
7c……活性層、８……第２のクラッド層、９……キャッ
プ層、10……第２の電極、20,21……絶縁層。
Claims (4)
- 【請求項１】第１導電型の半導体基板と、 前記半導体基板上に形成された第２導電型の第１のブロ
ック層と、 前記第１のブロック層上に形成された第１導電型の第２
のブロック層と、 前記第１及び第２のブロック層を貫通する第１の溝と、 前記第１の溝内に形成された発光領域と、 前記第１及び第２のブロック層を貫通し、前記第１の溝
から所定距離だけ離隔した位置に形成された第２の溝
と、 前記第２の溝内に形成された光吸収領域とを有すること
を特徴とする発光ダイオード。 - 【請求項２】上記光吸収領域の直上に絶縁層を有するこ
とを特徴とする請求項１記載の発光ダイオード。 - 【請求項３】第１導電型の半導体基板上に、第２導電型
の第１のブロック層と第１導電型の第２のブロック層と
を順次形成する工程と、 前記第１及び第２のブロック層を貫通する第１及び第２
の溝を同一線上に配列し、この第１および第２の溝を互
いに離間して形成する工程と、 前記第１及び第２の溝上に第１導電型の第１のクラッド
層、第１導電型の活性層、及び第２導電型の第２のクラ
ッド層を順次形成する工程と、 前記第２の溝上方の前記第２のクラッド層上に絶縁層を
形成する工程と、 前記第１の溝上方の前記第２のクラッド層上に電極層を
形成する工程とを有することを特徴とする発光ダイオー
ドの製造方法。 - 【請求項４】上記電極層形成工程では、電極層の形成に
先がけて、上記第１及び第２のＶ溝以外の上記半導体基
板上に堆積した上記第１のクラッド層、活性層及び第２
のクラッド層を除去する除去工程を含むことを特徴とす
る請求項３記載の発光ダイオードの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3920888A JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
| DE88115965T DE3881996T2 (de) | 1987-09-29 | 1988-09-28 | Lichtemittierende Diode und Herstellungsverfahren. |
| US07/250,849 US4975752A (en) | 1987-09-29 | 1988-09-28 | Light-emitting diode |
| EP88115965A EP0310019B1 (en) | 1987-09-29 | 1988-09-28 | Light-emitting diode and method for fabricating the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24674887 | 1987-09-29 | ||
| JP62-246748 | 1987-09-29 | ||
| JP3920888A JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164077A JPH01164077A (ja) | 1989-06-28 |
| JPH0797661B2 true JPH0797661B2 (ja) | 1995-10-18 |
Family
ID=26378531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3920888A Expired - Lifetime JPH0797661B2 (ja) | 1987-09-29 | 1988-02-22 | 発光ダイオードおよびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4975752A (ja) |
| EP (1) | EP0310019B1 (ja) |
| JP (1) | JPH0797661B2 (ja) |
| DE (1) | DE3881996T2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5362973A (en) * | 1990-06-25 | 1994-11-08 | Xerox Corporation | Quantum fabricated via photo induced evaporation enhancement during in situ epitaxial growth |
| US5252839A (en) * | 1992-06-10 | 1993-10-12 | Hewlett-Packard Company | Superluminescent light-emitting diode with reverse biased absorber |
| US5574304A (en) * | 1992-09-14 | 1996-11-12 | Rohm Co., Ltd. | Superluminescent diode with offset current injection regions |
| EP0712169A1 (en) * | 1994-11-14 | 1996-05-15 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
| US5608234A (en) * | 1994-11-14 | 1997-03-04 | The Whitaker Corporation | Semi-insulating edge emitting light emitting diode |
| US6008066A (en) * | 1996-08-08 | 1999-12-28 | Oki Electric Industry Co., Ltd. | Method of manufacturing a light emitting diode to vary band gap energy of active layer |
| JPH1056200A (ja) * | 1996-08-08 | 1998-02-24 | Oki Electric Ind Co Ltd | 発光ダイオードおよびその製造方法 |
| JP2000252520A (ja) * | 1999-03-03 | 2000-09-14 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7361406B2 (en) * | 2003-04-29 | 2008-04-22 | Qi Wang | Ultra-high current density thin-film Si diode |
| JP2011124521A (ja) * | 2009-12-14 | 2011-06-23 | Sony Corp | 半導体レーザおよびその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55121684A (en) * | 1979-03-13 | 1980-09-18 | Fujitsu Ltd | Light semiconductor device |
| JPS59219959A (ja) * | 1983-05-30 | 1984-12-11 | Mitsubishi Electric Corp | 半導体発光受光装置 |
| JPS60187080A (ja) * | 1984-03-07 | 1985-09-24 | Matsushita Electric Ind Co Ltd | 半導体レ−ザ |
| JPS6214479A (ja) * | 1985-07-12 | 1987-01-23 | Oki Electric Ind Co Ltd | 発光・受光装置 |
| JPS6289389A (ja) * | 1985-10-16 | 1987-04-23 | Nec Corp | 半導体レ−ザ |
| JPS62152185A (ja) * | 1985-12-26 | 1987-07-07 | Fujitsu Ltd | 発光素子 |
-
1988
- 1988-02-22 JP JP3920888A patent/JPH0797661B2/ja not_active Expired - Lifetime
- 1988-09-28 US US07/250,849 patent/US4975752A/en not_active Expired - Lifetime
- 1988-09-28 EP EP88115965A patent/EP0310019B1/en not_active Expired - Lifetime
- 1988-09-28 DE DE88115965T patent/DE3881996T2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0310019B1 (en) | 1993-06-23 |
| DE3881996T2 (de) | 1993-10-14 |
| JPH01164077A (ja) | 1989-06-28 |
| US4975752A (en) | 1990-12-04 |
| DE3881996D1 (de) | 1993-07-29 |
| EP0310019A2 (en) | 1989-04-05 |
| EP0310019A3 (en) | 1990-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7267370B2 (ja) | 光半導体素子、光モジュール及び光半導体素子の製造方法 | |
| CN101002369A (zh) | 多级集成光子器件 | |
| JPH0797661B2 (ja) | 発光ダイオードおよびその製造方法 | |
| US4618959A (en) | Double heterostructure semiconductor laser with periodic structure formed in guide layer | |
| JPH03256386A (ja) | 半導体レーザ、その製造方法及び光通信システム | |
| US6103542A (en) | Method of manufacturing an optoelectronic semiconductor device comprising a mesa | |
| US12158609B2 (en) | Semiconductor optical device and method for manufacturing the same | |
| JP2641483B2 (ja) | 半導体発光素子の作製方法 | |
| CN113644550B (zh) | 半导体发光器件及其制造方法 | |
| EP3970246A1 (en) | Optical device with passive window | |
| JPH1056200A (ja) | 発光ダイオードおよびその製造方法 | |
| JP3685925B2 (ja) | スーパールミネッセントダイオード | |
| CN112821197A (zh) | 一种光发射芯片的制作方法和光发射芯片 | |
| JP2000068553A (ja) | スーパールミネッセントダイオード | |
| JPS61242091A (ja) | 半導体発光素子 | |
| JP4984514B2 (ja) | 半導体発光素子および該半導体発光素子の製造方法 | |
| KR950002208B1 (ko) | 레이저다이오드 및 그 제조방법 | |
| JP2726601B2 (ja) | スーパールミネッセントダイオードおよびその製法 | |
| JPH0277174A (ja) | 端面放射型発光ダイオード | |
| JPH02153578A (ja) | 発光ダイオード | |
| JPS6386581A (ja) | 発光ダイオ−ド | |
| JP2002204030A (ja) | 導波路型光素子 | |
| JP3172558B2 (ja) | 半導体能動素子 | |
| JPH0626255B2 (ja) | 端面発光型発光ダイオード | |
| JPS60165782A (ja) | 半導体レ−ザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 13 |