JPH0799457B2 - キヤラクタ表示装置 - Google Patents

キヤラクタ表示装置

Info

Publication number
JPH0799457B2
JPH0799457B2 JP60289824A JP28982485A JPH0799457B2 JP H0799457 B2 JPH0799457 B2 JP H0799457B2 JP 60289824 A JP60289824 A JP 60289824A JP 28982485 A JP28982485 A JP 28982485A JP H0799457 B2 JPH0799457 B2 JP H0799457B2
Authority
JP
Japan
Prior art keywords
display
charactor
data
start address
display means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60289824A
Other languages
English (en)
Other versions
JPS62148996A (ja
Inventor
洋 新舎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP60289824A priority Critical patent/JPH0799457B2/ja
Publication of JPS62148996A publication Critical patent/JPS62148996A/ja
Publication of JPH0799457B2 publication Critical patent/JPH0799457B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は、ドツトマトリクスの予め定められた表示領域
に、漢字、ひらがな、カタカナなどのキヤラクタ列を順
次送り出し、情報を表示するキヤラクタ表示装置に関す
る。
背景技術 比較的多数の人が目視できる場所に設置され、文字列が
流れるように順次送り出され、情報を伝える表示装置が
ある。これらの表示素子としては発光ダイオード(LE
D)、液晶素子などが用いられるが、最近では1文字分
を1ユニットとしたデイスプレイパネル(たとえば1パ
ネルあたり16×16=256ドツト)を複数枚連結して表示
手段を形成する場合が多い。
第7図は1文字分のキヤラクタを16×16ドツトのドツト
マトリクスで構成されるデイスプレイパネル21に表示し
た状態を示す図であり、文字列として「公」をとつてい
る。この場合ディスプレイパネル21の左端から順に第1
列、第2列、…第16列と列番号を付し、上端より順に第
1行、第2行、…第16行と行番号を付す。
このようなデイスプレイパネル2を複数枚用いて表示手
段を形成し、所要の文字列などを順次的に送り出して表
示手段上を流れるように表示しようとする場合、従来技
術では表示すべき文字列などのキヤラクタに関するデー
タをコード化して、ランダムアクセスメモリ(以下RAM
と記す)に記憶させ、定められた時間ごとに順次1キヤ
ラクタずつ読出してはビデオランダムアクセスメモリ
(以下V−RAMと記す)に移し、前記表示手段はそのデ
ータを第1列から順に読出しては表示する、といつた方
法がとられていた。しかしながらこのような方法ではRA
Mにストアされる内容を表示内容に合わせて書換えてゆ
かねばならず、その書換え時間を確保するためにはキヤ
ラクタ列の送出し(以下スクロールと記す)の速度を遅
くしなければならないという問題があつた。このため上
記時間を短縮し、スクロール効果を上げるための考案が
なされている。
第8図は従来技術の表示手段とV−RAMの関係を示す図
である。表示手段22はたとえばデイスプレイパネル21a
〜21dの4枚で構成されており、V−RAM23は上記デイス
プレイパネル4枚分の他にさらに1枚分だけ多いストア
領域23a〜23eを有しており、パネル1枚分に相当するキ
ヤラクタのスクロールが終われば最終ストア領域23eに
一時的に1パネル分の次のキヤラクタデータをストア
し、表示手段22はV−RAM23にストアされた内容を順次
かつ連続的に読取つてゆく。これによつてそれまでの従
来技術の問題点であつた処理時間の短縮化が図られ、ス
クロール効果を増すと同時に、時間の短縮化によつて制
御手段に含まれる処理装置には他の処理動作を行なわせ
ることができるなどの効果があつた。
しかしながら上述の従来技術では、表示手段のパネル数
の増減には対応することができず、たとえばそれまで前
記21a〜21dの4枚のパネルで構成されていた表示手段22
に、新たにパネル23eの1枚を増設した場合、前述のV
−RAM23を用いて矢符xで示す方向に文字キヤラクタを
スクロール表示させようとしても、第9図に示すように
増設パネル23eにはなにも表示されず、パネル1枚を追
加したというだけのことで、増設パネル23eは単なるブ
ランクパネルにしか過ぎない、ということになる。
目 的 したがつて本発明の目的は、表示手段を構成するデイス
プレイパネルの数に対応することができ、すでに使用中
の表示手段のパネル数に増減が生じても、容易に対応す
ることのできるキヤラクタ表示装置を提供することであ
る、 実施例 第1図は本発明の一実施例のキヤラクタ表示装置1の電
気的構成を示すブロック図である。キヤラクタ表示装置
1は基本的構成として、キヤラクタ表示の制御を行なう
ための制御手段2と、表示すべき情報に関連するキヤラ
クタデータを発生するキヤラクタジエネレータ3と、キ
ヤラクタジエネレータ3で発生されたキヤラクタデータ
をストアするV−RAM(ビデオ−ランダムアクセスメモ
リ)4と、V−RAM4から読取られたキヤラクタデータの
出力および外部から表示データを入力するための入出力
手段5と、出力手段5から出力されたキヤラクタデータ
に基づいて、キヤラクタを表示する表示手段6とを含
む。表示手段6は後述するように複数枚のデイスプレイ
パネルから構成されている。制御手段2にはシステム全
体を制御し、入出力データを処理するためのCPU(中央
処理装置)7と、その処理を行なうためのプログラムが
ストアされるROM(リードオンリーメモリ)8と、後述
するような割込みを行なうためのタイマ10とを含む。こ
こでV−RAM4は、予め予想される表示手段6を構成する
デイスプレイパネルの枚数よりも多い枚数分に相当する
ストア領域を有している。
注目すべきは本実施例においては、デイツプスイツチな
どによつて実現される読出し開始アドレス設定手段であ
るスタートアドレス設定スイツチ12およびスタートアド
レス設定スイツチ12によつて設定されたアドレスデータ
を入力するための入出力手段11とを備えていることであ
る。このスタートアドレス設定スイツチ12の操作によつ
て、後述するように表示手段6のパネル枚数に対応した
表示を行なうことができる。
第2図は本発明の一実施例の動作を示すフローチヤート
であり、第3図は動作に従つて変化するV−RAMのスト
ア内容を示す図である。また第4図は第3図に対応して
表示手段6で表示される内容の状態を示す図である。第
1図〜第4図を参照して、本発明に係るキヤラクタ表示
装置1の動作について説明する。本実施例では表示手段
6は第4図示のごとく、たとえばデイスプレイパネル6a
〜6dの4枚から構成されており、デイスプレイパネル6a
〜6dはいずれも16列のラインから成つているものとす
る。またV−RAMは第3図示のごとくデイスプレイパネ
ルn枚分に相当するストア領域a1〜anを有しており、n
は上記デイスプレイパネルの枚数4より大なりとする。
また表示すべきキヤラクタは「公、下…」の文字列と
し、予めキーボードなどの入力手段(図示せず)から入
出力手段5を介してRAM9に前記文字列「公、下…」に関
するキヤラクタデータがストアされているものとする。
第2図においてステツプn1で初期設定が行なわれV−RA
M4、入出力手段5,11はクリアされる。次でステツプn2に
移り、RAM9にストアされたデータに従つて、第3図
(1)に示されるように最初に表示されるべき第1キヤ
ラクタ(本実施例では「公」)がキヤラクタジエネレー
タ3で発生され、そのキヤラクタデータがV−RAM4の領
域a1にストアされる。上記ストア領域a1の先頭アドレス
には第7図で示されたような文字キヤラクタ「公」の第
1列のデータが格納され、以下第2列、第3列、…第16
列に関する各データがアドレス順に格納される。ステツ
プn2では同時にスタートアドレス設定スイツチ12で表示
手段6を構成するデイスプレイパネルの枚数が設定され
る。本実施例ではデイスプレイパネルは第4図示のごと
く6a〜6dの4枚であるから「4」は入出力手段11を介し
てCPU7に入力され、ステツプn3に移つてV−RAM4の最終
ストア領域anから先頭ストア領域a1に向かつてデイスプ
レイパネル4枚分に相当するストア領域a(n−3)の
先頭アドレス第3図(2)で示されるようにスタートア
ドレスRS1が設定される。次いでステツプn4で、タイマ1
0の割込み待ちが行なわれ、このタイマ10は予め定めら
れた時間毎にスタートアドレスRS1以下のストア内容を
矢符Bで示される方向に1列づつスクロールする割込み
を行なう。ただし現時点ではスタートアドレスRS1以下
のストア領域a(n−3)、a(n−2)、a(n−
1)、anにはキヤラクタデータはなにもストアされてい
ないから、したがつて表示手段6にはになも表示され
ず、この無表示状態はステツプn4のタイマ割込み待ちで
スタートアドレスRS1から最終ストア領域anに向かつて
1列づつスクロールしてゆき、最終ストア領域anの最終
アドレス通過して先頭ストア領域a1の先頭アドレスに戻
るまで続き、この状態は第3図(2)〜(3)およびこ
れと対応する第4図(2)〜(3)に示されている。ス
テツプn5ではスクロールが上述のように進行し、V−RA
M4の先頭アドレスに戻つたとき、スタートアドレスは最
終ストア領域anに向かつて1列分だけシフトされ、第3
図(3)に示されるようにRS2の位置がスタートアドレ
スとなる。同時に第1キヤラクタ「公」の第1列のデー
タが読出されて、第4図(3)で示されるように、表示
手段6の4枚目のデイスプレイパネル6dの右端から表れ
る。以下タイマ10による割込み毎のスクロールがV−RA
M4の最終アドレスから先頭ストア領域に戻るごとに、ス
タートアドレスは1が加えられ順次最終ストア領域anに
向かつてシフトしてゆく。一方、表示手段6はこれに対
応してデイスプレイパネル6dの右端からデイスプレイパ
ネル6aに向かつて、すなわち矢符Cで示される方向に順
次第1キヤラクタ「公」の表示が1列ずつ表れ、第3図
および第4図(6)で第1キヤラクタ「公」の全部が表
示される。
ステツプn6ではこのようにして1キヤラクタ16列分がス
クロールし終わつたかどうかが判断され、1キヤラクタ
分のスクロールが終了しない間はステツプn8で、たとえ
ば外部からのキー入力受付などのキヤラクタ表示以外の
処理を行なうことができる。1キヤラクタ分のスクロー
ルが終了すると、ステツプn7に移つて第3図(7)に示
されるように第1キヤラクタがストアされたストア領域
a1に隣接する次のストア領域a2に表示されるべき第2キ
ヤラクタ(本実施例では「下」)のデータがストアされ
る。第2キヤラクタがV−RAM4に書込まれたのちは、再
びステツプn4に戻つてタイマ10の割込みが行なれる。ス
テツプn5では次のスタートアドレスRSn+1から4キヤ
ラクタ分のストア領域キヤラクタデータが表示され、第
4図(7)に示されるような表示状態となる。次は第3
図(8)に示されるようにスタートアドレスRS1n+2か
ら4キヤラクタ分のストア領域が読出され、第4図
(8)に示されるような表示状態となり、その次にスタ
ートアドレスRn+3から4キヤラクタ分のストア領域が
読出され、第4図(9)に示されるような表示状態とな
る。このようにして第2キヤラクタのスクロールが終了
すると、第2キヤラクタがストアされた領域a2に隣接す
る次の第3領域a3に次に表示されるべきキヤラクタデー
タがストアされる。このような状態、このような動作を
繰り返すことによつて、表示されるべき表示内容が配列
方向に流れるように順次送り出されていく。
本発明では、キヤラクタジエネレータ3で発生されたキ
ヤラクタデータはデータ群としてV−RAM4に与えられる
ので、その先頭データをアクセスするには時間がかかる
が、そのデータをアクセスしてしまつたあとは連続的に
データを移すだけでよいので、短い時間でその処理を行
なうことができる。
以上の実施例ではスタートアドレス設定スイツチ10でデ
イスプレイパネル1パネル単位でスタートアドレスを設
定し、したがつて1パネル単位の増減に対応させるよう
にしたけれども、表示手段6の列単位での設定を行なう
ようにしてもよい。これによつて、本発明はパネル単位
で構成された表示手段にも、一端から他端まで連続した
ドツトマトリクスで構成された表示手段にも、容易に対
応させることができ、さらにキヤラクタ表示のスクロー
ルが表示手段の一端から他端までの全体に亘つてではな
く、途中から始まり、途中で終わるという風にスクロー
ル表示させる領域の任意設定も可能となる。
第5図は本発明の他の実施例の電気的構成を示すブロツ
ク図であり、第6図はV−RAM4と表示手段6との対応関
係を示す図である。第5図は第1図に類似し対応する部
分には同一の参照符を付す。注目すべきは、この実施例
ではV−RAM4の先頭ストア領域a1は表示手段6の先頭デ
イスプレイパネル6aに対応させ、以下順にV−RAM4のス
トア領域a2,a3,a4とデイスプレイパネル6b,6c,6dとは一
対一対応させるようにしたことであり、RAM9にストアさ
れた表示すべきキヤラクタに関するデータは、1列毎に
読出されてはV−RAM4の4番目のストア領域a4の最終ア
ドレスすなわちV−RAM4の先頭アドレスAOからかぞえて
64番目のアドレスA63にストアされ、その直前にストア
された1列分のデータは矢符Pで示される方向(第6図
左方)へシフトされるようにし、以下順次的に1列ずつ
シフトされるようにしたことである。本実施例では初期
設定時にセツトされるスタートアドレスは常にV−RAM4
の先頭アドレスA0となり、したがつて本実施例ではスタ
ートアドレス設定は行なわず、これに代つてデイスプレ
イデータ数設定スイツチ13によつて所望のデイスプレイ
データが設定される。このデイスプレイデータは、デイ
スプレイパネルの枚数単位で設定するようにしてもよ
く、また列数で設定するようにしてもよい。
第5図および第6図を参照し、キヤラクタとして「公」
を表示手段6に表示させる場合を例にとつて説明する。
「公」の第1列のデータがRAM9から読出されてV−RAM4
のストア領域a4の最終アドレスすなわちV−RAMの先頭
アドレスA0からかぞえて64番目のアドレスA63にストア
される。スクロールはV−RAM4の先頭アドレスA0がスタ
ートアドレスでありここから開始される。本実施例の場
合はデイスプレイデータ数は16列×4=64列であり、V
−RAM4の先頭アドレスA0からアドレスA63までの64列分
のデータが順次的に読出され、これを1サイクルとすれ
ばスタート後の1サイクルの終わりでV−RAM4のストア
領域a4の最終アドレスにストアされた「公」の第1列分
のデータがV−RAM4から読出されて表示手段6のデイス
プレイパネル6dの右端にまず上記「公」の第1列の表示
が現われ、次の2サイクル目の終りでは上記「公」の第
1列目のデータはV−RAM4のアドレスA62にシフトされ
ると同時に「公」の第2列目のデータがV−RAM4のアド
レスA63にストアされ、以下同様手順のくり返しにより
表示手段6はこの右端すなわちデイスプレイパネル6dの
右端から順次的に「公」を表示させ、左方へスクロール
してゆく。このように本実施例ではV−RAM4の左端にス
トアされたデータは表示手段6でも必ず左端に表示さ
れ、V−RAM4の右端のデータは表示手段6の右端に表示
される。本実施例によれば表示手段6はパネル構成でな
くともよく、表示手段6表示エリアとV−RAMのストア
容量とを等しくできるので、V−RAM4のストア容量を必
要最低限のものとすることができる。
効 果 以上のように本発明によれば表示手段を構成するデイス
プレイパネルの枚数分に相当するキヤラクタデータのス
トア領域よりも大なるストア領域を有するV−RAMを設
け、一方スタートアドレス設定スイツチによつて、表示
手段を構成するデイスプレイパネルの最初のパネルに相
当するスタートアドレスをV−RAM上に設定するように
したことにより、デイスプレイパネルの枚数の増減に直
ちに対応することができる。
【図面の簡単な説明】
第1図は本発明のキヤラクタ表示装置1の電気的構成を
示すブロック図、第2図はキヤラクタ表示装置1の動作
を示すフローチヤート、第3図は動作に従つて変化する
V−RAM4のストア内容を示す図、第4図はV−RAM4のス
トア内容に対応して表示手段6で表示される内容の状態
を示す図、第5図は本発明の他の実施例の電気的構成を
示すブロツク図、第6図はV−RAMと表示手段との対応
関係を示す図、第7図は文字キヤラクタをデイスプレイ
パネル1枚に表示した状態を示す図、第8図は従来技術
のキヤラクタ表示装置の表示手段とV−RAMの関係を示
す図、第9図は従来技術を示す図である。 1……キヤラクタ表示装置、2……制御手段、3……キ
ヤラクタジエネレータ、4……V−RAM、6……表示手
段、12……スタートアドレス設定スイツチ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】表示すべき情報に関連するキヤラクタデー
    タを発生するキヤラクタジエネレータと、 予め定められる配列方向に複数キヤラクタをマトリクス
    ドツト群で表示する表示手段と、 前記表示手段で表示可能な複数のキヤラクタより、少な
    くとも1キヤラクタ分だけ多くキヤラクタデータをスト
    アできる領域を有するメモリと、 前記メモリの予め定められる読出し開始アドレスから前
    記配列方向に前記キヤラクタデータを順次読出して表示
    手段に与える読出し動作を、前記読出し開始アドレスか
    ら順次シフトさせながら繰返して行う制御手段と、 前記読出し開始アドレスを前記表示手段の容量に対応し
    て指定する読出し開始アドレス指定手段とを含むことを
    特徴とする表示装置。
JP60289824A 1985-12-23 1985-12-23 キヤラクタ表示装置 Expired - Lifetime JPH0799457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60289824A JPH0799457B2 (ja) 1985-12-23 1985-12-23 キヤラクタ表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60289824A JPH0799457B2 (ja) 1985-12-23 1985-12-23 キヤラクタ表示装置

Publications (2)

Publication Number Publication Date
JPS62148996A JPS62148996A (ja) 1987-07-02
JPH0799457B2 true JPH0799457B2 (ja) 1995-10-25

Family

ID=17748243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60289824A Expired - Lifetime JPH0799457B2 (ja) 1985-12-23 1985-12-23 キヤラクタ表示装置

Country Status (1)

Country Link
JP (1) JPH0799457B2 (ja)

Also Published As

Publication number Publication date
JPS62148996A (ja) 1987-07-02

Similar Documents

Publication Publication Date Title
KR100315266B1 (ko) 표시제어장치
US4670752A (en) Hard-wired circuit for handling screen windows
US4947370A (en) Word processor for simultaneously displaying and scrolling documents and the corresponding titles
NO148390B (no) Tegngenerator.
US6005537A (en) Liquid-crystal display control apparatus
JP2797435B2 (ja) 表示コントローラ
JPH0570832B2 (ja)
JP3413611B2 (ja) 液晶表示システム
JPH0799457B2 (ja) キヤラクタ表示装置
US5323143A (en) Liquid crystal panel and liquid crystal display device
JPH0349120B2 (ja)
JPH0522933B2 (ja)
JPS5924429B2 (ja) 印字デ−タの表示方法
JPH0219466B2 (ja)
JPH0445875B2 (ja)
JP2664705B2 (ja) 案内表示装置
JPH07261698A (ja) 電光表示装置
JPH07102716B2 (ja) 文章印字制御装置
JP2846357B2 (ja) フォントメモリ装置
JP2005077643A (ja) 表示装置
JP3319031B2 (ja) 表示装置
JPS6362755B2 (ja)
JP2642350B2 (ja) 表示制御装置
JPH0363720A (ja) 入力表示装置
JPS6250818A (ja) Lcd表示装置