JPH0799767B2 - チツプキヤリアｉｃ装置 - Google Patents
チツプキヤリアｉｃ装置Info
- Publication number
- JPH0799767B2 JPH0799767B2 JP61311020A JP31102086A JPH0799767B2 JP H0799767 B2 JPH0799767 B2 JP H0799767B2 JP 61311020 A JP61311020 A JP 61311020A JP 31102086 A JP31102086 A JP 31102086A JP H0799767 B2 JPH0799767 B2 JP H0799767B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip
- external connection
- circuit board
- chip carrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、セラミックキャリアにICチップを装着すると
ともに、このセラミックキャリアに設けられた外部接続
電極にて回路基板に接続するように構成されたチップキ
ャリアIC装置に関するものである。
ともに、このセラミックキャリアに設けられた外部接続
電極にて回路基板に接続するように構成されたチップキ
ャリアIC装置に関するものである。
従来の技術 従来のチップキャリアIC装置11は、第４図に示すように
方形平板状のセラミックキャリア12の中央部にICチップ
13が装着され、このICチップ13とセラミックキャリア12
に形成されたパッドとが金ワイヤ14にてワイヤボンディ
ングされて成り、前記セラミックキャリア12にはその四
周縁に前記パッドと配線（図示せず）にて接続された外
部接続電極15が配設されている。そして、このチップキ
ャリアIC装置11を回路基板16上に装着するとともに前記
外部接続電極15を回路基板16の配線17に接続するように
構成されている。
方形平板状のセラミックキャリア12の中央部にICチップ
13が装着され、このICチップ13とセラミックキャリア12
に形成されたパッドとが金ワイヤ14にてワイヤボンディ
ングされて成り、前記セラミックキャリア12にはその四
周縁に前記パッドと配線（図示せず）にて接続された外
部接続電極15が配設されている。そして、このチップキ
ャリアIC装置11を回路基板16上に装着するとともに前記
外部接続電極15を回路基板16の配線17に接続するように
構成されている。
発明が解決しようとする問題点 ところが、方形平板状のセラミックキャリア12の四周縁
に外部接続電極が配設されているので、外部接続電極の
数が多いと、セラミックキャリア12の一辺の長さが長く
なってその平面積が大きくなり、回路基板16に対する実
装密度が低くなり、又セラミックキャリア12と回路基板
16の熱膨張差の影響を受け易く、外部接続電極15と回路
基板16の配線17との接続部に接続不良を生ずる虞れがあ
るという問題があった。
に外部接続電極が配設されているので、外部接続電極の
数が多いと、セラミックキャリア12の一辺の長さが長く
なってその平面積が大きくなり、回路基板16に対する実
装密度が低くなり、又セラミックキャリア12と回路基板
16の熱膨張差の影響を受け易く、外部接続電極15と回路
基板16の配線17との接続部に接続不良を生ずる虞れがあ
るという問題があった。
本発明は上記従来の問題点に鑑み、回路基板に対する実
装密度が向上するとともに熱膨張差の影響も受け難いチ
ップキャリアIC装置を提供することを目的とする。
装密度が向上するとともに熱膨張差の影響も受け難いチ
ップキャリアIC装置を提供することを目的とする。
問題点を解決するための手段 本発明は上記目的を達成するため、各辺に複数の接続端
子を有するICチップと、このICチップを平面上に装着
し、ICチップの第一辺の複数の接続端子と各々導通可能
な外部接続電極を、積層方向の一方の側面に設けた第１
基板と、前記ICチップの第二辺の複数の接続端子と前記
第１の基板に形成されたスルーホールを介して導通可能
な外部接続電極を、積層方向の一方の側面に設けた第２
基板と、前記第１基板及び第２基板を複数積層し、積層
方向の一方の側面に配置された各基板の外部接続電極と
導通可能な回路基板とからなることを特徴とする 作用 本発明は上記構成を有しているので、多層基板の積層方
向に沿う１つの側面にICチップの接続端子に接続された
外部接続電極が配設されており、この多層基板の前記１
つの側面を回路基板に接合して各外部接続電極を回路基
板の配線に接続することによって、チップキャリアIC装
置を装着することができる。そして、多層基板の１つの
側面にすべての外部接続電極が形成されているので、チ
ップキャリアICの回路基板に対する接合面積は小さくて
済み、チップキャリアIC装置の実装密度が高くなる。
又、多層基板を構成する基板は、ICチップを装着できか
つ１グループの接続端子を各基板の一側端面の外部接続
電極に接続できるだけの高さを有するだけでよいので、
高さ方向のスペースが極端に大きくなるということもな
く、全体としてコンパクトに構成できる。又、回路基板
との接合面積が小さくなるので熱膨張差による影響も受
け難くなるのである。
子を有するICチップと、このICチップを平面上に装着
し、ICチップの第一辺の複数の接続端子と各々導通可能
な外部接続電極を、積層方向の一方の側面に設けた第１
基板と、前記ICチップの第二辺の複数の接続端子と前記
第１の基板に形成されたスルーホールを介して導通可能
な外部接続電極を、積層方向の一方の側面に設けた第２
基板と、前記第１基板及び第２基板を複数積層し、積層
方向の一方の側面に配置された各基板の外部接続電極と
導通可能な回路基板とからなることを特徴とする 作用 本発明は上記構成を有しているので、多層基板の積層方
向に沿う１つの側面にICチップの接続端子に接続された
外部接続電極が配設されており、この多層基板の前記１
つの側面を回路基板に接合して各外部接続電極を回路基
板の配線に接続することによって、チップキャリアIC装
置を装着することができる。そして、多層基板の１つの
側面にすべての外部接続電極が形成されているので、チ
ップキャリアICの回路基板に対する接合面積は小さくて
済み、チップキャリアIC装置の実装密度が高くなる。
又、多層基板を構成する基板は、ICチップを装着できか
つ１グループの接続端子を各基板の一側端面の外部接続
電極に接続できるだけの高さを有するだけでよいので、
高さ方向のスペースが極端に大きくなるということもな
く、全体としてコンパクトに構成できる。又、回路基板
との接合面積が小さくなるので熱膨張差による影響も受
け難くなるのである。
実施例 以下、本発明の一実施例を第１図〜第３図を参照しなが
ら説明する。
ら説明する。
第１図において、１は、チップキャリアIC装置であっ
て、４枚の基板2a〜2dが積層された多層基板３において
１層目の基板2aの中央部にICチップ４が装着されてい
る。このICチップ４の４周に形成された多数の接続端子
はそれぞれ金ワイヤ５を用いたワイヤボンディングにて
前記基板2aに形成されたパッド（図示せず）に接続され
ている。これらパッドはICチップ４の四辺に対応してそ
の周囲に配設されており、その内のICチップ４の一辺に
対応するパッドはこの基板2aに形成された配線６を介し
てこの基板2aの一側端面に形成された外部接続電極7aに
接続されている。又、他の各辺に対応するパッドはそれ
ぞれ２層目〜４層目の基板2b〜2dに同様に形成された配
線（図示せず）に、各基板2a〜2cを貫通して形成された
スルーホールを介して接続され、かつ２層目〜４層目の
基板2b〜2dの配線はそれぞれの基板の一側端面に形成さ
れた外部接続電極7b〜7dに接続されている。前記各基板
2a〜2dの一側端面は多層基板３の積層方向の一側面3aを
構成するものであり、かつ前記外部接続電極7a〜7dは、
第２図に示すように、この一側面3a上で互いに短絡しな
いように千鳥状に配置されている。
て、４枚の基板2a〜2dが積層された多層基板３において
１層目の基板2aの中央部にICチップ４が装着されてい
る。このICチップ４の４周に形成された多数の接続端子
はそれぞれ金ワイヤ５を用いたワイヤボンディングにて
前記基板2aに形成されたパッド（図示せず）に接続され
ている。これらパッドはICチップ４の四辺に対応してそ
の周囲に配設されており、その内のICチップ４の一辺に
対応するパッドはこの基板2aに形成された配線６を介し
てこの基板2aの一側端面に形成された外部接続電極7aに
接続されている。又、他の各辺に対応するパッドはそれ
ぞれ２層目〜４層目の基板2b〜2dに同様に形成された配
線（図示せず）に、各基板2a〜2cを貫通して形成された
スルーホールを介して接続され、かつ２層目〜４層目の
基板2b〜2dの配線はそれぞれの基板の一側端面に形成さ
れた外部接続電極7b〜7dに接続されている。前記各基板
2a〜2dの一側端面は多層基板３の積層方向の一側面3aを
構成するものであり、かつ前記外部接続電極7a〜7dは、
第２図に示すように、この一側面3a上で互いに短絡しな
いように千鳥状に配置されている。
このように多層基板３にICチップ４が装着されかつこの
多層基板３の積層方向に沿う一側面3aに外部接続電極7a
〜7dが形成されたチップキャリアIC装置１は、第３図に
示すように、前記多層基板３の一側面3aを接合面として
回路基板８上に装着固定され、この一側面3aに形成され
た各外部接続電極7a〜7dが回路基板８の配線（図示せ
ず）と接続される。その際、多層基板３の積層方向に沿
う一側面3aにすべての外部接続電極7a〜7dが形成されて
いるので、チップキャリアIC装置１の回路基板８に対す
る接合面積は小さく、チップキャリアIC装置１の実装密
度を高くすることができるのである。又、各基板2a〜2d
は、ICチップ４を装着できかつその接続端子を各基板2a
〜2dの一側端面の外部接続電極7a〜7dに接続する配線を
形成できるだけの高さがあればよいので、高さ方向のス
ペースも極端に大きくなるということもなく、全体とし
てコンパクトに構成できる。又、回路基板８との接合面
積が小さくなるので熱膨張差による影響も受け難いので
ある。
多層基板３の積層方向に沿う一側面3aに外部接続電極7a
〜7dが形成されたチップキャリアIC装置１は、第３図に
示すように、前記多層基板３の一側面3aを接合面として
回路基板８上に装着固定され、この一側面3aに形成され
た各外部接続電極7a〜7dが回路基板８の配線（図示せ
ず）と接続される。その際、多層基板３の積層方向に沿
う一側面3aにすべての外部接続電極7a〜7dが形成されて
いるので、チップキャリアIC装置１の回路基板８に対す
る接合面積は小さく、チップキャリアIC装置１の実装密
度を高くすることができるのである。又、各基板2a〜2d
は、ICチップ４を装着できかつその接続端子を各基板2a
〜2dの一側端面の外部接続電極7a〜7dに接続する配線を
形成できるだけの高さがあればよいので、高さ方向のス
ペースも極端に大きくなるということもなく、全体とし
てコンパクトに構成できる。又、回路基板８との接合面
積が小さくなるので熱膨張差による影響も受け難いので
ある。
発明の効果 本発明のチップキャリアIC装置によれば、以上のように
多層基板の積層方向に沿う１つの側面にすべての外部接
続電極が形成されているので、チップキャリアIC装置の
回路基板に対する接合面積が小さくて済み、チップキャ
リアIC装置の実装密度が高くなる。また、多層基板を構
成する基板はICを装着できかつその接続端子と前記外部
接続電極を接続できるだけの高さがあればよいので、高
さ方向のスペースも比較的小さく、全体としてコンパク
トに構成できる。又、回路基板との接合面積が小さくな
るので熱膨張差による影響も受け難くなる等、大なる効
果が得られる。
多層基板の積層方向に沿う１つの側面にすべての外部接
続電極が形成されているので、チップキャリアIC装置の
回路基板に対する接合面積が小さくて済み、チップキャ
リアIC装置の実装密度が高くなる。また、多層基板を構
成する基板はICを装着できかつその接続端子と前記外部
接続電極を接続できるだけの高さがあればよいので、高
さ方向のスペースも比較的小さく、全体としてコンパク
トに構成できる。又、回路基板との接合面積が小さくな
るので熱膨張差による影響も受け難くなる等、大なる効
果が得られる。
第１図〜第３図は本発明の一実施例を示し、第１図はチ
ップキャリアIC装置の斜視図、第２図は第１図の底面
図、第３図はチップキャリアIC装置を回路基板に装着し
た状態の概略斜視図、第４図は従来例の斜視図である。 １……チップキャリアIC装置 2a〜2d……基板 ３……多層基板 ４……ICチップ 7a〜7d……外部接続電極 ８……回路基板。
ップキャリアIC装置の斜視図、第２図は第１図の底面
図、第３図はチップキャリアIC装置を回路基板に装着し
た状態の概略斜視図、第４図は従来例の斜視図である。 １……チップキャリアIC装置 2a〜2d……基板 ３……多層基板 ４……ICチップ 7a〜7d……外部接続電極 ８……回路基板。
Claims (1)
- 【請求項１】各辺に複数の接続端子を有するICチップ
と、このICチップを平面上に装着し、ICチップの第一辺
の複数の接続端子と各々導通可能な外部接続電極を、積
層方向の一方の側面に設けた第１基板と、前記ICチップ
の第二辺の複数の接続端子と前記第１基板に形成された
スルーホールを介して導通可能な外部接続電極を、積層
方向の一方の側面に設けた第２基板と、前記第１基板及
び第２基板を複数積層し、積層方向の一方の側面に配置
された各基板の外部接続電極と導通可能な回路基板とか
らなることを特徴とするチップキャリアIC装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311020A JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61311020A JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63168040A JPS63168040A (ja) | 1988-07-12 |
| JPH0799767B2 true JPH0799767B2 (ja) | 1995-10-25 |
Family
ID=18012150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61311020A Expired - Fee Related JPH0799767B2 (ja) | 1986-12-29 | 1986-12-29 | チツプキヤリアｉｃ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0799767B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0485825U (ja) * | 1990-11-28 | 1992-07-27 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601848A (ja) * | 1983-05-25 | 1985-01-08 | カボット・テクニカル・セラミックス・インコ−ポレ−テッド | Ｉｃ装置パツケ−ジ用基板と製造法 |
| JPS63141352A (ja) * | 1986-12-03 | 1988-06-13 | Nec Corp | 面実装集積回路モジユ−ル |
-
1986
- 1986-12-29 JP JP61311020A patent/JPH0799767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63168040A (ja) | 1988-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| KR101062260B1 (ko) | 집적 회로 조립체 | |
| JP3925615B2 (ja) | 半導体モジュール | |
| JPH08213543A (ja) | マルチダイパッケージ装置 | |
| JP2002076057A5 (ja) | ||
| JP2004235606A (ja) | キャノピー型キャリアを有する電子モジュール | |
| JP2003110084A (ja) | 半導体装置 | |
| US4538143A (en) | Light-emitting diode displayer | |
| JPH0462866A (ja) | 表面実装部品の実装方法 | |
| KR19990069438A (ko) | 칩 스택 패키지 | |
| JPH0481332B2 (ja) | ||
| JP4083376B2 (ja) | 半導体モジュール | |
| JPH11220091A (ja) | 半導体装置 | |
| JPH0799767B2 (ja) | チツプキヤリアｉｃ装置 | |
| JP2001177049A (ja) | 半導体装置及びｉｃカード | |
| JPH09107067A (ja) | 半導体装置 | |
| JP2000294725A (ja) | 半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH04199563A (ja) | 半導体集積回路用パッケージ | |
| JPH0358537B2 (ja) | ||
| KR0151898B1 (ko) | 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지 | |
| JPH10270491A5 (ja) | ||
| JP3645701B2 (ja) | 半導体装置 | |
| JPH06350025A (ja) | 半導体装置 | |
| JPS6132560A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |